JPH0658395B2 - アナログｌｓｉテスタ - Google Patents
アナログｌｓｉテスタInfo
- Publication number
- JPH0658395B2 JPH0658395B2 JP59076165A JP7616584A JPH0658395B2 JP H0658395 B2 JPH0658395 B2 JP H0658395B2 JP 59076165 A JP59076165 A JP 59076165A JP 7616584 A JP7616584 A JP 7616584A JP H0658395 B2 JPH0658395 B2 JP H0658395B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- module
- tester
- controller
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の属する分野］ 本発明は、アナログＬＳＩの動作異常を検査するための
アナログＬＳＩテスタに関する。
アナログＬＳＩテスタに関する。
［従来技術］ 従来より良く知られているこの種のアナログＬＳＩテス
タでは、極めて悪影響を及ぼす高周波ノイズを避けるた
めに次のような制御方式を採っている。すなわち、テス
タコントローラまたはモジュールコントローラ等のアナ
ログ測定ハードモジュールと直接にロジック回路レベル
でインタフェースする機能ユニット（ここにはマイクロ
プロセッサが含まれる）において、アナログ測定ハード
モジュールが動作中である時にはインタフェース部分の
ロジック動作を停止する。この様な方式によって、テス
タコントローラまたはモジュールコントローラ等におけ
る高周波ノイズ発生を所望の期間停止することができ、
アナログ測定ハードモジュールへの高周波ノイズ混入を
防止することができる。
タでは、極めて悪影響を及ぼす高周波ノイズを避けるた
めに次のような制御方式を採っている。すなわち、テス
タコントローラまたはモジュールコントローラ等のアナ
ログ測定ハードモジュールと直接にロジック回路レベル
でインタフェースする機能ユニット（ここにはマイクロ
プロセッサが含まれる）において、アナログ測定ハード
モジュールが動作中である時にはインタフェース部分の
ロジック動作を停止する。この様な方式によって、テス
タコントローラまたはモジュールコントローラ等におけ
る高周波ノイズ発生を所望の期間停止することができ、
アナログ測定ハードモジュールへの高周波ノイズ混入を
防止することができる。
しかしながら、１つのアナログ測定ハードモジュールで
２組のテストヘッドを共用するような場合においては、
一方のテストヘッドが作動中の時は他方のテストヘッド
では全くアクセス不可能となっている。このため、２組
のテストヘッドを備えているものの、テスト動作はシリ
ーズに行わざるを得ず、処理速度の向上は望めないとい
う欠点があった。
２組のテストヘッドを共用するような場合においては、
一方のテストヘッドが作動中の時は他方のテストヘッド
では全くアクセス不可能となっている。このため、２組
のテストヘッドを備えているものの、テスト動作はシリ
ーズに行わざるを得ず、処理速度の向上は望めないとい
う欠点があった。
［発明の目的］ 本発明の目的は、この様な欠点を解消するもので、アナ
ログ測定ハードモジュールが動作中でもテスタコントロ
ーラまたはモジュールコントローラが高周波ノイズをア
ナログ測定ハードモジュールに与えないように構成する
と共に、予めアナログ測定ハードモジュールの測定準備
を行い処理速度の向上を図り得るアナログＬＳＩテスタ
を提供することにある。
ログ測定ハードモジュールが動作中でもテスタコントロ
ーラまたはモジュールコントローラが高周波ノイズをア
ナログ測定ハードモジュールに与えないように構成する
と共に、予めアナログ測定ハードモジュールの測定準備
を行い処理速度の向上を図り得るアナログＬＳＩテスタ
を提供することにある。
［発明の概要］ この様な目的を達成するために本発明では、ＬＳＩの試
験に係るアルゴリズムをそれぞれ有した２つのテスタコ
ントローラと、試験対象のＬＳＩに接続される２つのテ
ストヘッドと、この２つのテストヘッドにそれぞれ共有
されＬＳＩ試験のための信号およびデータを授受するた
めの２つのアナログ測定ハードモジュールと、このアナ
ログ測定ハードモジュールからのデータを一時的に蓄え
る第１のバッファレジスタと前記テスタコントローラか
らのデータを一時的に蓄える第２のバッファレジスタを
備えてなり前記アナログ測定ハードモジュールの各々に
対応して設けられた２組のモジュールコントローラと、
前記各々のアナログ測定ハードモジュールとモジュール
コントローラ間の信号伝送を行うための２組の光通信手
段を具備し、一方の系統が作動中である時に、他方の系
統モジュールコントローラの第２のバッファレジスタに
テスタコントローラからのデータを記憶しておき予め測
定準備を行い得るようにしたことを特徴とするものであ
る。
験に係るアルゴリズムをそれぞれ有した２つのテスタコ
ントローラと、試験対象のＬＳＩに接続される２つのテ
ストヘッドと、この２つのテストヘッドにそれぞれ共有
されＬＳＩ試験のための信号およびデータを授受するた
めの２つのアナログ測定ハードモジュールと、このアナ
ログ測定ハードモジュールからのデータを一時的に蓄え
る第１のバッファレジスタと前記テスタコントローラか
らのデータを一時的に蓄える第２のバッファレジスタを
備えてなり前記アナログ測定ハードモジュールの各々に
対応して設けられた２組のモジュールコントローラと、
前記各々のアナログ測定ハードモジュールとモジュール
コントローラ間の信号伝送を行うための２組の光通信手
段を具備し、一方の系統が作動中である時に、他方の系
統モジュールコントローラの第２のバッファレジスタに
テスタコントローラからのデータを記憶しておき予め測
定準備を行い得るようにしたことを特徴とするものであ
る。
［実施例］ 以下図面を用いて本発明を詳しく説明する。第１図は本
発明のアナログＬＳＩテスタの一実施例を示す要部構成
図である。同図において、１ａ，１ｂはテスタコントロ
ーラ、２ａ，２ｂはバス、１０ａ，１０ｂはモジュール
コントローラ、２０ａ，２０ｂは光ファイバーケーブル
等でなる光通信路、３０ａ，３０ｂはアナログ測定ハー
ドモジュール、４０ａ，４０ｂはテストヘッドをそれぞ
れ示す。
発明のアナログＬＳＩテスタの一実施例を示す要部構成
図である。同図において、１ａ，１ｂはテスタコントロ
ーラ、２ａ，２ｂはバス、１０ａ，１０ｂはモジュール
コントローラ、２０ａ，２０ｂは光ファイバーケーブル
等でなる光通信路、３０ａ，３０ｂはアナログ測定ハー
ドモジュール、４０ａ，４０ｂはテストヘッドをそれぞ
れ示す。
テスタコントローラ１ａ，１ｂはそれぞれ具体的にテス
トするアルゴリズムをモジュール側に与えるものであ
る。
トするアルゴリズムをモジュール側に与えるものであ
る。
モジュールコントローラ１０ａ，１０ｂは、同一の構成
であって、アナログ測定ハードモジュールを制御するも
のである。
であって、アナログ測定ハードモジュールを制御するも
のである。
第２図はモジュールコントローラ１０ａとアナログ測定
ハードモジュール３０ａの詳細を示す構成図である。な
お、モジュールコントローラ１０ｂとアナログ測定ハー
ドモジュール３０ｂも第２図と同様な構成となってい
る。同図のモジュールコントローラ１０ａにおいて、１
１１，１１２はそれぞれバッファ、１２０はマイクロプ
ロセッサ、１３１，１３２はバッファレジスタ、１４０
はデータ変換回路、１５１は発光素子、１５２は受光素
子である。
ハードモジュール３０ａの詳細を示す構成図である。な
お、モジュールコントローラ１０ｂとアナログ測定ハー
ドモジュール３０ｂも第２図と同様な構成となってい
る。同図のモジュールコントローラ１０ａにおいて、１
１１，１１２はそれぞれバッファ、１２０はマイクロプ
ロセッサ、１３１，１３２はバッファレジスタ、１４０
はデータ変換回路、１５１は発光素子、１５２は受光素
子である。
バッファ１１１はバス２ａからのデータを受け、バッフ
ァ１１２はバス２ｂからのデータを受ける。
ァ１１２はバス２ｂからのデータを受ける。
データ変換回路１４０は、直列・並列変換器と並列・直
列変換器で構成され、並列・直列変換器はバッファレジ
スタの並列出力データを直列データに変換して出力し、
直列・並列変換器は受光素子１５２から得られる直列デ
ータを並列データに変換する。
列変換器で構成され、並列・直列変換器はバッファレジ
スタの並列出力データを直列データに変換して出力し、
直列・並列変換器は受光素子１５２から得られる直列デ
ータを並列データに変換する。
アナログ測定ハードモジュール３０ａにおいて、３１は
受光素子、３２は発光素子、３３は直列・並列変換器と
並列・直列変換器で構成されるデータ変換回路、３４は
バッファレジスタである。
受光素子、３２は発光素子、３３は直列・並列変換器と
並列・直列変換器で構成されるデータ変換回路、３４は
バッファレジスタである。
受光素子３１は、光通信路２０ａを介してモジュールコ
ントローラ１０ａの発光素子１５１から出力される光信
号を受け、これを電気信号に変換して出力する。この電
気信号はデータ変換回路内の直列・並列変換器に導か
れ、並列信号に変換された後、バッファレジスタに送ら
れる。
ントローラ１０ａの発光素子１５１から出力される光信
号を受け、これを電気信号に変換して出力する。この電
気信号はデータ変換回路内の直列・並列変換器に導か
れ、並列信号に変換された後、バッファレジスタに送ら
れる。
一方、テストヘッド４０ａまたは４０ｂから得られたデ
ータはバッファレジスタ３４に一時的に格納されるが、
このデータはデータ変換回路の並列・直列変換器で直列
データに変換され、発光素子により光信号に変換されて
モジュールコントローラ１０ａに送られる。
ータはバッファレジスタ３４に一時的に格納されるが、
このデータはデータ変換回路の並列・直列変換器で直列
データに変換され、発光素子により光信号に変換されて
モジュールコントローラ１０ａに送られる。
テストヘッド４０ａ，４０ｂは、アナログ測定ハードモ
ジュール３０ａからのアナログおよびディジタル信号を
測定対称のＬＳＩ（図示せず）へ供給し、また測定対称
のＬＳＩから抽出した信号をアナログ測定ハードモジュ
ール３０ａへ送り込むことができるようになっている。
ジュール３０ａからのアナログおよびディジタル信号を
測定対称のＬＳＩ（図示せず）へ供給し、また測定対称
のＬＳＩから抽出した信号をアナログ測定ハードモジュ
ール３０ａへ送り込むことができるようになっている。
この様な構成における動作を第３図のフローチャートを
参照して次に説明する。説明を簡明にするために、２系
統の内の一方の系統の動作に付いて述べる（他方の系統
も同様に動作する）。テスタコントローラ１ａよりバス
２ａ にアクセスデータを出力する。このデータはモジュール
コントローラ１０ａのバッファ１１１を介して割り込み
信号等としてマイクロプロセッサ１２０に与えられる。
マイクロプロセッサ１２０では、こちらの系（以下Ａ系
と略称する。なお他方の系はＢ系と略称する）が動作中
かどうかを判定し、以下（イ）または（ロ）の動作に移
行する。
参照して次に説明する。説明を簡明にするために、２系
統の内の一方の系統の動作に付いて述べる（他方の系統
も同様に動作する）。テスタコントローラ１ａよりバス
２ａ にアクセスデータを出力する。このデータはモジュール
コントローラ１０ａのバッファ１１１を介して割り込み
信号等としてマイクロプロセッサ１２０に与えられる。
マイクロプロセッサ１２０では、こちらの系（以下Ａ系
と略称する。なお他方の系はＢ系と略称する）が動作中
かどうかを判定し、以下（イ）または（ロ）の動作に移
行する。
（イ）Ａ系が動作中のとき（Ｂ系は動作中でない） アナログ測定ハードモジュールに対するデータ（バスを
介して入力されるデータ）をバッファレジスタ１３１へ
蓄え、次にデータ変換回路１４０の直列・並列変換器を
アクセスし、光リンクネットワークを介してアナログ測
定ハードモジュール３０ａからのデータのバッファレジ
スタ１３２への格納を開始させる。すなわち、バッファ
レジスタ１３２の並列出力データをデータ変換回路３３
を介して直列データに変換し、３２の発光素子を駆動し
て光信号に変えて出力する。この信号は受光素子１５２
で受信され、電気信号に変換された後データ変換回路１
４０の直列・並列変換器によって並列データに変換さ
れ、バッファレジスタ１３２に格納される。バッファレ
ジスタ１３２へのデータ格納終了後、バッファレジスタ
１３１に蓄えられていたデータがデータ変換器１４０の
並列・直列変換器を介して直列データに変換され、発光
素子１５１，ケーブルを経由してアナログ測定ハードモ
ジュールに供給される。
介して入力されるデータ）をバッファレジスタ１３１へ
蓄え、次にデータ変換回路１４０の直列・並列変換器を
アクセスし、光リンクネットワークを介してアナログ測
定ハードモジュール３０ａからのデータのバッファレジ
スタ１３２への格納を開始させる。すなわち、バッファ
レジスタ１３２の並列出力データをデータ変換回路３３
を介して直列データに変換し、３２の発光素子を駆動し
て光信号に変えて出力する。この信号は受光素子１５２
で受信され、電気信号に変換された後データ変換回路１
４０の直列・並列変換器によって並列データに変換さ
れ、バッファレジスタ１３２に格納される。バッファレ
ジスタ１３２へのデータ格納終了後、バッファレジスタ
１３１に蓄えられていたデータがデータ変換器１４０の
並列・直列変換器を介して直列データに変換され、発光
素子１５１，ケーブルを経由してアナログ測定ハードモ
ジュールに供給される。
アナログ測定ハードモジュール３０ａでは、受光素子３
１により受け取った信号をデータ変換回路３３の直列・
並列変換器により並列変換し、これをバッファレジスタ
３４に格納する。
１により受け取った信号をデータ変換回路３３の直列・
並列変換器により並列変換し、これをバッファレジスタ
３４に格納する。
バッファレジスタ３４に格納されたデータは、接続され
たテストヘッドを介して試験対象のＬＳＩに与えられ
る。
たテストヘッドを介して試験対象のＬＳＩに与えられ
る。
なお、バッファレジスタ１３２に読み込まれたデータは
適宜読み出され外部の解析装置へ送られ、データ解析に
供される。
適宜読み出され外部の解析装置へ送られ、データ解析に
供される。
（ロ）Ａ系が動作中でないとき（Ｂ系が動作中のとき） バッファレジスタ１３２へテスタコントローラからのデ
ータを書き込み、このような前処理のみ実行して終了す
る。
ータを書き込み、このような前処理のみ実行して終了す
る。
［発明の効果］ 以上説明したように、本発明によれば、アナログＬＳＩ
テスタが２つのテストヘッドに共有されるアナログ測定
モジュールを有する場合において、片系の測定を実施中
に測定モジュールのレベルで残りの系から平行処理とし
て前処理（準備処理）が可能である。従って、通常前処
理はテスト実行処理の２０〜３０％を占めるため、全体
のスループットはこの２０〜３０％分向上させることが
できる。更に、光通信により、ノイズ伝搬を防止するこ
とができると共に、テスタコントローラおよびモジュー
ルコントローラとアナログ測定ハードモジュールとの物
理的距離の制約をほとんど無くすることができ、実用に
供してその効果は大きい。
テスタが２つのテストヘッドに共有されるアナログ測定
モジュールを有する場合において、片系の測定を実施中
に測定モジュールのレベルで残りの系から平行処理とし
て前処理（準備処理）が可能である。従って、通常前処
理はテスト実行処理の２０〜３０％を占めるため、全体
のスループットはこの２０〜３０％分向上させることが
できる。更に、光通信により、ノイズ伝搬を防止するこ
とができると共に、テスタコントローラおよびモジュー
ルコントローラとアナログ測定ハードモジュールとの物
理的距離の制約をほとんど無くすることができ、実用に
供してその効果は大きい。
第１図は本発明に係るアナログＬＳＩテスタの一実施例
を示す要部構成図、第２図は第１図のモジュールコント
ローラおよびアナログ測定ハードモジュール部分の詳細
な構成を示す図、第３図は動作を説明するためのフロー
チャートである。 １ａ，１ｂ…コントローラ、２ａ，２ｂ…バス、１０
ａ，１０ｂ…モジュールコントローラ、２０ａ，２０ｂ
…光ファイバケーブル、３０ａ，３０ｂ…アナログ測定
ハードモジュール、４０ａ，４０ｂ…テストヘッド、１
１１，１１２…バッファ、１２０…マイクロプロセッ
サ、３４，１３１，１３２…バッファレジスタ、３３，
１４０…データ変換回路、３２，１５１…発光素子、３
１，１５２…受光素子。
を示す要部構成図、第２図は第１図のモジュールコント
ローラおよびアナログ測定ハードモジュール部分の詳細
な構成を示す図、第３図は動作を説明するためのフロー
チャートである。 １ａ，１ｂ…コントローラ、２ａ，２ｂ…バス、１０
ａ，１０ｂ…モジュールコントローラ、２０ａ，２０ｂ
…光ファイバケーブル、３０ａ，３０ｂ…アナログ測定
ハードモジュール、４０ａ，４０ｂ…テストヘッド、１
１１，１１２…バッファ、１２０…マイクロプロセッ
サ、３４，１３１，１３２…バッファレジスタ、３３，
１４０…データ変換回路、３２，１５１…発光素子、３
１，１５２…受光素子。
Claims (1)
- 【請求項１】ＬＳＩの試験に係るアルゴリズムをそれぞ
れ有した２つのテスタコントローラと、試験対象のＬＳ
Ｉに接続される２つのテストヘッドと、この２つのテス
トヘッドにそれぞれ共有されＬＳＩ試験のための信号お
よびデータを授受するための２つのアナログ測定ハード
モジュールと、このアナログ測定ハードモジュールから
のデータを一時的に蓄える第１のバッファレジスタと前
記テスタコントローラからのデータを一時的に蓄える第
２のバッファレジスタを備えてなり前記アナログ測定ハ
ードモジュールの各々に対応して設けられた２組のモジ
ュールコントローラと、前記各々のアナログ測定ハード
モジュールとモジュールコントローラ間の信号伝送を行
うための２組の光通信手段を具備し、一方の系統が作動
中である時に、他方の系統のモジュールコントローラの
第２のバッファレジスタにテスタコントローラからのデ
ータを記憶しておき予め測定準備を行い得るようにした
ことを特徴とするアナログＬＳＩテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076165A JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076165A JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219571A JPS60219571A (ja) | 1985-11-02 |
| JPH0658395B2 true JPH0658395B2 (ja) | 1994-08-03 |
Family
ID=13597456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076165A Expired - Lifetime JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658395B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113177U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH0365987U (ja) * | 1989-10-31 | 1991-06-26 | ||
| JPH10142298A (ja) * | 1996-11-15 | 1998-05-29 | Advantest Corp | 集積回路デバイス試験装置 |
-
1984
- 1984-04-16 JP JP59076165A patent/JPH0658395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60219571A (ja) | 1985-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JP2000013414A (ja) | 装置内監視制御システム | |
| US4561088A (en) | Communication system bypass architecture | |
| JPH0658395B2 (ja) | アナログｌｓｉテスタ | |
| CN112118144A (zh) | 一种以太网数据帧输出方法及系统 | |
| US4964036A (en) | Channel hardware diagnostic apparatus and method | |
| CN115416697A (zh) | 一种列车单板式控制器 | |
| JP3968040B2 (ja) | 高速シリアルコントローラ | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| US5418794A (en) | Error determination scan tree apparatus and method | |
| KR910005333B1 (ko) | 가입자 시험장치의 제어회로 | |
| JPH10133903A (ja) | データ転送制御装置及び折返し試験方式 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| KR100279159B1 (ko) | 교환장치에서회의통화장치의루프백테스트장치 | |
| JPS58129859A (ja) | プロセス信号伝送方法 | |
| CN117572206A (zh) | 可跨周期比较的测试系统及方法 | |
| JPS6190250A (ja) | インタ−フエイス回路 | |
| JPS6324507Y2 (ja) | ||
| JPH0256697B2 (ja) | ||
| JPS5958995A (ja) | 交換システムの情報伝送方式 | |
| JPH0319055A (ja) | データ転送装置 | |
| JPS6237859B2 (ja) | ||
| JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
| JPS62200947A (ja) | バス中継装置 | |
| JPS6093362A (ja) | 集積回路素子搭載ユニツトの試験方式 |