JPH065842A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH065842A JPH065842A JP15708392A JP15708392A JPH065842A JP H065842 A JPH065842 A JP H065842A JP 15708392 A JP15708392 A JP 15708392A JP 15708392 A JP15708392 A JP 15708392A JP H065842 A JPH065842 A JP H065842A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- contact
- semiconductor layer
- peripheral edge
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、ショットキバリアダイオード(以
下、SBDと称す。)を有する半導体装置に関し、電流
分布を均一にすることによりアノード/カソード間の直
列抵抗を低減することが可能なSBDを有する半導体装
置の提供を目的とする。
【構成】少なくとも表層が一導電型となっている半導体
基体11と、該半導体基体11と接触して該半導体基体
11との間でショットキ接合が形成されているドーナツ
状の第1の電極18と、該第1の電極18の外側周縁部
を取り囲むように形成され、かつ前記半導体基体11と
接触して該半導体基体11との間でオーミックコンタク
トが形成されている第2の電極19と、前記第1の電極
18の内側周縁部の内側に形成され、かつ前記半導体基
体11と接触して該半導体基体11との間でオーミック
コンタクトが形成されている第3の電極20とを含み構
成する。
(57) [Summary] [Object] The present invention relates to a semiconductor device having a Schottky barrier diode (hereinafter referred to as SBD), and it is possible to reduce the series resistance between the anode and the cathode by making the current distribution uniform. An object is to provide a semiconductor device having a possible SBD. A semiconductor substrate 11 having at least one conductivity type surface layer, and a doughnut-shaped first electrode 18 in contact with the semiconductor substrate 11 to form a Schottky junction with the semiconductor substrate 11. A second electrode 19 formed so as to surround an outer peripheral portion of the first electrode 18 and in contact with the semiconductor substrate 11 to form an ohmic contact with the semiconductor substrate 11, The third electrode 20 is formed inside the inner peripheral edge of the first electrode 18 and is in contact with the semiconductor substrate 11 to form an ohmic contact with the semiconductor substrate 11.
Description
【0001】 (目次) ・産業上の利用分野 ・従来の技術(図5) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(図1〜図4) ・発明の効果(Table of contents) -Industrial application field-Conventional technology (Fig. 5) -Problems to be solved by the invention-Means for solving the problem-Action-Examples (Figs. 1 to 4) -Invention Effect of
【0002】[0002]
【産業上の利用分野】本発明は、半導体装置に関し、更
に詳しく言えば、ショットキバリアダイオードを有する
半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a Schottky barrier diode.
【0003】[0003]
【従来の技術】ショットキバリアダイオード(以下、S
BDと称す。)は、立ち上がり電圧が小さく、かつ多数
キャリア素子であるためスピードが速い。このため、損
失の少ない、高効率の電源整流回路等の整流素子として
用いられることが多い。近年、部品点数の削減のため、
リニアICにこのようなSBDからなる電源整流回路を
組み込んだものが作成されるようになった。この場合で
も、高効率を保持することが望まれている。2. Description of the Related Art Schottky barrier diodes (hereinafter referred to as S
It is called BD. ) Has a small rising voltage and is a majority carrier element, and therefore has a high speed. Therefore, it is often used as a rectifying element such as a highly efficient power supply rectifying circuit with little loss. In recent years, to reduce the number of parts,
A linear IC incorporating a power supply rectifying circuit composed of such an SBD has come to be produced. Even in this case, it is desired to maintain high efficiency.
【0004】図5(a),(b)は、従来例の、リニア
IC等に組み込まれた電源整流回路のSBDについて説
明する図で、図5(a)は平面図、図5(b)は図5
(a)のA−A線断面図である。5 (a) and 5 (b) are views for explaining the SBD of a power supply rectifying circuit incorporated in a linear IC or the like of a conventional example. FIG. 5 (a) is a plan view and FIG. 5 (b). Figure 5
It is the sectional view on the AA line of (a).
【0005】図5(a),(b)において、1はシリコ
ン基板、2はシリコン基板1表面に選択的に形成された
フィールド絶縁膜で、SBDのショットキ接合7を形成
する方形状の領域3a、及び、この方形状の領域3aを
囲む環状の領域3bにはフィールド絶縁膜が形成されて
いない。但し、環状の領域3bであって、アノード電極
5aと一体的に形成された配線6aの通過する領域に
は、フィールド絶縁膜2が形成されている。4は前記環
状の領域のシリコン基板1内に高濃度のn型不純物を導
入して形成されたコンタクト領域層で、前記方形状の領
域3aの外側周縁部を取り囲むように、かつ配線6aの
通過する領域においても切れ目無く形成されている。In FIGS. 5A and 5B, 1 is a silicon substrate, 2 is a field insulating film selectively formed on the surface of the silicon substrate 1, and is a rectangular region 3a for forming a Schottky junction 7 of the SBD. A field insulating film is not formed in the annular region 3b surrounding the rectangular region 3a. However, the field insulating film 2 is formed in the annular region 3b where the wiring 6a formed integrally with the anode electrode 5a passes. Reference numeral 4 denotes a contact region layer formed by introducing a high concentration of n-type impurities into the silicon substrate 1 in the annular region, which surrounds the outer peripheral edge of the rectangular region 3a and passes through the wiring 6a. Even in the region to be formed, it is formed seamlessly.
【0006】5aはチタン(Ti)膜/アルミニウム
(Al)膜の2層の導電体膜からなり、方形状の領域3
aのシリコン基板1と接触してTi/シリコンのショッ
トキ接合を形成しているアノード電極で、他のSBD等
と接続するための配線6aが一体的に形成されている。
5bは環状の領域3bのコンタクト領域層4と接続し、
前記方形状の領域3aの外側周縁部を取り囲むように形
成されたカソード電極で、他のSBD等と接続するため
の配線6bが一体的に形成されている。なお、カソード
電極5bは前記配線6aと同層となるので、前記配線6
aの通過する領域には形成されておらず、この領域で途
切れている。Reference numeral 5a includes a two-layer conductor film of a titanium (Ti) film / aluminum (Al) film, and has a rectangular region 3
The wiring 6a for connecting to another SBD or the like is integrally formed with the anode electrode which is in contact with the silicon substrate 1 of a to form a Ti / silicon Schottky junction.
5b connects with the contact region layer 4 of the annular region 3b,
The cathode electrode is formed so as to surround the outer peripheral portion of the rectangular region 3a, and the wiring 6b for connecting to another SBD or the like is integrally formed. Since the cathode electrode 5b is in the same layer as the wiring 6a, the wiring 6
It is not formed in the region where a passes, and is interrupted in this region.
【0007】このようなSBDは、次のように動作す
る。即ち、アノード電極5aに正の電圧が印加され、カ
ソード電極5bに負の電圧が印加されたとき、アノード
電極5a/ショットキ接合7/シリコン基板1/コンタ
クト領域層4/カソード電極5bという経路で電流が流
れる。また、逆の極性で電圧が印加されると、ショット
キ接合7の障壁により電流は流れない。これにより、整
流動作が行われる。Such an SBD operates as follows. That is, when a positive voltage is applied to the anode electrode 5a and a negative voltage is applied to the cathode electrode 5b, a current flows through the path of the anode electrode 5a / Schottky junction 7 / silicon substrate 1 / contact region layer 4 / cathode electrode 5b. Flows. When a voltage is applied with the opposite polarity, no current flows due to the barrier of the Schottky junction 7. As a result, the rectifying operation is performed.
【0008】[0008]
【発明が解決しようとする課題】ところで、上記のSB
Dにおいては、流すべき電流が大きくなる場合、アノー
ド電極の面積を大きくすることにより対応している。し
かし、アノード電極の中央部からカソード電極に至る電
流の経路はアノード電極の周辺部からカソード電極に至
る電流の経路と比較して長くなるため、アノード電極の
周辺部と中央部とでカソード電極との間の直列抵抗が異
なってくる。従って、電流分布が不均一になるととも
に、直列抵抗があまり下がらなくなってしまう。このた
め、アノード電極の面積の増加の割に流すべき電流が増
やせないことになる。By the way, the above SB
In D, when the current to be flown becomes large, the area of the anode electrode is made large. However, the current path from the central part of the anode electrode to the cathode electrode is longer than the current path from the peripheral part of the anode electrode to the cathode electrode. The series resistance between them will be different. Therefore, the current distribution becomes non-uniform and the series resistance does not decrease so much. For this reason, the current to be flown cannot be increased despite the increase in the area of the anode electrode.
【0009】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、電流分布を均一にすることに
よりアノード/カソード間の直列抵抗を低減することが
可能なSBDを有する半導体装置の提供を目的とする。The present invention was created in view of the problems of the prior art, and a semiconductor device having an SBD capable of reducing the series resistance between the anode and the cathode by making the current distribution uniform. For the purpose of providing.
【0010】[0010]
【課題を解決するための手段】上記課題は、第1に、一
導電型の半導体層と、該半導体層と接触して該半導体層
との間でショットキ接合が形成されている環状の第1の
電極と、該第1の電極の外側周縁部を取り囲むように形
成され、かつ前記半導体層と接触して該半導体層との間
でオーミックコンタクトが形成されている第2の電極
と、前記第1の電極の内側周縁部の内側に形成され、か
つ前記半導体層と接触して該半導体層との間でオーミッ
クコンタクトが形成されているとともに該第2の電極と
電気的に接続される第3の電極とを有する半導体装置に
よって達成され、第2に、前記半導体層は、反対導電型
の半導体基板上に形成されてなることを特徴とする第1
の発明に記載の半導体装置によって達成され、第3に、
前記環状の第1の電極と前記半導体層との接触部であっ
て、前記第1の電極の外側周縁部の接触部及び内側周縁
部の接触部の、前記一導電型を有する半導体層に反対導
電型領域層が選択的に形成されていることを特徴とする
第1又は第2の発明に記載の半導体装置によって達成さ
れる。The first object of the present invention is to provide a semiconductor layer of one conductivity type and an annular first contact with the semiconductor layer to form a Schottky junction. The second electrode, which is formed so as to surround the outer peripheral portion of the first electrode, and which is in contact with the semiconductor layer to form an ohmic contact with the semiconductor layer; A third electrode which is formed inside the inner peripheral edge of the first electrode and which is in contact with the semiconductor layer to form an ohmic contact with the semiconductor layer and is electrically connected to the second electrode; And a second semiconductor layer, the second semiconductor layer being formed on a semiconductor substrate of opposite conductivity type.
Achieved by the semiconductor device according to the invention, and thirdly,
A contact portion between the annular first electrode and the semiconductor layer, the contact portion at the outer peripheral edge portion and the contact portion at the inner peripheral edge portion of the first electrode being opposite to the semiconductor layer having the one conductivity type. This is achieved by the semiconductor device according to the first or second invention, wherein the conductivity type region layer is selectively formed.
【0011】[0011]
【作 用】本発明の半導体装置においては、従来と同様
に第1の電極を取り囲むように第2の電極を形成すると
ともに、従来と異なり第1の電極の形状を、例えば外側
周縁部が円形状、又は多角形状を有するドーナツ状と
し、かつ従来の第1の電極形成領域の中央部に相当する
領域に第3の電極を形成している。[Operation] In the semiconductor device of the present invention, the second electrode is formed so as to surround the first electrode as in the conventional case, and the shape of the first electrode is different from the conventional case, for example, the outer peripheral portion is circular. A third electrode is formed in a donut shape having a shape or a polygonal shape, and in a region corresponding to the central portion of the conventional first electrode formation region.
【0012】従って、例えばアノード電極としての第1
の電極から流入した電流は、第1の電極の外側周縁部を
取り囲むカソード電極としての第2の電極と、第1の電
極の内側周縁部よりも内側に存在するカソード電極とし
ての第3の電極とに分散して流れるようになる。これに
より、従来の場合と比較して、電流の分布が均一化され
るため、第1の電極/第2及び第3の電極間、即ちアノ
ード/カソード間の直列抵抗を低減することができる。
なお、電流の平均化による直列抵抗の低減は、第3の電
極を形成するために第1の電極の面積を減らした分を十
分に補うことができる。Therefore, for example, the first as the anode electrode
The current flowing from the electrode of the second electrode is a second electrode as a cathode electrode surrounding the outer peripheral edge of the first electrode and the third electrode as a cathode electrode existing inside the inner peripheral edge of the first electrode. Disperse in and flow. As a result, compared with the conventional case, the current distribution is made uniform, so that the series resistance between the first electrode / the second and third electrodes, that is, the anode / cathode can be reduced.
Note that the reduction in the series resistance due to the averaging of the current can sufficiently compensate for the reduction in the area of the first electrode for forming the third electrode.
【0013】また、一導電型を有する半導体層は、反対
導電型の半導体基板上に形成されているので、半導体層
にSBDを形成し、かつ反対導電型領域層等を形成して
素子形成と素子分離とを行うことができる。これによ
り、SBDを含む半導体集積回路装置等の作成が可能と
なる。Further, since the semiconductor layer having one conductivity type is formed on the semiconductor substrate of the opposite conductivity type, the SBD is formed on the semiconductor layer, and the opposite conductivity type region layer and the like are formed to form the device. Element isolation can be performed. This makes it possible to create a semiconductor integrated circuit device or the like including the SBD.
【0014】更に、第1の電極の外側周縁部の接触部及
び内側周縁部の接触部の、一導電型を有する半導体層に
反対導電型領域層が選択的に形成されている。従って、
電界の集中し易い、第1の電極のショットキ接合の周縁
部が動作しないように反対導電型領域層により保護され
るので、逆方向のリーク電流を低減し、かつ逆方向の耐
圧を向上することができる。Further, the opposite conductivity type region layer is selectively formed on the semiconductor layer having one conductivity type in the contact portion of the outer peripheral edge portion and the contact portion of the inner peripheral edge portion of the first electrode. Therefore,
Since the electric field is easily concentrated and the peripheral portion of the Schottky junction of the first electrode is protected by the opposite conductivity type region layer so as not to operate, the reverse leakage current is reduced and the reverse breakdown voltage is improved. You can
【0015】[0015]
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。図1(a),(b)は、本発明の第1
の実施例のSBDを含む半導体装置についての説明図
で、例えばリニアICの電源整流回路を構成するSBD
のうちの1つのSBDとその周辺部を示すものである。
図1(a)は平面図、図1(b)は図1(a)のB−B
線断面図である。Embodiments of the present invention will now be described with reference to the drawings. 1A and 1B show the first embodiment of the present invention.
FIG. 5 is an explanatory diagram of a semiconductor device including an SBD according to the embodiment of the present invention, for example, an SBD forming a power supply rectifier circuit of a linear IC.
2 shows one of the SBDs and its peripheral portion.
1A is a plan view, and FIG. 1B is BB of FIG.
It is a line sectional view.
【0016】図1(a),(b)において、11はn型
のシリコン基板(半導体層)、12は熱酸化により選択
的に形成されたシリコン酸化膜からなるフィールド絶縁
膜で、外側周縁部が方形状となっているドーナツ状の、
アノード電極(第1の電極)18のショットキ接合の形
成領域13a,アノード電極18の外側周縁部を取り囲む
ように形成される第1のカソード電極(第2の電極)1
9のオーミックコンタクトの形成領域14、及びアノー
ド電極18の内側周縁部の内側に形成される第2のカソ
ード電極(第3の電極)20のオーミックコンタクトの
形成領域15を除く領域に形成されている。In FIGS. 1A and 1B, 11 is an n-type silicon substrate (semiconductor layer), 12 is a field insulating film made of a silicon oxide film selectively formed by thermal oxidation, and an outer peripheral edge portion. Donut-shaped with a square shape,
A first cathode electrode (second electrode) 1 formed so as to surround the Schottky junction formation region 13a of the anode electrode (first electrode) 18 and the outer peripheral edge of the anode electrode 18.
The ohmic contact forming region 14 and the second cathode electrode (third electrode) 20 formed inside the inner peripheral edge portion of the anode electrode 18 are formed in regions other than the ohmic contact forming region 15. .
【0017】また、16,17はそれぞれ第1のカソー
ド電極19及び第2のカソード電極20と接触するシリ
コン基板11の表層に形成された帯状のn+型のコンタ
クト領域層で、外側周縁部が方形状となっている環状の
アノード電極18の外側周縁部から適当な間隔をおい
て、かつ該外側周縁部に沿って、切れ目無く形成されて
いる。Reference numerals 16 and 17 denote strip-shaped n + -type contact region layers formed on the surface layer of the silicon substrate 11 which are in contact with the first cathode electrode 19 and the second cathode electrode 20, respectively. The anode electrode 18 is formed in a rectangular shape without gaps at appropriate intervals from the outer peripheral edge portion and along the outer peripheral edge portion.
【0018】18は膜厚1500〜3000Åのチタン膜(Ti
膜)/膜厚5000〜10000 Åのアルミニウム膜(Al膜)
の2層の導電体膜からなり、外側周縁部が140 ×140 μ
mの方形状を有し、かつ内側周縁部が50×50の方形
状を有する環状のアノード電極で、下層のTi膜がシリ
コン基板11と接触し、その接触面においてシリコン基
板11との間でショットキ接合が形成されている。ま
た、アノード電極18と一体的に形成された幅約80μ
mの配線21を有し、フィールド絶縁膜12上に引き出
されて図示しない他のSBD等に接続されている。18 is a titanium film (Ti) having a film thickness of 1500 to 3000Å
Film) / aluminum film (Al film) with a film thickness of 5000 to 10000Å
It consists of two layers of conductive film, and the outer peripheral edge is 140 × 140 μ.
An annular anode electrode having a square shape of m and an inner peripheral edge portion of a square shape of 50 × 50, the lower Ti film is in contact with the silicon substrate 11, and the contact surface is between the silicon substrate 11 and the silicon substrate 11. Schottky junction is formed. In addition, the width formed integrally with the anode electrode 18 is about 80 μm.
m wiring 21 is drawn out and connected to another SBD or the like (not shown) on the field insulating film 12.
【0019】19はアノード電極18の外側周縁部を取
り囲むように形成されている、幅約30μm,膜厚5000
〜10000 Åの帯状のAl膜からなる第1のカソード電極
で、シリコン基板11に形成されたコンタクト領域層1
6と接触し、その接触面においてシリコン基板11との
間でオーミックコンタクトが形成されている。また、外
側周縁部が方形状となっている環状のアノード電極18
の外側周縁部から適当な間隔をおいて、かつ該外側周縁
部に沿って形成されている。なお、第1のカソード電極
19は、アノード電極18の配線21の通過する領域に
は形成されておらず、途切れている。更に、第1のカソ
ード電極19と一体的に形成された幅約80μmの配線
22を有し、フィールド絶縁膜12上に引き出されて図
示しない他のSBD等に接続されている。Numeral 19 is formed so as to surround the outer peripheral edge of the anode electrode 18 and has a width of about 30 μm and a film thickness of 5000.
The contact region layer 1 formed on the silicon substrate 11 is the first cathode electrode made of a band-shaped Al film of about 10000 Å.
6, and an ohmic contact is formed between the contact surface 6 and the silicon substrate 11. In addition, an annular anode electrode 18 having a square outer peripheral edge portion
Is formed at an appropriate distance from the outer peripheral edge portion and along the outer peripheral edge portion. The first cathode electrode 19 is not formed in a region of the anode electrode 18 where the wiring 21 passes, and is interrupted. Further, it has a wiring 22 having a width of about 80 μm formed integrally with the first cathode electrode 19, and is drawn out onto the field insulating film 12 and connected to another SBD or the like not shown.
【0020】20はアノード電極18の内側周縁部の内
側に形成されている40×40μmの方形状を有する、
膜厚5000〜10000 ÅのAl膜からなる第2のカソード電
極で、シリコン基板11に形成されたコンタクト領域層
17と接触し、その接触面においてシリコン基板11と
の間でオーミックコンタクトが形成されている。Reference numeral 20 has a 40 × 40 μm square shape formed inside the inner peripheral edge of the anode electrode 18.
The second cathode electrode made of an Al film having a film thickness of 5000 to 10000 Å is in contact with the contact region layer 17 formed on the silicon substrate 11, and an ohmic contact is formed between the contact region layer 17 and the silicon substrate 11 on the contact surface. There is.
【0021】23は、全面に形成された膜厚5000〜1000
0 Åのシリコン酸化膜からなる層間絶縁膜で、第1のカ
ソード電極19上及び第2のカソード電極20上にそれ
ぞれ開口部24,25が形成されている。Reference numeral 23 denotes a film thickness 5000 to 1000 formed on the entire surface.
Openings 24 and 25 are formed on the first cathode electrode 19 and the second cathode electrode 20, respectively, by an interlayer insulating film made of a 0 Å silicon oxide film.
【0022】26は、層間絶縁膜23上を配線され、層
間絶縁膜23の開口部24,25を介して第1のカソー
ド電極19と第2のカソード電極20との間を接続して
いる配線である。A wiring 26 is provided on the interlayer insulating film 23 and connects the first cathode electrode 19 and the second cathode electrode 20 through the openings 24 and 25 of the interlayer insulating film 23. Is.
【0023】以上のように、本発明の第1の実施例のS
BDを有する半導体装置においては、従来と同様にアノ
ード電極18を取り囲むように第1のカソード電極19
を形成するとともに、従来と異なりアノード電極18の
形状を環状とし、かつ従来のアノード電極18形成領域
の中央部に相当する領域に第2のカソード電極20を形
成している。As described above, S in the first embodiment of the present invention
In the semiconductor device having the BD, the first cathode electrode 19 is formed so as to surround the anode electrode 18 as in the conventional case.
And the second cathode electrode 20 is formed in a region corresponding to the central portion of the conventional anode electrode 18 forming region, unlike the prior art.
【0024】従って、例えばアノード電極18から流入
した電流は、アノード電極18の外側周縁部を取り囲む
第1のカソード電極19と、アノード電極18の内側周
縁部よりも内側に存在する第2のカソード電極20とに
分散して流れるようになる。これにより、従来と比較し
て、電流の分布が均一化されるため、アノード/カソー
ド間の直列抵抗を低減することができる。なお、電流の
平均化による直列抵抗の低減は、第2のカソード電極2
0を形成するためにアノード電極18の面積を減らした
分を十分に補うことができる。Therefore, for example, the current flowing from the anode electrode 18 is the first cathode electrode 19 surrounding the outer peripheral edge portion of the anode electrode 18, and the second cathode electrode existing inside the inner peripheral edge portion of the anode electrode 18. It will be distributed to 20 and flow. As a result, the current distribution is made more uniform than in the conventional case, so that the series resistance between the anode and the cathode can be reduced. In addition, the reduction of the series resistance due to the averaging of the current is performed by the second cathode electrode 2
The area of the anode electrode 18 reduced to form 0 can be sufficiently compensated.
【0025】なお、第1の実施例では、アノード電極1
8が方形の環状を有しているが、第2の実施例の上面図
である図2(a)、及び図2(a)のC−C線断面図で
ある図2(b)に示すように、アノード電極(第1の電
極)18aが円形の環状を有していてもよい。なお、この
ような形状の変化に伴い、アノード電極18aの外側周縁
部を取り囲む第1のカソード電極(第2の電極)19aの
形状及びアノード電極18aの内側周縁部の内側の第2の
カソード電極(第3の電極)20aの形状がアノード電極
18aに対応するように円形状になっている。図2
(a),(b)の符号のうち、図1(a),(b)に示
す数字と同じ数字で示すものは、図1(a),(b)で
示すものに対応するものを示す。In the first embodiment, the anode electrode 1
8 has a rectangular ring shape, but is shown in FIG. 2 (a) which is a top view of the second embodiment and FIG. 2 (b) which is a sectional view taken along the line CC of FIG. 2 (a). As described above, the anode electrode (first electrode) 18a may have a circular ring shape. With such a change in shape, the shape of the first cathode electrode (second electrode) 19a surrounding the outer peripheral edge of the anode electrode 18a and the second cathode electrode inside the inner peripheral edge of the anode electrode 18a. (Third electrode) The shape of 20a is the anode electrode
It has a circular shape corresponding to 18a. Figure 2
Among the reference numerals of (a) and (b), the same reference numerals as those shown in FIGS. 1 (a) and 1 (b) indicate those corresponding to those shown in FIGS. 1 (a) and 1 (b). .
【0026】また、図1(b)に示すように、アノード
電極18と第1のカソード電極19が同一平面状に形成
されているので、アノード電極18の配線21の形成領
域で第1のカソード電極19が途切れているが、第3の
実施例の上面図である図3(a)、及び図3(a)のD
−D線断面図である図3(b)に示すように、アノード
電極18bの配線21bと第1のカソード電極19bとを多層
化することにより、配線21bと第1のカソード電極19b
とを層間絶縁膜23bを挟んで交差させ、配線21bの形成
領域でも第1のカソード電極19bが途切れないようにす
ることもできる。図3(a),(b)において、27は
アノード電極18bと配線21bとを接続する層間絶縁膜23
bの開口部、その他の符号については、図1(a),
(b)に示す数字と同じ数字で示すものは、図1
(a),(b)で示すものに対応するものを示す。Further, as shown in FIG. 1B, since the anode electrode 18 and the first cathode electrode 19 are formed in the same plane, the first cathode is formed in the area where the wiring 21 of the anode electrode 18 is formed. Although the electrode 19 is interrupted, it is a top view of the third embodiment shown in FIG. 3A and D of FIG. 3A.
As shown in FIG. 3B, which is a cross-sectional view taken along the line D, the wiring 21b of the anode electrode 18b and the first cathode electrode 19b are multilayered so that the wiring 21b and the first cathode electrode 19b are formed.
It is also possible to intersect with and sandwiching the interlayer insulating film 23b so that the first cathode electrode 19b is not interrupted even in the formation region of the wiring 21b. In FIGS. 3A and 3B, 27 is an interlayer insulating film 23 connecting the anode electrode 18b and the wiring 21b.
For the openings of b and other reference numerals, see FIG.
The same numbers as those shown in (b) are shown in FIG.
Those corresponding to those shown in (a) and (b) are shown.
【0027】更に、半導体層として、n型のシリコン基
板11を用いているが、第4の実施例の断面図である図
4(a)に示すように、p型のシリコン基板(半導体基
板)28上に、例えばエピタキシャル成長により形成さ
れたn型のシリコン層(半導体層)29を用いてもよ
い。これにより、シリコン層29にSBDを形成し、か
つp型領域層等を形成して素子形成と素子分離とを行う
ことができ、このため、SBDを含む半導体集積回路装
置等の作成が可能となる。なお、図4(a)の符号のう
ち、図1(a),(b)に示す数字と同じ数字で示すも
のは、図1(a),(b)で示すものに対応するものを
示す。Further, although the n-type silicon substrate 11 is used as the semiconductor layer, as shown in FIG. 4A which is a sectional view of the fourth embodiment, a p-type silicon substrate (semiconductor substrate) is used. An n-type silicon layer (semiconductor layer) 29 formed by, for example, epitaxial growth may be used on the layer 28. As a result, the SBD can be formed in the silicon layer 29, and the p-type region layer and the like can be formed to perform element formation and element isolation. Therefore, it is possible to manufacture a semiconductor integrated circuit device including the SBD. Become. In addition, among the reference numerals of FIG. 4A, the same reference numerals as those shown in FIGS. 1A and 1B indicate those corresponding to those shown in FIGS. 1A and 1B. .
【0028】また、第5の実施例の断面図である図4
(b)に示すように、環状のアノード電極(第1の電
極)18dとシリコン基板(半導体層)11cとの接触部で
あって、アノード電極18dの外側周縁部の接触部及び内
側周縁部の接触部に、n型のシリコン基板11cにp型領
域層(反対導電型領域層)30a,30bを選択的に形成す
ることもできる。従って、電界の集中し易い、アノード
電極18dのショットキ接合の周縁部が動作しないように
p型領域層30a,30bにより保護されるので、逆方向の
リーク電流を低減し、かつ逆方向の耐圧を向上すること
ができる。なお、図4(b)の符号のうち、図1
(a),(b)に示す数字と同じ数字で示すものは、図
1(a),(b)で示すものに対応するものを示す。FIG. 4 is a sectional view of the fifth embodiment.
As shown in (b), the contact portion between the annular anode electrode (first electrode) 18d and the silicon substrate (semiconductor layer) 11c, that is, the contact portion at the outer peripheral edge portion and the inner peripheral edge portion of the anode electrode 18d. It is also possible to selectively form p-type region layers (opposite conductivity type region layers) 30a and 30b on the n-type silicon substrate 11c at the contact portions. Therefore, the peripheral portion of the Schottky junction of the anode electrode 18d where the electric field is easily concentrated is protected by the p-type region layers 30a and 30b so that the reverse leak current is reduced and the reverse breakdown voltage is reduced. Can be improved. In addition, among the reference numerals of FIG.
The same numerals as those shown in (a) and (b) indicate those corresponding to those shown in FIGS. 1 (a) and 1 (b).
【0029】[0029]
【発明の効果】以上のように、本発明の半導体装置にお
いては、従来と同様に第1の電極を取り囲むように第2
の電極を形成するとともに、従来と異なり第1の電極の
形状を環状とし、かつ第1の電極の内側周縁部よりも内
側、即ち従来の第1の電極形成領域の中央部に相当する
領域に第3の電極を形成している。As described above, in the semiconductor device of the present invention, the second electrode is formed so as to surround the first electrode as in the conventional case.
In addition to forming the electrode, the shape of the first electrode is annular unlike the conventional one, and is inside the inner peripheral edge of the first electrode, that is, in the area corresponding to the central portion of the conventional first electrode forming area. A third electrode is formed.
【0030】これにより、第1の電極/第2及び第3の
電極間、即ちアノード/カソード間に電流を流す場合、
従来と比較して、電流の分布が均一化されるため、アノ
ード/カソード間の直列抵抗を低減することができる。Thus, when a current is passed between the first electrode / the second and third electrodes, that is, between the anode / cathode,
Since the current distribution is made uniform as compared with the conventional case, the series resistance between the anode and the cathode can be reduced.
【0031】また、一導電型の半導体層は、反対導電型
の半導体基板上に形成されてなるので、SBDを含む半
導体集積回路装置等の作成が可能となる。更に、第1の
電極の外側周縁部の接触部及び内側周縁部の接触部の、
一導電型を有する半導体層に反対導電型領域層が選択的
に形成されているので、電界の集中し易い、第1の電極
のショットキ接合の周縁部が動作しないように反対導電
型領域層により保護され、これにより、逆方向のリーク
電流を低減し、かつ逆方向の耐圧を向上することができ
る。Since the semiconductor layer of one conductivity type is formed on the semiconductor substrate of the opposite conductivity type, it is possible to manufacture a semiconductor integrated circuit device or the like including SBD. Further, the contact portion of the outer peripheral edge portion and the contact portion of the inner peripheral edge portion of the first electrode,
Since the opposite conductivity type region layer is selectively formed in the semiconductor layer having one conductivity type, an electric field is easily concentrated, and the opposite conductivity type region layer prevents the peripheral portion of the Schottky junction of the first electrode from operating. Protected, thereby reducing the leak current in the reverse direction and improving the breakdown voltage in the reverse direction.
【図1】本発明の第1の実施例のSBDを有する半導体
装置の説明図である。FIG. 1 is an explanatory diagram of a semiconductor device having an SBD according to a first embodiment of the present invention.
【図2】本発明の第2の実施例のSBDを有する半導体
装置の説明図である。FIG. 2 is an explanatory diagram of a semiconductor device having an SBD according to a second embodiment of the present invention.
【図3】本発明の第3の実施例のSBDを有する半導体
装置の説明図である。FIG. 3 is an explanatory diagram of a semiconductor device having an SBD according to a third embodiment of the present invention.
【図4】本発明の第4及び第5の実施例のSBDを有す
る半導体装置について説明する断面図である。FIG. 4 is a cross-sectional view illustrating a semiconductor device having an SBD according to fourth and fifth embodiments of the present invention.
【図5】従来例のSBDを有する半導体装置の説明図で
ある。FIG. 5 is an explanatory diagram of a semiconductor device having a conventional SBD.
11,11a〜11c シリコン基板(半導体層)、 12,12a〜12d フィールド絶縁膜、 13,13a〜13d ショットキ接合の形成領域、 14,14a〜14d,15,15a〜15d オーミックコン
タクトの形成領域、 16,16a〜16d,17,17a〜17d コンタクト領域
層、 18,18a〜18d アノード電極(第1の電極)、 19,19a〜19d 第1のカソード電極(第2の電
極)、 20,20a〜20d 第2のカソード電極(第3の電
極)、 21,21a〜21d,22,22a〜22d,26,26a〜26
d 配線、 23,23a〜23d 層間絶縁膜、 24,24a〜24d,25,25a〜25d,27 開口部、 28 シリコン基板(半導体基板)、 29 シリコン層(半導体層)、 30a,30b p型領域層(反対導電型領域層)。11, 11a to 11c Silicon substrate (semiconductor layer), 12, 12a to 12d Field insulating film, 13, 13a to 13d Schottky junction formation region, 14, 14a to 14d, 15, 15a to 15d Ohmic contact formation region, 16 , 16a to 16d, 17, 17a to 17d contact region layer, 18, 18a to 18d anode electrode (first electrode), 19, 19a to 19d first cathode electrode (second electrode), 20, 20a to 20d Second cathode electrode (third electrode), 21, 21a to 21d, 22, 22a to 22d, 26, 26a to 26
d wiring, 23, 23a to 23d interlayer insulating film, 24, 24a to 24d, 25, 25a to 25d, 27 opening, 28 silicon substrate (semiconductor substrate), 29 silicon layer (semiconductor layer), 30a, 30b p-type region Layer (opposite conductivity type area layer).
Claims (3)
触して該半導体層との間でショットキ接合が形成されて
いる環状の第1の電極と、該第1の電極の外側周縁部を
取り囲むように形成され、かつ前記半導体層と接触して
該半導体層との間でオーミックコンタクトが形成されて
いる第2の電極と、前記第1の電極の内側周縁部の内側
に形成され、かつ前記半導体層と接触して該半導体層と
の間でオーミックコンタクトが形成されているとともに
該第2の電極と電気的に接続される第3の電極とを有す
る半導体装置。1. A semiconductor layer of one conductivity type, an annular first electrode in contact with the semiconductor layer and forming a Schottky junction between the semiconductor layer, and an outer peripheral edge of the first electrode. A second electrode formed so as to surround the semiconductor layer and in contact with the semiconductor layer to form an ohmic contact with the semiconductor layer; and a second electrode formed inside the inner peripheral edge of the first electrode. And a third electrode which is in contact with the semiconductor layer and has an ohmic contact with the semiconductor layer and which is electrically connected to the second electrode.
板上に形成されてなることを特徴とする請求項1記載の
半導体装置。2. The semiconductor device according to claim 1, wherein the semiconductor layer is formed on a semiconductor substrate of opposite conductivity type.
の接触部であって、前記第1の電極の外側周縁部の接触
部及び内側周縁部の接触部の、前記一導電型を有する半
導体層に反対導電型領域層が選択的に形成されているこ
とを特徴とする請求項1又は請求項2記載の半導体装
置。3. A contact portion between the annular first electrode and the semiconductor layer, wherein the contact portion at the outer peripheral edge portion and the contact portion at the inner peripheral edge portion of the first electrode has the one conductivity type. 3. The semiconductor device according to claim 1, wherein an opposite conductivity type region layer is selectively formed on the semiconductor layer that the semiconductor device has.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15708392A JPH065842A (en) | 1992-06-16 | 1992-06-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15708392A JPH065842A (en) | 1992-06-16 | 1992-06-16 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065842A true JPH065842A (en) | 1994-01-14 |
Family
ID=15641878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15708392A Withdrawn JPH065842A (en) | 1992-06-16 | 1992-06-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065842A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539237A (en) * | 1993-01-21 | 1996-07-23 | Texas Instruments Incorporated | Schottky diode with guard ring |
| JP2006505955A (en) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | Chip scale Schottky device |
| JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
| JP2006156457A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and diode array |
| JP2006310791A (en) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
| JP2010530620A (en) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | Semiconductor components with annularly closed contacts |
-
1992
- 1992-06-16 JP JP15708392A patent/JPH065842A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539237A (en) * | 1993-01-21 | 1996-07-23 | Texas Instruments Incorporated | Schottky diode with guard ring |
| JP2006505955A (en) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | Chip scale Schottky device |
| US8921969B2 (en) | 2002-11-06 | 2014-12-30 | Siliconix Technology C. V. | Chip-scale Schottky device |
| JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
| US7375407B2 (en) * | 2004-11-22 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode and integrated circuit using the same |
| JP2006156457A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and diode array |
| JP2006310791A (en) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
| JP2010530620A (en) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | Semiconductor components with annularly closed contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3099557B2 (en) | diode | |
| JPH05226638A (en) | Semiconductor device | |
| JP2000049360A (en) | Semiconductor device | |
| JPH065842A (en) | Semiconductor device | |
| JPH0136347B2 (en) | ||
| JPH0766975B2 (en) | Compound diode device | |
| JP3489567B2 (en) | Semiconductor element | |
| JPH06283727A (en) | Power semiconductor element | |
| JPS62122272A (en) | Semiconductor device | |
| JP3482959B2 (en) | Semiconductor element | |
| JP2000294805A (en) | Schottky barrier diode and its manufacture | |
| JP3551154B2 (en) | Semiconductor element | |
| JPH0195568A (en) | Semiconductor device | |
| JPH08130317A (en) | Semiconductor device provided with resistive field plate | |
| JPH09283771A (en) | Schottky barrier diode | |
| JP3103665B2 (en) | Semiconductor device | |
| JP2961643B2 (en) | diode | |
| US20250022954A1 (en) | Semiconductor device | |
| JPH06163878A (en) | Semiconductor device | |
| JP2006049580A (en) | Schottky barrier diode | |
| JPH02202063A (en) | Semiconductor device | |
| KR100320676B1 (en) | Thyristor device | |
| JPH0883918A (en) | Semiconductor device | |
| JPH10125937A (en) | Schottky barrier semiconductor device | |
| JPH01262672A (en) | Pin diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |