JPH0656694B2

JPH0656694B2 - 信号転送装置

Info

Publication number: JPH0656694B2
Application number: JP2110654A
Authority: JP
Inventors: ジエームズ・マイケル・カープ; ステイブン・ウエイン・ローチ; リチヤード・クレイン・シネイダー; ステイブン・チヤーリズ・ウエスト
Original assignee: インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date: 1989-04-27
Filing date: 1990-04-27
Publication date: 1994-07-27
Anticipated expiration: 2009-07-27
Also published as: EP0395205A3; US5109385A; CN1046806A; CA2000013A1; DE69019590T2; EP0395205A2; EP0395205B1; CN1020808C; BR9001936A; KR900017013A; NZ232174A; AU623724B2; DE69019590D1; KR930011679B1; AU4766090A; JPH02301074A; CA2000013C

Description

【発明の詳細な説明】Ａ．産業上の利用分野本発明は、例えば、磁気または光学式の記録システム及
び再生システムに関し、より詳しくは、拡張エラー検出
訂正を可能にするための、信号記録フォーマットによる
再生中のエラー制御に関する。

Ｂ．従来の技術記録保持媒体上に記録されたデータ信号の保全性は極め
て重要である。ほとんどの記録媒体は、記録及び再生
（readback）過程でエラーを誘発する欠陥を生じる傾向
があるので、再生データの正確さを維持するために、エ
ラー検出訂正システムが長年使用されてきた。このよう
な再生には、再同期化手順が含まれるが、これは、記録
媒体から来るデータ信号と同期された再生クロックを、
基準刻時位置にリセットして、データ・バイト境界及び
ワード境界が忠実に識別できるようにするものである。
従来、エラー検出訂正システムを、記録媒体上に記録さ
れたこのような再同期化信号の間に記録されたデータ信
号だけに制限することが実施されてきた。本発明によれ
ば、エラーを発生しやすい記録媒体から感知または読み
取られた信号にエラー訂正機能を拡張して使用すること
を含めて、信号の忠実な再生を維持しながら、この制限
が取り除かれる。

デボア（Devore）他は、米国特許第３８２１７０３号明
細書で、テープ上に記録されたデータ信号ブロックのデ
ータ信号間に再同期化信号が挿入された、複数トラック
磁気デープ・レコーダを開示している。さらに、プリア
ンブル及びポストアンブル同期化信号が、レコード・ブ
ロックの長さ方向の末端に出現する。デボア他のシステ
ムでは、隣接する再同期化信号間に存在するデータ信号
のサブグループ中で、エラー訂正が行なわれた。すなわ
ち２つの隣接する再同期化信号の間に、複数のエラー検
出訂正信号グループがあり、各グループはエラー訂正用
の個別のエラー冗長信号を有する。各データ・ブロック
の長さ方向の末端に、巡回冗長検査（ＣＲＣ）冗長信号
が付加されたが、これは、サブグループ用のエラー訂正
システムとは異なる生成多項式を有し、サブグループ中
の未訂正または誤って訂正されたエラーを検出するため
に使用された。エラー訂正能力は備わっていなかった。
デボア他のシステムの刻時制御の再同期化及びフレーム
再構成は、アービン（Irwin）の欧州特許第２８２６５
号明細書に開示されている。デボア他は、米国特許第４
０８１８４４号明細書で、複数トラック磁気テープ・レ
コーダのプリアンブルまたはポストアンブル中で、３つ
のフレーム信号またはマーカ信号を使用することを開示
している。ボデア他によって使用される、特許第３８２
１７０３号明細書に開示された再同期化信号は、再同期
化信号の各末端にデータの始めを指示するマーカ信号を
含むことに留意されたい。

モルスタッド（Molstad）他は、米国特許第４７９１６
４３号明細書で、エラー訂正コーディング冗長信号が、
磁気テープ上に記録するためのデータ信号でランレング
ス制限（ＲＬＬ）コード化されている、単トラック磁気
テープ・レコーダを開示している。このようなＲＬＬコ
ード化は、特許第３８２１７０３号で、デボア他によっ
ても使用されている。このようなＲＬＬコード化は、制
約された記録変調をもたらすが、これは、このような制
約された記録変調コードがない場合よりも再生の信頼性
が高く、高密度記録が容易になる。

Ｃ．発明が解決しようとする課題光学式記憶ディスクは、しばしばハード・セクタに区分
されている。このようなハード・セクタ区分は、信号の
同期バーストと記録ディスク表面にエンボスされたデー
タ・マーク信号を有する。円周上に隔置されたセクタ信
号間のスペースへのアクセスは、当該のセクタ信号中に
エンボスされたアドレスによる。エラー検出訂正は、そ
れらの信号と、円周上で隣接するそのようなセクタ信号
間に完全に記憶された冗長信号だけに制限される。

本発明の１目的は、エラー訂正フィールド中に再同期化
信号を挿入することによって、記録されたデータの忠実
な回復を改善することである。

本発明の他の目的は、複数の再同期化信号にまたがるエ
ラー訂正を容易にする、改善されたレコーダ動作を提供
することである。

Ｄ．課題を解決するための手段本発明によれば、変換器手段が、記録媒体に対して、そ
れとの間で信号を転送できるような位置関係に配置され
ている。データ処理装置は非レコード・フォーマットの
データを運び、ＥＣＣ手段に対してそれとの間で信号を
転送できるように結合されており、したがって、ＥＣＣ
手段は、記録媒体に記録されそこから読み取られるデー
タ信号でエラー検出訂正信号を処理してエラー検出訂正
を行なうことができる。インターリーブ手段は、ＥＣＣ
手段に対して、それぞれが所定数のエラー冗長信号を含
む、所定数のデータ信号の信号グループとして信号をそ
れとの間で転送できるように結合されている。信号グル
ープは、論理的及びエラー訂正上独立している。エラー
指示手段は、インターリーブ手段に対してそれとの間で
信号を転送できるように結合されており、記録媒体上に
記録するためにインターリーブされた複数の信号グルー
プを含む。エラー指示信号は、複数の隣接した再同期化
信号の間に配置された各信号セグメント内で処理され
る。信号グループの各セグメントごとに１つのエラー指
示信号があり、これは、単一エラー冗長信号によって生
成されるシンドローム信号によって訂正可能なセグメン
トに対応する。再同期化信号は、記録されたデータ信号
とエラー冗長信号との間の、そのようなエラー訂正シン
ドローム信号またはデータ信号のセグメント・セットの
境界に挿入される。各セグメントで記録されるエラー指
示信号は、所与の生成多項式を有する巡回冗長検査であ
ることが好ましい。エラー訂正手段は、ＣＲＣまたはＥ
Ｐ（エラー・ポインタ）生成多項式とは異なる生成多項
式を有する。

エラー・ポインタは、再生中の記録されたデータとのク
ロックの同期の喪失を検出し、クロック回復時にそのエ
ラーが検出された際に再同期化を始動することによって
生成される。再同期化信号は、記録された信号中にエラ
ーの拡張バーストをもたらす、媒体中の予想最長欠陥よ
りも大きな距離だけ隔置されている。本発明の別の態様
では、再同期化は、クロックとデータの同期がエラー状
態にある時だけ行なわれる。レコーダの動作は、ランレ
ングス制限コードを選択することによって改善される。
このコードは、すべて１のデータ同期バースト文字、並
びにすべてゼロの文字を除去するもので、その結果、す
べて１及びすべてゼロのバイトは、情報を表すために使
用される制約された記号セットには含まれなくなる。

Ｅ．実施例添付の図面をより詳しく参照すると、各図で同じ数字は
同じ構造形態を示すことに留意されたい。第１図の磁気
テープ部分１０は、テープ１０の単一トラックに記録さ
れたデータ信号ブロックのフォーマットを示す。図に示
した記録ブロック（本明細書ではセクタとも呼ぶ）の長
さ方向の左端には、プリアンブルすなわち外側バースト
信号ＯＢ１１がある。一般に、ＯＢ１１は、周知の再生
データ・クロック３２（第２図）を同期するためのすべ
て１のパターンである。データはＭＫＳ（データ開始マ
ーカ）信号で始まるが、これは、隣接するデータ部分１
３中の最初のデータ信号の位相と位置を示す長い波長
（ゼロ）を含む。部分１３に記録されたデータ信号は、
後で分かるように、ランレングス制限コード化すること
が好ましい。図に示した記録ブロックは、多数のデータ
部分１３を含み、各部分は、後で分かるように一定個数
のデータ信号を記憶する。次の制御部分は、データ部分
を分離して記録システムの信頼性を向上させるためのも
のである。最初のデータ部分１３に、信号の内部フレー
ム再構成セットＲＳ１４が接している。このパターンは
１０００１０００１である。ただし、１は信号遷移で、
ゼロは信号遷移を含まない遷移位置である。パターンＲ
Ｓは、データ遷移の位相とその該当位置を示すためにす
べての制御部分で使用される。制御パターンはすべて後
述する。

ＭＫＳが検出されず、したがってデータの開始が示され
ない稀な場合には、第２のデータ・パターン開始マーカ
ＭＫ３２が、ＭＫＳ２１５としてデータ・ブロックに
埋め込まれる。２つのデータ部分１３と１つのフレーム
再構成部分が、ＭＫＳ１２とＭＫＳ２１５との間に位
置するが、この配置に限定されるものではない。ＭＫＳ
１２とＭＫＳ２１５は、共にＲＳパターンを含む固有
の信号パターンである。データは、ｄ、ｋコーディング
で表されるが、これは周知のように、データを表すため
の限られた数の有効信号パターンを有する。ＲＳパター
ン１０００１０００１は、データを表すデータ・パター
ンではないパターンである。固有の制御部分パターンを
作成する際、制御部分で使用するための次のバイト・パ
ターンが確立される。参照を容易にするため、各パター
ンにラベルをつける。

ラベルパターンＲＳ１０００１０００１Ｒ１０１０００１０００Ｒ２１０１０００１００Ｒ３０００１０１０１０Ｒ４１０１０００１０１Ｒ５０００１０００１０Ｒ６００１０００１０１Ｒ７０１０１０１０００上の表で、パターンＲ１とＲ５、パターンＲ２とＲ６、
及びパターンＲ３とＲ７はそれぞれ対称であることに留
意されたい。この対称性を使用すると、左から右へ、ま
たは右から左への、どちらの走査方向でブロックを読み
取ることも可能になる。パターンＲＳ及びＲ４は、それ
自体が内部対称である。Ｒ４は、データ・ブロックの中
央に向かう方向を指定し、一方、パターンＲＳは、後で
分かるようにデータの始めを指定する。データ開始マー
カＭＫＳは、４つのバイトＲ１Ｒ２ＲＳＲ４を有し、一
方、第２すなわちバックアップ用のデータ開始マーカは
４つのバイトＲ７ＲＳＲ１Ｒ４を有する。Ｒ１は、両パ
ターンが（変換器に対していわゆるテープ移動順方向で
測って）データ・ブロックの始めにあることを示し、Ｒ
４は、データ・ブロックの中央に向かうパターン末端を
示し、Ｒ７は、それが最初の制御パターンでないことを
示す。後述する制御部分は、これらの制御バイトを種々
の組合せで使用する。図に示したパターン以外の他の未
使用パターンを選択することもできる。

ＭＫＳ２１５の後に、２つのフレーム再構成部分１４
で分離された３つのデータ部分１３がある（各フレーム
再構成部分は単一バイトＲＳを有する）。次の主制御部
分はＩＢ１６であり、パターン“ＲＳ１１１１１
１．．．１１１１ＲＳ”を形成するＲＳバイトの対で囲
まれた２進１（信号遷移）の文字列から構成される。こ
のパターンは対称であり、それぞれテープ移動の順方向
及び逆方向でのデータの開始を示すＲＳバイトによっ
て、どちらの読取り方向にでもデータ・クロックの再同
期化が可能になる。各データ・ブロック中に複数の制御
部分ＩＢ１６が設けられ、各制御ブロックは、図に示し
たように、一連のデータ部分１３及びフレーム再構成部
分１４で分離されている。ＭＫＳ１２と最初のＩＢ１６
の間、その後のＩＢ１６間、及び最後のＩＢ１６と後述
の制御部分ＭＫＥの間のデータ部分の数は同じであり、
一定数のデータ部分とすることが好ましい。データ・ブ
ロックの終端は、制御部分ＭＫＥ２１によってマークさ
れる。その後にＯＢ１１が続くが、これは２進１信号の
終端バーストであり、したがって第１図に示すように、
右から左へと逆方向に読み取る際に、データ・クロック
の同期が可能になる。ＭＫＥは、バイトＲ７ＲＳＲ６Ｒ
５を有し、ＭＫＳと対称である。したがって、どちらの
読取り方向でも最初のパターンは同じである。制御部分
ＭＫＥ２２０は、フレーム再構成部分１４で分離され
た２つのデータ部分１３によって、制御部分ＭＫＥ２１
からデータ・ブロックの中央に向かって配置されてい
る。逆方向に読取り中にＭＫＥ２が検出されない場合、
ＭＫＥ２はバックアップ用データ初期設定パターンとな
る。ＭＫＥ２パターンＲ４Ｒ５ＲＳＲ３はＭＫＳ２パタ
ーンと対称である。

上記のことから、４つのパターンＭＫＳ、ＭＫＳ２、Ｍ
ＫＥ、ＭＫＥ２のうちの１つだけが読取り可能な場合
に、データの読取りが開始できることが分かる。後述の
エラー検出訂正で、ＭＫＳが読取り不可能でＭＫＥとＭ
ＫＥ２も読み取れない場合は、ＭＫＳとＭＫＳ２の間の
データ、またＭＫＳとＭＫＳ２が読み取れない上にＭＫ
Ｅも読み取り不可能な場合は、ＭＫＥとＭＫＥ２の間の
データの回復が可能になる。

第２図は、データ再生の改善によってエラー検出訂正が
改善されるという、記録装置の一部分を簡略化した形で
図示したものである。内部制御部分ＲＳ１４とＩＢ１６
を使用する信頼性のある再生について説明する。感知変
換器３０は、磁気テープ１０上の記録トラックに対して
動作可能な位置にある。変換器３０によって感知された
信号を示す１組のディジタル信号を供給する周知の設計
による１組の読取り回路３１によって、ビット指示信号
が供給される。データ検出器／クロック３２（ここでは
データ・クロックと呼ぶ）は、ディジタル化された信号
を受け取り、このディジタル化された信号に含まれるデ
ータを検出して、信号線３４を介してシフト・レジスタ
３３にデータ信号を供給する。データ・クロック３２中
の刻時回路はタイミング信号を生成する。このタイミン
グ信号は再生信号に従属し、クロックと呼ばれる。この
クロックは線３５を介してシフト・レジスタ３３及び
（図示するような）他の回路に供給され、それらを線３
４上のデータ信号に対して同期して動作させる。シフト
・レジスタ３３は、制御部分ＭＫＥ、ＭＫＥ２、ＭＫ
Ｓ、ＭＫＳ２またはＩＢを丸々記憶するのに十分な数の
ビット位置を有する。シフト・レジスタ３３は、開放端
レジスタであり、信号がシフト・レジスタの末端から外
にシフトされて、線３９を介してデータ復号器４２に向
かう。

ケーブルまたはバス３８が、やはり第６図に関して述べ
るように、シフト・レジスタ３３から記号検出器４０へ
と延びている。記号検出器４０は、制御部分パターンを
検出する。線４１は検出器４０からの信号を搬送する。
この信号は、予想される制御部分パターンが検出されて
おり、到来する次に信号が、復号器４２によって復号さ
れバッファ４３内の所定の記憶位置に記憶されるＲＬＬ
レコード・グループとして、到着しつつあることを意味
する。ＲＬＬ復号器４２と信号バッファと信号レコーダ
の動作は周知であり、したがって説明しない。さらに、
ケーブル３８から延びるケーブルまたはバス４５は、後
で分かるように、所定の信号を再同期化論理回路４６に
搬送する。この回路４６は、クロック３２と読取り中の
データの同期状態を分析し、制御部分ＩＢに応答して同
期を再確立する。再同期化論理回路４６から延びる線４
７は、制御パターンが検出されたことを示す信号を搬送
し、クロック同期が行なわれることを再生システムの他
の回路部分に警報する。後で分かるように、データ・ク
ロック３２が読取り中のデータとの同期を失ったときに
のみ、クロック同期が行なわれる。この信号は、ＥＣＣ
回路４４、並びに復号器４２を含む他の回路部分に送ら
れる。やはり再同期化論理回路４６から延びる線４８
は、バースト終了信号をＥＣＣ回路４４に搬送する。こ
の信号は、例えば線４１上の信号と時間的に一致してい
る。線４８上の信号はまた、正しいアドレッシングを保
証するためにバッファ４３に送られ、また復号ＲＬＬグ
ループのタイミング制御を行なうために復号器４２に送
られる。やはり再同期化論理回路４６から延びる線４９
は、周波数エラー指示信号を搬送する。この信号は、デ
ータ・クロック３２がもはや再生信号と同位相または周
波数同期にないことを示す。線４９上の信号は、データ
・クロック３２が追加の信号を検出できないようにする
ので、データ信号は線３４を介してシフト・レジスタ３
３へも復号器４２へも供給されない。データ・クロック
３２は、線３５上にクロック信号を出し続けて、データ
との同期が再確立されるまで、回路動作を維持する。こ
の活動は、実際には、テープ１０の信号トラックをデッ
ド・トラッキングする。デッド・トラッキングとは、刻
時エラー状態のために検出器からデータ信号が供給され
ていないという意味である。クロック再同期化は周知で
ある。読み取り回路３１からの信号は、データ・クロッ
ク３２に送られるだけでなく、第３図に関して後述する
再同期化論理回路４６に線５０を介して供給される。さ
らに、水晶制御発振器５１は、テープ１０上に信号を記
録するために使用されるデータ周波数よりはるかに高い
周波数で動作する。この高周波信号は線５２を介して送
られ、後で分かるように、再同期化論理回路４６の動作
のタイミングをとる。線５３が復号器４２からＥＣＣ４
４へと延びていて、復号されたＲＬＬグループが制約さ
れた信号のセットを侵害し、したがってエラー状態にあ
ることを示すエラー指示信号を供給する。この信号は、
周知のように、エラーを訂正するためにＥＣＣ４４が使
用できるエラー・ポインタである。

シフト・レジスタ３３の動作及び構成は、第３図を見る
とよく分かる。シフト・レジスタ３３は４つの単一バイ
ト部分５５〜５８を有する。これらの部分は、線３４か
ら再生信号を順次受け取り、開放端シフト・レジスタと
して、線３５上のクロック信号と同期してそれらの再生
信号をシフト・レジスタ中をシフトさせる。すなわち、
単一バイト部分５８を離れたデータ信号は線３９上を移
動する。シフト・レジスタ３３が、再同期化バースト、
または制御記号、またはＲＬＬデータを表す信号の制約
されたセット内の記号のいずれかの信号で満杯になった
とき、最初に受け取ったバイトは部分５８にあり、２番
目に受け取ったバイトは部分５７にあり、３番目に受け
取ったバイトは部分５６にあり、４番目に受け取ったバ
イトは部分５５にある。回路のタイミングは、前記の再
同期化信号のデータ・マーク部分、及び末端同期信号部
分によってバイトの境界が識別できるようなものであ
る。データ・クロック同期を確立しようとするとき、後
述する回路がすべてのまたは選定されたシフト・レジス
タ３３に応答して、制御部分を指示する。一般的には、
データ・マーク信号は比較的長い波長、すなわちＲＳに
おけるような複数の連続したゼロである。

論理回路４６（第３図）は、ランレングス記号復号器６
１を含む。この復号器は、部分５８からバス４５を介し
て最初のバイト記号をすべて受け取り、制約されたデー
タ表示記号のセットの違法な組合せを検出する。実際に
は、復号器６１は第２図の復号器４２でよい。ＲＬＬ記
号エラーが検出されると、エラー・ポインタが線６３を
介して、第４図に関して詳しく後述するエラー検出回路
７０に供給される。さらに、バス６２は、後で分かるよ
うに、エラー検出回路７０で使用するビット並列記号信
号を搬送する。ＩＢバースト終了信号が、バースト検出
器８０から線８２を介して状態制御機構７１へ、さらに
第２図の線４８へ供給される。

このマーカ信号は、ベイリー（Bailey）によって米国特
許第３４６１５２６号明細書で開示されたマーカ信号に
対応する。検出器６６で検出されるマーカ・パターン
は、制約された記号セット中のどの制約された記号の構
成部分でもないので、データの処理中に線６７を介して
信号を送出することはない。

データ・クロック３２と再生信号の間の位相同期の喪失
は、エラー検出器７０で検出される。この検出は、各デ
ータ部分１３ごとに行なわれ、位相同期が失われると、
そのデータ部分を指すエラー・ポインタが生成される。
この喪失が検出されると、次のＩＢ１６までの後続のす
べてのデータ部分１３がエラー状態であると指示され、
データ・クロック３２は、データ信号をシフト・レジス
タ３３に送ることを妨げられる。すなわち周知のよう
に、次のＩＢ１６が見つかって、そこで同期が再確立さ
れるまで、トラックはデッド・トラッキングされる。図
に示したすべての回路は、状態制御機構７１によって制
御される。この制御機構は、種々の回路から制御信号を
受け取る状態制御機構７１を含んでいる。状態制御機構
７１は、周知のように、テープや光学式レコーダ・シス
テムに見られる制御回路に相当する。ここには、本発明
を実施するための変更を示す。なお状態制御機構７１の
動作は第１０図ないし第１２図に示す。

エラー検出回路７０によって検出された再生信号に対す
るクロック３２の位相喪失は、線７２を介して状態制御
機構７１に送られる、位相エラー検出信号によって示さ
れる。エラー検出回路７０の制御は、レジスタ・クロッ
ク・タイミング信号を搬送する線７３、カウンタ・クロ
ック信号を状態制御回路７１からエラー検出回路７０に
搬送する線７４、及びエラー検出回路７０をリセットす
るためのリセット信号を搬送する線７５を含む状態制御
機構７１によって行なわれる。状態制御機構７１は、レ
コーダ中のすべての回路の動作のタイミング制御を含ん
でいる。制御の形式は、当技術分野で周知である。さら
に、状態制御回路７１は、データが検出中であるか否
か、トラックがデッド・トラッキングされているか否
か、再同期化が行なわれているか否か、データが記録中
か再生中かなどの指示を記憶する。状態制御回路７２は
また、読取りヘッド３０による制御部分の走査を予測す
る。この活動は、特に磁気及び光ディスク・レコーダに
見られるような、周知の技術によって達成される。フォ
ーマットは、フォーマットの各部分におけるビット位置
の数を含めて分っているので、信号ブロックの始めから
のバイト変位は読取り中の信号の重みを示す。すなわ
ち、信号ブロックの始めからのバイト変位によって、読
取りヘッドが何に出会うかが予測される。媒体搬送速度
などにばらつきがある可能性があるので、予測は厳密で
はない。したがって、状態制御機構７１は、タイム・ス
ロットの形の「ウィンドウ」を生成し、この中で制御部
分を探すことになる。また変位は、次にどの制御部分に
出会うかを示す。例えば、ＭＫＳ１２が最初に現われ、
これは検査される最初の制御部分であり、２番目に最初
に生じるフレーム再構成マークＲＳ１４が現われ、これ
は既知の長さの最初に現われたデータ部分１３の直後に
現れ、以下同様である。このようなバイト変位は、しば
しばディスク・レコーダ中で回転変位によって生成さ
れ、または識別される。すなわち、可撓性媒体を使用し
たテープ・レコーダでは、この媒体の変位は信頼性が十
分でなく、したがって、データ・クロック（第２図）の
ビット指示パルスが、バイト変位の尺度としてカウント
される。これらの技術は周知なので、これ以上は説明し
ない。

読取り回路３１は、線５０を介してバースト検出器８０
に供給される出力信号をディジタル化する。この検出器
は後で第５図に示す。これは、すべて１のバーストが検
出されたことを示すバースト検出信号を、線８２を介し
て状態制御機構７１に供給する。このようなすべて１の
バーストは、読取り回路３１から受け取った連続する信
号遷移の間の経過時間を測定し、次にこの受け取った信
号をカウントすることによって、簡単に検出される。状
態制御機構７１は、線７２を介してエラー信号を受け取
ると、線４９を介して周波数ロック・エラー信号を供給
し、データ・クロック３２を使用不能にして再生動作を
デッド・トラッキングさせる。

次に第４図を参照して、データ・クロック３２と再生信
号の間のクロック位相エラーと周波数エラーを示すエラ
ー検出回路７０について説明する。この回路は、ＣＲＣ
エラー検出方式を使ってデータ・セグメント中のエラー
状況、各データ部分１３にある２つのデータ・セグメン
トを検出することにより、同期の喪失を検出する。第８
図を参照すると、データ・セグメントが、それぞれ記号
ＤＡＴＡ０〜ＥＣＣＦで表され、当該の各エラー検出冗
長信号は記号ＥＰ０〜ＥＰＦで表されている。次に第４
図に関して、あるデータ・セグメントの再生信号とそれ
に付随するエラー検出冗長信号の処理について説明す
る。所定数のデータ・セグメントがエラー状態にある
と、データ・クロック３２が制御部分ＩＢ１６で再生信
号と再同期化できるまで、その後のデータ検出は打ち切
られる（トラックがデッド・トラッキングされる）。復
号器６１からの１データ・バイト（９ビット）が、バス
６２を介してフィードバック・シフト・レジスタ８６に
送られる。フィードバック・シフト・レジスタ８６は、
リード・ソロモン・エラー検出アルゴリズムに属する原
理に従って構成することが好ましい。このアルゴリズム
は周知のように、多数の生成多項式のいずれか１つを用
いるものである。フィードバック・シフト・レジスタ８
６は、後述する１つのデータ・セグメント（シンドロー
ムに関係する）がエラーを検出されるように構成され
る。すなわち、構成された実施例では、３２バイトのデ
ータがフィードバック・シフト・レジスタ８６に送ら
れ、その後に、エラーがない場合にフィードバック・シ
フト・レジスタ８６の内容をゼロにする、すなわち計算
されたシンドロームがゼロである、巡回冗長検査などの
エラー指示冗長信号が続く。フィードバック・シフト・
レジスタ８６は、その９ビットの計算されたシンドロー
ムを、バス８７を介して論理ＯＲ回路８８に供給する。
バス８７上のすべての信号が、データ・セグメント及び
エラー指示冗長信号の末端でゼロである場合は、ＯＲ回
路８８の出力は論理ゼロである。計算されたシンドロー
ムがゼロになると、活動信号は供給されない。すなわ
ち、シンドロームが非ゼロの場合、活動信号が線９１を
介して供給される。第２のエラー・ポインタ信号は、線
６３を介して復号器６１から受け取られる。すなわち、
復号器６１がデータ記録記号の定義された制約セット内
にないＲＬＬ記号を見つけた場合、この記号はエラー状
態にある。線６３上にこのエラー信号が現れると、ラッ
チ８５を“Ｑ”または活動状態にセットする。タイミン
グ信号が、状態制御機構７１から線７３を介してラッチ
８５のクロック入力端に入力され、線６３上の信号をラ
ッチ可能にする。線７３上の信号がクロック時間に活動
状態である場合は、ラッチ８５は、線９０を介して論理
ＯＲ回路８９に活動信号を出力する。一方、ＲＬＬ記号
の侵害が見つからなかった場合は、ラッチ８５はセット
されず、非活動信号が線９０上に維持される。いずれの
場合にも、論理ＯＲ回路８９は、活動ＲＬＬエラー指示
信号またはエラー指示信号のいずれかを、線９１を介し
てアップダウン・カウンタ９５に渡す。線７４上のカウ
ンタ刻時信号は、アップダウン・カウンタ９５の動作の
タイミングを調節して、線９２上の信号が活動状態の時
はその内部カウントを増分する。カウンタ９５の数値内
容は、線９２上の信号が非活動状態の時、ゼロに向かっ
て１ずつ減分される。言い換えれば、アップダウン・カ
ウンタ９５の内容はゼロまたは正であり、現再生動作の
エラー状態を示す。カウンタ９５のモジュラスは、１６
など妥当に大きな数であることが好ましい。アップダウ
ン・カウンタ９５の数値内容は、バス９６を介してディ
ジタル比較機構９７に供給される。アップダウン・カウ
ンタ９５の数値内容がバス９８を介して供給された数値
しきい値を超えると、変換器３０に供給されるデータが
もはや確実には検出されず、したがって、トラックをデ
ッド・トラッキングすべきようなエラー状況となる。以
上のことはすべて、線７２を介して状態制御機構７１に
送られる活動信号によって示される。状態制御機構７１
は、このデッド・トラッキング信号を線４９を介してパ
スし、データ・クロック３２のデータ検出動作を停止さ
せる。制御部分記号の処理が完了すると、状態制御機構
７１は線７５を介してリセット信号を供給し、ラッチ８
５をリセットして、復号器６１による次のデータ記号の
検出を可能にする。線７３上のタイミング信号は、テー
プ・レコーダやディスク・レコーダで広く使用されてい
る、バイト処理または記号処理された記号と同等であ
る。線７４上のタイミング信号は、信号セグメントの終
り、すなわちデータ部分１３の終りに相当する。もちろ
ん、線７３上のバイト関連信号は、読取りクロック３２
によって検出されたビットの数、すなわちほとんどのデ
ータ処理システムでは８または９のビット数をカウント
することによって決定される。

再同期化バースト検出器８０は、第５図に示すように、
一連の連続した１を検出する。ゼロ信号が介在しない、
９個などの所定の数を連続する１の信号は、データ・ク
ロック３２を同期させるために使用できる１信号のバー
ストを示す。この検出器は、ＯＢ１１中の信号のプリア
ンブル及びポストアンブル・バースト、及び任意のＩＢ
１６中の信号バーストを検出する。ブロック間ギャップ
２２は、２進１信号を含まないこともあり、また比較的
低周波数の再生信号、すなわちデータを表すために使用
され、ＲＳまたは他の制御記号Ｒ１〜Ｒ７中で使用され
るｄ、ｋコード中で許されるよりも大きな数の２進ゼロ
で分離された２進１からなる信号を生成するのに十分な
２進１信号を含むこともある。好ましい繰返しパターン
は１０００００００である。バースト検出器８０は、ブ
ロック間ギャップ２２、あるいは任意のデータまたは制
御記号が走査されているとき、非活動信号を供給する。
すなわち、２進１信号の間にゼロ信号があるので、前記
の所定数の２進１信号には出会わない。連続した１信号
のバーストが走査されているとき、バースト検出器８０
は、線８２を介してバースト検出信号を供給する。２進
１信号のバーストの終りは、線８２上の信号が非活動状
態に戻ることによって示される。

前記の活動は、複数の名目データ周波数で動作する水晶
制御クロック５１を用いて、連続するデータ・パルス
（信号遷移または２進１）間の時間間隔をカウントする
ことによって達成される。媒体速度に変動があるので、
ビット期間あたりのクロック５１パルスの数は、２進ゼ
ロが１個の場合、１０〜２０パーセント変化する可能性
がある。連続した２個の１の間では、クロック５１から
のクロック・パルス・カウントは倍になるので、１０〜
２０パーセントの変化はなお容易に認識できる。カウン
タ１００は、読取り回路３１から線５０を介して受け取
った信号遷移の間に、線５２を介して受け取ったクロッ
ク５１信号の数をカウントする。２進ゼロの場合、線５
０上に活動信号は現れない。カウンタ１００の数値内容
は、パルスが線５０上に現れる度にリセットされ、した
がってカウンタ１００は、線５２上を介して２進１を受
け取る度に、ゼロからそのカウントを開始する。２進カ
ウンタ１００の現内容は、バス１０１を介して１対の比
較器１０２、１０５にそれぞれ供給される。この１対の
比較器１０２、１０５は、低しきい値及び高しきい値の
個数比較を実施する。低しきい値の数は、連続する２進
１の間のクロック５１パルスの最小数であり、一方、高
しきい値の数は、連続する２進１の間のクロック５１パ
ルスの最大数である。バス１０３は、低しきい値をディ
ジタル比較器１０２の１つの入力端に搬送する。カウン
タ１００の数値内容が、バス１０３上の信号によって示
される低しきい値と等しいかまたはそれより大きいとき
は、それらの信号がそれぞれ線１０９、１１０を介して
論理ＯＲ回路１０８に供給される。同様にして、高しき
い値は、バス１０６を介してディジタル比較器１０５の
１つの入力端に供給される高しきい値信号によって評価
される。バス１０６上の高しきい値がバス１０１上の信
号より大きいかまたは等しいときは、信号はそれぞれ、
等しい場合は線１１２を介し、またカウンタ１００内の
カウントの方が高しきい値より低い場合は線１１３を介
して供給され、論理ＯＲ回路１１１を通過する。線１１
６及び１１７はそれぞれ、ＯＲ回路１０８及び１１１を
論理ＡＮＤ回路１１４に結合している。ＡＮＤ回路１１
４は、カウンタ１００内のカウントが、いつバス１０３
上に示される低しきい値とバス１０６上に示される高し
きい値との間にあるかを検出する。線５０上のパルス
は、直前の測定期間の間、比較のタイミングを調節する
ための追加入力としてＡＮＤ回路１１４に供給できる。
ＡＮＤ回路１１４は、その比較出力を線１１８を介して
第２カウンタ１２０に供給する。第２カウンタ１２０
は、ＡＮＤ回路１１４の動作によって検出された連続す
る１の数をカウントする。線５０上の再生信号は、線１
２４上を移動して、カウンタ１２０の動作をトリガす
る。ＡＮＤ回路１１４が活動信号を線１１８を介してカ
ウンタ１２０に供給するとき、カウントは増分される。
ＡＮＤ回路１１４の出力が非活動状態のときは、インバ
ータ回路１２１が、それを活動信号に反転して、カウン
タ１２０の数値内容を消去する。インバータ１２１から
の活動出力は、１の文字列中に介在するゼロを示す。カ
ウンタ１２０の数値内容は、所定の１信号の文字列をい
つ受け取ったかを検出するため、バス１２６を介してデ
ィジタル比較器１２７に供給される。このような信号文
字列に対する（９などの）しきい値は、バス１２８を介
して比較器１２７に指示される。比較器１２７は、その
出力信号を線８２を介して状態制御機構７１に供給す
る。線８２が活動信号状態から非活動信号状態に移ると
き、第２図の線４８上の信号によってバーストの終りが
指示される。

第６図は、制御部分中の記号を識別するために使用され
るパターン認識回路を示す。シフト・レジスタ３３は、
その信号を後述のＡＮＤ回路アレイに供給する。これら
のＡＮＤ回路は、多重化されて第７図に関連して後述す
る選択論理回路に結合され、検出された制御記号を識別
し、次いで検出された記号を線４１上に指示する。どの
パターンを検出すべきかは、第１図のフォーマットで読
取りヘッド３０が現在走査している場所で決定される。
状態制御機構７１は、周知の技術を用いて検出ウィンド
ウを作成し、走査されているフォーマット域に基づい
て、どの記号を検出すべきかを選択する。第６図に示す
回路の線４１上の出力は、所望の制御部分記号が実際に
検出されたことを示す活動信号である。フレーム再構成
部分１４では、シフト・レジスタ３３中の単一バイトが
記号検出で使用され、ＭＫＳ、ＭＫＳ２、ＭＫＥ２、及
びＭＫＥ記号中では、４つのシフト・レジスタ３３部分
がすべて使用される。エラー回復の場合は、シフト・レ
ジスタ３３の３個以下の部分を使って、低品質の再生の
問題を克服することができる。このエラー回復制御は本
開示の範囲外である。第６図に示す論理回路の目的は、
文字またはパターンの認識を行なうことである。制御記
号ＭＫＳ、ＭＫＳ２、ＭＫＥ、及びＭＫＥ２のそれぞ
れ、及びＩＢは、４バイト長であり、したがってシフト
・レジスタ３３のすべての部分５５〜５８が、記録シス
テム内で使用されるデータ表示信号に対するランレング
ス制約条件の範囲外にあるビット・パターンを含む。前
記のように、８個の特別パターンが、制約された記号セ
ット外の記号を示すために設けてある。Ｒ１パターンは
ＡＮＤ回路１３４、１６７によって検出され、Ｒ２はＡ
ＮＤ回路１４８によって検出され、Ｒ３はＡＮＤ回路１
７９によって検出され、Ｒ４はＡＮＤ回路１３２と１８
２によって検出され、Ｒ５はＡＮＤ回路１４６と１８４
によって検出され、パターンＲ６はＡＮＤ回路１６９に
よって検出され、Ｒ７はＡＮＤ回路１３３によって検出
され、一方、データ・マーク・パターンＲＳはＡＮＤ回
路１４７と１６４によって検出される。

状態制御機構７１は、制御線１３１、１５４、１６１、
１７７を用いてマルチプレクサＭＵＸ１３０、１５３、
１６０、１７５を選択的に動作させることによって、検
出すべき記号を選択する。前記のＭＫＳ、ＭＫＳ２、Ｍ
ＫＥ２、及びＭＫＥ信号パターンは、制御記号Ｒ１〜Ｒ
７とＲＳについて前述したように、マルチプレクサのど
れが該当する制御部分に使用されるかを示す。制御部分
ＭＫＳ１２、ＭＫＳ２１５、ＭＫＥ２及びＭＫＥ２１
では、ＲＳ１４制御部分に見つかったフレーム再構成記
号ＲＳは、ＡＮＤ回路１４６とＭＵＸ１５３を介して順
方向読取り方向に、またＡＮＤ回路１６４によって逆の
逆方向読取り方向に検出される。ＲＳ１４制御部分で
は、ＡＮＤ回路１４２が、シフト・レジスタ３３のバイ
ト部分５８からの信号を示す記号を検出するために使用
される。

記号Ｒ１〜Ｒ５の組合せは、１組のマルチプレクサＭＵ
Ｘ１３０、１５３、１６０、１７５によって選択され
る。パターンの選択は、１組の制御信号で、制御線１３
１、１５４、１６１及び１７７で表される、当該のマル
チプレクサ回路への４本の入力線のうちの１本を選択す
ることによって行なわれる。実際にはこの４本の制御部
は、当該のマルチプレクサの各入力端ごとに１個ずつ、
４つの信号状態を搬送する２線バスにすることができ
る。特殊文字の復号は、前述のＡＮＤ回路によって行な
われ、ケーブル１３８を介して供給されるマルチプレク
サ１３０への第３入力端、ＡＮＤ回路１３３及び１４２
からのバス１３７と１３９によって表されるマルチプレ
クサ１３０の第２入力端と第４入力端、及びＡＮＤ回路
１３４からのバス１３６によって表される第１入力端に
対して、ＡＮＤ回路１３２によって部分５８中の第１ビ
ットを検出することを含む。同様にして、マルチプレク
サ１５３は、ＡＮＤ回路１４６から選択されたその入力
端を有し、この入力端は、シフト・レジスタ３３の第２
バイト部分５７からバス１４５を介して信号を受け取
る。ＡＮＤ回路１４６の出力は、バス１５１を介してマ
ルチプレクサ１５３の第３入力端に送られる。ＡＮＤ回
路１４７は、信号１４５をバス１５０及び１５２を介し
てそれぞれマルチプレクサ１５３の第２及び第４入力端
に渡し、ＡＮＤ回路１４８は、その信号をバス１４９を
介してマルチプレクサ１５３の第１入力端に渡す。同様
にして、第３バイト位置５６は、その信号を、バス１６
３を介して次に述べる３つのＡＮＤ回路に供給する。Ａ
ＮＤ回路１６９は、活動信号をバス１７０を介してマル
チプレクサ１６０の第４入力端に渡し、ＡＮＤ回路１６
７は、活動信号をバス１６８を介して第２入力端に渡
し、一方、第３ＡＮＤ回路１６４は、活動入力をバス１
６５を介して第１入力端に、またバス１６６を介して第
３入力端に渡し、同様に、シフト・レジスタ３３の第４
バイト位置は第４バイト部分５５である。バス１７８は
部分５５の信号を次に述べる３つのＡＮＤ回路に搬送す
る。次に回路１７９は、活動信号をバス１８０を介して
マルチプレクサ１７５の第１入力端に、またバス１８１
を介して第３入力端に供給するためのパターンを検出
し、ＡＮＤ回路１８２は、活動信号をバス１８３を介し
てマルチプレクサ１７５の第２入力端に供給し、一方、
ＡＮＤ回路１８４は、活動信号をバス１８５を介してマ
ルチプレクサ１７５の第４入力端に供給する。バス１４
０、１５５、１７１、１７６はそれぞれ、マルチプレク
サ１３０、１５３、１６０、１７５の出力信号を、第７
図に詳しく示す選択論理回路１４１に搬送する。選択論
理回路１４１の動作モードは、制御線１９２〜１９４上
の入力によって決定される。線１９２上の活動信号は、
４バイト・シフト・レジスタ３３内に記憶された４つの
パターンのうちの任意の２つが一致すると、線４１上に
活動信号が供給されることを示し、線１９３上の活動信
号は、活動信号を生成するにはシフト・レジスタ３３内
のバイトのうちの３つが一致することを必要とし、一
方、線１９４上の活動信号は、シフト・レジスタ３３内
の４つのバイトが、すべて前記のＡＮＤ回路１３２〜１
８４のパターン突合せ基準に合致しなければならないこ
とを示す。パターンとパターン突合せの選定は、周知の
設計技術であるランレングス制限コードの選定に基づく
実施であることを理解されたい。

第７図は回路１４１の論理の詳細である。検出のために
シフト・レジスタ３３の任意の２つまたは任意の３つの
セクションを用いるという選択は、フレーム再構成部分
１４及び部分ＩＢ１６中に見つかったＲＳパターンを検
出することを含む。４つすべてという選択は、前記の４
バイト制御部分を検出するためのものである。４バイト
用の任意２パターン突合せ回路２００は、それぞれ次の
ようなマルチプレクサの出力を比較するための２つの入
力端を有する、６つをＡＮＤ回路を含む。すなわち、１
と２、１と３、１と４、２と３、及び３と４である。Ａ
ＮＤゲート２０１は、前記の６つのＡＮＤ回路（図示せ
ず）の論理ＯＲ組合せを受け取り、論理ＯＲ回路２０２
を介して活動信号を線４１に渡す。同様にして任意３回
路２０５は４つのＡＮＤ回路を有し、その各ＡＮＤ回路
はマルチプレクサからの３つの非冗長記号パターンの組
合せを検出するための３つの入力端を有する。４つのＡ
ＮＤ回路はそれぞれマルチプレクサ１、２、３、及び
１、２、４、及び１、３、４、及び２、３、４からの入
力を受け取る。ＡＮＤ回路は、線１９３信号によってゲ
ートされた、これら４つのＡＮＤ回路の論理ＯＲ組合せ
を通過させ、検出信号をＯＲ回路２０２を介して線４１
に渡す。同様にして、全４検出回路２０８は、線１９４
信号によって使用可能になると、ＡＮＤ回路２０９によ
ってゲートされる４つのマルチプレクサすべてから入力
を受け取る。ＡＮＤ回路２０９の出力は、ＯＲ回路２０
２を介して線４１に行く。番号が１、２、３、４はそれ
ぞれ、シフト・レジスタ３３の第１、第２、第３、第４
バイト部分に対応し、したがってシフト・レジスタ３３
の位置１に対してはマルチプレクサ１３０の、位置２に
対してはマルチプレクサ１５３の、位置３に対してはマ
ルチプレクサ１６０の、位置４に対してはマルチプレク
サ１７５の出力を識別する。

横断再同期化エラー検出訂正のための概念的データ配置
を第８図に示す。第８図に示したアレイはまた、バッフ
ァ４３内にデータ及びエラー指示冗長信号とエラー冗長
信号を記憶するための記憶アドレスをも表す。このアレ
イは、ランレングス制限コード化されていない形のデー
タ用の情報、すなわちデータ処理装置用の情報を表す。
５つの独立したエラー訂正（ＥＣＣ）グループ２１２〜
２１６を示す。番号２２０はプリアンブル同期信号１１
を示す。フレーム再構成部分１４は第８図には示されて
いない。このようなフレーム再構成部分のデータ中での
位置については後述する。プリアンブル信号ＯＢ１１
は、ＥＣＣグループ２１２、２１３のＤＡＴＡ０とＥＰ
Ｏから（この順序で）なる、最初のデータ分１３の直前
にくる。ＤＡＴＡ０とＥＰ０は、各ＥＣＣグループの第
１シンドローム・セグメントを形成し、またＤＡＴＡ１
とＥＰ１は、各ＥＣＣグループの第２シンドローム・セ
グメントを形成する。次いで、最初に現れるフレーム再
構成部分１４が挿入され、その後にＥＣＣグループ２１
４と２１５のＤＡＴＡ０とＥＰ０から（この順序で）な
る第２データ部分１３が続く。第２データ部分１３の後
に制御部分ＭＫＳ２が続く。第３データ部分１３は、Ｅ
ＣＣグループ２１６のＤＡＴＡ０とＥＰ０、及びＥＣＣ
グループ２１２のＤＡＴＡ１とＥＰ１を含む。図に示し
たデータ・アレイの残りの部分は、データ部分１３の当
該の１つに記録するため、２つのシンドロームまたはデ
ータ・セグメントを選択する前記のアルゴリズムを使用
して、フォーマットに挿入される。最後の３つのシンド
ローム・セグメントＥＣＣＤとＥＰＤ、ＥＣＣＥとＥＰ
Ｅ、及びＥＣＣＦとＥＰＦは、当該のＥＣＣグループ用
のエラー検出訂正冗長信号を含む。冗長信号を記憶する
シンドローム・セグメントの割振りは、第１シンドロー
ム・セグメントについて前述した割振りアルゴリズムに
従う。

プリアンブル表示２２０は、５つのＥＣＣグループのす
べてを横切って延びているように示されるが、レコード
・フォーマットはＤＡＴＡ０のみに直接隣接して記録さ
れたプリアンブルを見つける。第８図の表示は、どのシ
ンドローム・セグメントが、記号２２０で表されるプリ
アンブル信号と記号２２１で表される最初に出現したＩ
Ｂ１６との間に記録されるか、または存在するかを識別
するためのものである。ＩＢ１６表示２２１〜２２７の
すべて及びポストアンブルＯＢ１１記号２２８は、クロ
ック再同期の位置または境界を表しており、そのような
信号の実際の記録は第１図を見るとよく分かるように隣
接する信号である。セグメントＥＣＣＤ、ＥＣＣＥ及び
ＥＣＣＦ中に含まれる冗長信号は、複数の同期パターン
２２１〜２２７にわたるエラー訂正を可能にすることが
分かる。上記のエラー・ポインタは、エラー状態にある
データまたはシンドローム・セグメントを指し、エラー
状態にある３つのセグメントの訂正を可能にする。たと
えば光ディスクでは、ＩＢ１６制御部分とＯＢ１１制御
部分は、クロック同期信号のバーストを含むセクタ・マ
ークとすることができる。

データ・セグメントのデータ０〜Ｃ（１６進数）に対す
るエラー訂正アレイのデータ部分は、番号２２９で一括
して表されている。セグメントＥＣＣＤ〜ＥＣＣＦに対
するエラー訂正冗長信号は、番号２３０で一括して表さ
れている。したがって、各エラー訂正グループには、１
６個のセグメントがあり、そのうち３つはエラー訂正冗
長信号を含む。セグメント長は、この実施例では３２バ
イトである。さらに、５つのグループすなわちアレイ２
１２〜２１６中の各セグメントに対するエラー指示冗長
信号は、番号２３１で一括して表されている。ＥＰ０〜
ＥＰＦは、巡回冗長検査された冗長信号で、これらは、
当該のセグメント・データ０〜ＥＣＣＦ中のエラーを検
出することにより、エラー・ポインタとして働く。再同
期化信号２２７〜２２８間の最終部分はエラー訂正冗長
信号以外に何も含まないが、再同期化信号２２６〜２２
７間の部分の半分は、エラー訂正冗長信号である。エラ
ー訂正冗長信号は、ＥＣＣの各グループ中で再同期化信
号のすべてを横切って延び、したがって、たとえば再同
期化信号２２２と２２３との間に出現するデッド・トラ
ッキング動作は、再同期化信号２２６及び２２８と５つ
のＥＣＣグループのすべてとの間の部分に記憶された冗
長信号によって、これらの信号の訂正を可能にする。し
たがって、隣接する再同期化信号間の部分内の各グルー
プをインターリーブさせ、複数の再同期化信号を含むブ
ロック全体を横切ってエラー訂正冗長信号の計算をスパ
ンさせることにより、媒体内の欠陥、ならびに媒体表面
のごみなどその他問題に起因するデータの回復が容易に
なる。再生中に、第４図のフィードバック・シフト・レ
ジスタ８６は、各セグメントのエラー・シンドロームを
計算する。記録中に、第４図のフィードバック・シフト
・レジスタは、周知のようにＥＰ０〜ＥＰＦを生成す
る。同様にして、ＥＣＣ回路４４が、周知のように番号
２３０で表されるＥＣＣ冗長信号を計算する。エラー検
出訂正エンティティのインターリーブは、任意の他のデ
ータ・エンティティのインターリーブに似ているので、
これ以上は説明しない。

第９図は、本発明を用いた記録再生装置の組立てに使用
される論理及び回路ブロックの簡略図である。一般的な
チャネル回路２３５が、記録装置をパソコンなどのよう
なホスト・プロセッサ（図示せず）に結合する。記録モ
ード中、チャネル回路２３５を介して受け取られたデー
タは、バイト毎にＥＣＣ符号器２３６、次いでインター
リーブ・バッファ２３７に供給される。インターリーブ
・バッファ２３７は、第８図に示すように１組のデータ
を生成する。その際に、５つのＥＣＣグループ２１２〜
２１６は、インターリーブされたバッファの別々の部分
に記憶され、データ記憶装置の配置構成は第８図に示す
ものと同様である。（埋込みバイトを含む）１組のデー
タが、データ・ブロックを記録するのに十分なインター
リーブ・バッファ２３７に記憶されると、ＥＰ符号器２
３８は、番号２３１で表されるＥＰ０〜ＥＰＦ冗長信号
を生成する。これらの冗長信号は、データがインターリ
ーブ・バッファ２３７からＥＬＬ符号器２３９に転送さ
れる際に生成される。ＲＬＬ符号器２３９は、矢印２５
３で示すように、再同期化符号器２５１から同期信号と
再同期化信号を受け取る。ＲＬＬ符号器２３９は、矢印
２５２で示すように再同期化信号を要求する。ＲＬＬ符
号化された信号は、磁気テープ１０上に記録するための
記録用すなわち書込み用変換器を表す、線３０Ｗを介し
て供給される。ＲＬＬ符号器２３９は、８ビットを９ビ
ットにマップする０，３コードなどのコードを符号化す
ることが好ましい。ＥＰ符号器２３８には、検出コード
生成多項式Ｇ（Ｘ）＝（Ｘ＋Ｔ¹）が使用できる。ＥＣ
Ｃ符号器２３６には、Ｇ（Ｘ）＝Ｘ³＋Ｔ¹⁹⁸Ｘ²＋Ｔ¹⁹⁸Ｘ¹＋Ｔ³ の生成多項式が使用できる。

上式で、各要素のガロア拡大体域は多項式Ｘ⁸＋Ｘ⁴＋Ｘ³＋Ｘ²＋１で定義され、番号２３０で表される３つのエラー冗長信
号を生成する。したがって、ＥＰ０〜ＥＰＦによって指
示されたエラー状態の信号と、検出された規則外ＲＬＬ
データ記号とを変更するエラー訂正シンドロームを計算
する、シンドローム方程式が３つある。インターリーブ
式バッファ・アドレッシングは、データ信号グループを
インターリーブするための通常の技術に従う。

記録された信号は、第２図の読取り用変換器３０を表す
矢印３０で示すように読み取られる。再同期化信号はデ
フォーマット回路２４２中で削除され、他の信号はＲＬ
Ｌ復号器２４３に渡される。復号器２４３はもちろん、
第２図の復号器４２及び第３図の復号器６１に相当す
る。復号器２４３の動作に基づいて、エラー・ポインタ
がＯＲ回路を通り線６３に介して供給できる。次にＥＰ
復号器２４４は、フィードバック・シフト・レジスタ８
６（第４図）を使用して、セグメントＤＡＴＡ０〜ＥＣ
ＣＦに何らかのエラーが発生していることが、番号２３
１で表されるエラー指示冗長信号によって示されている
かどうか判定する。シンドローム・セグメント中のエラ
ーが検出された場合、信号が線９１を介してＯＲ回路２
４７に供給される。このＯＲ回路２４７は、第４図のＯ
Ｒ回路８９に相当する。次にポインタは、エラー・ポイ
ンタ回路２４８によって所定のアドレス位置に記憶さ
れ、第８図に示す当該のシンドローム・セグメント（Ｄ
ＡＴＡ０〜ＤＡＴＡＣ）に論理的に関連づけられるよう
になる。（第２図のＥＣＣ４４に相当する）ＥＣＣ回路
２４６は、エラー・ポインタ回路２４８と共に動作し
て、矢印２５０で示すようにポインターを要求し、矢印
２４９で示すようにポインタを受け取る。コード（内
部）またはその他（外部）のエラー・ポインタの挿入は
周知であり、したがってこれ以上説明しない。内部及び
外部エラー・ポインタの使用は、ホン（Hong）他によっ
て米国特許第３８６８３６２号明細書に示されている。
これは１つの例である。シンドローム・セグメントＤＡ
ＴＡ０〜ＥＣＣＦは、ＥＰ復号器２４４からデインター
リーブ・バッファ２４５に渡されて記憶される。バッフ
ァ２４５は、相補型アドレッシング方式を有する。実用
的な実施例では、両方のバッファが同じ電子回路であっ
てよく、プログラムによって読込みと再生との間で結合
が切り換えられる。次に、デインターリーブされたＥＣ
Ｃグループ２１２〜２１６は、エラー検出訂正のためＥ
ＣＣ回路２４６に供給される。シンドローム・セグメン
トＤＡＴＡ０〜ＤＡＴＡＣに含まれる訂正されたデータ
は、次にチャネル回路２３５に供給され、ホスト・プロ
セッサまたは他のデータ使用装置に中継される。

第１０図は、第１図に示すフォーマットを記録媒体のト
ラック上に記録するための、第１図、第８図、及び第９
図に関連して使用される機械動作の順序を示す。書込み
コマンド、すなわち記録コマンドは通常の方式で発行さ
れ、ホスト・プロセッサ（図示せず）はデータを（１つ
の記録ブロックのすべてのデータ部分１３を満たすため
に必要なら埋込みを行なって）直ちに記録できる状態に
組み立てていると仮定する。機械ステップ２５９で、５
つのＥＣＣグループ２１２〜２１６を作成する準備とし
て、データが５つのグループにセグメント化される。各
グループはＤＡＴＡ０〜ＤＡＴＡＣを有する。機械ステ
ップ２６０で、冗長信号ＥＣＣＤ〜ＥＣＣＦをＥＣＣ符
号器２３６で生成（作成）する。次に機械ステップ２６
１で、第８図に示すフォーマットをインターリーブ・バ
ッファ２３７内で生成する。インターリーブの後に、機
械ステップ２６２で、それぞれＤＡＴＡ０〜ＥＣＣＦ用
のエラー検出冗長信号ＥＰ０〜ＥＰＦを生成する。機械
ステップ２５９〜２６２はオーバラップ可能で、異なっ
た順序で出現可能であり、図示したステップは１つの可
能な順序を示したものにすぎないことに留意されたい。
また、バッファ２３７の動作は、バッファの第８図に示
したアドレスにデータを記憶することによって行なわれ
ることにも留意されたい。

これで記録を行なう準備ができた。機械ステップ２６３
で、プリアンブルＯＢ１１を作成し記録する。このステ
ップは、ギャップ２２を作成し、次いで、現在テープ記
録で実用化されているように、プリアンブルＯＢ１１に
よってギャップ２２を終了することを含む。プリアンブ
ルの記録に続いて、機械ステップ２６４で、第１データ
部分を記録する。最初の２つのデータ・セグメントは、
ＥＣＣグループ２１２及び２１３のＤＡＴＡ０−ＥＰ０
である。機械ステップ２６５で、ＲＳパターンをＲＳ部
分１４として記録する。この機械ステップに続いて、機
械ステップ２６６で、さらに２つのデータ・セグメン
ト、すなわちＥＣＣグループ２１４、２１５のデータ・
セグメントＤＡＴＡ０−ＥＰ０を第２データ部分１３に
記録する。この記録動作に続いて、機械ステップ２６７
で、制御部分ＭＫＳ２１５を作成し記録する。次に機
械ステップ２６８で、さらに２つのデータ・セグメン
ト、ＥＣＣグループ２１６のＤＡＴＡ０−ＥＰ０、及び
ＥＣＣグループ２１２のＤＡＴＡ１−ＥＰ１を記録す
る。この流れ図では、２つのデータ・セグメントを記録
するステップは、それらのデータ・セグメントが、第８
図に示すデータ・ブロックの直列記録を得るために、前
述のように記録される次の２つであることを意味する。
機械ステップ２６９で、ＩＢ１６がすぐに記録できる状
態であるかどうか判定する。記録が必要かどうかは、プ
リアンブルすなわちブロックの始めからのバイト変位に
よって決まることに留意されたい。第８図を見ると、最
初のＩＢ１６は、ＥＣＣグループ２１５及び２１６のＤ
ＡＴＡ２−ＥＰ２が記録されるまでは記録されないこと
が分かる。これらのデータ・セグメントは、データ・ブ
ロック中の第５データ部分１３に記憶されることにな
る。したがって、データ・セグメントをカウントするカ
ウンタ（図示せず）が、いつＩＢ１６を記録すべきか、
及びいつ制御部分ＭＫＥ２２０、ＭＫＥ２１と、ポス
トアンブルＯＢ１１を記録すべきかを示すために使用で
きる。もちろん、記録されたバイト数をカウントし、そ
れを使って、記録媒体上の制御部分を位置決めすること
ができる。バイト数を得る簡単な方法は、書込みタイミ
ング・クロック（図示しないが周知である）からの書込
みパルスの数をカウントし、バイト数（書込みクロック
・パルス当り１ビット）を使ってバイト変位を示すこと
である。いずれにせよ、１０個のデータ・セグメント
が、プリアンブルと最初に現れたＩＢ１６との間、その
後のＩＢ１６の間、及び最後のＩＢ１６とポストアンブ
ルとの間に記録されることになる。各データ・セグメン
トを第９データ・セグメントまで記録した後、機械ステ
ップ２７０で、フレーム再構成パターンＲＳ１４を記録
する。次いで、ステップ２６８〜２７０を含むループを
第１０データ・セグメントが記録されるまで繰り返し、
その後、機械ステップ２６９から機械ステップ２７６に
入って、ＩＢ１６制御部分を作成し記録する。

機械ステップ２７６の次に、機械ステップ２７７で、今
記録されたばかりのＩＢ１６がブロック中の最後のＩ
Ｂ、すなわち第８図の記号２２７に相当するものである
か否かを判定する。否であれば、ステップ２６８を再実
行し、ＥＣＣＥが記録すべき次のシンドローム・セグメ
ントであることをバイト・カウントが示すまで、前記の
機械動作を繰り返す。次に、機械ステップ２７７から機
械ステップ２７８に進んで、２つのデータ・セグメント
をデータ部分（第１図に図示せず）として記録する。次
に機械ステップ２７９で、バイト変位カウントを検査し
て、今記録されたばかりの２つのデータ・セグメントが
ＭＫＥ２２０の直前のデータ部分１３であるか否かを
判定する。否であれば、ＭＫＥ２が記録できる状態にな
っておらず、機械ステップ２８０でフレーム再構成パタ
ーンＲＳを記録する必要がある。機械ステップ２８０か
ら、機械ステップ２７８〜２８０を含むループを実行す
る。ＭＫＥ２が記録できる状態になり、機械ステップ２
８５でＭＫＥ２２０が作成され記録されるまで、この
ループを繰り返す。次に機械ステップ２８６で、次の２
つの記録すべきデータ・セグメント（ＥＣＣグループ２
１３と２１４のＥＣＣＦ−ＥＰＦ）を記録する。機械ス
テップ２８７で、フレーム再構成パターンを記録し、続
いて機械ステップ２８８で、このブロックに記録すべき
最後の２つのデータ・セグメント（ＥＣＣグループ２１
５と２１６のＥＣＣＦ−ＥＰＦ）を記録する。その後、
それぞれＭＫＥと後端ＯＢ１１を記録するステップ２８
９と２９０で、ポストアンブルが記録される。最後に機
械ステップ２９１で、記録中に検出されたエラーを評価
して、記録を再試行すべきか否かを確認する。テープ記
録では読取りヘッド３０が記録ヘッド３０Ｗから位置が
ずれており、記録された信号を読み取り、エラー検査の
ため、周知のように、ただしここに記載する読取り動作
を使用して、再生信号を供給することに留意されたい。
エラーが検出されたか、あるいはエラーがなかった場合
は、書込み動作を終了して、記憶装置で通常の、本発明
の一部分ではない動作を実施する。たとえば、制御部分
中のエラーは容認できないが、データ・セグメント中の
所定の少数のエラーは許容される。記録された信号ブロ
ックを読み取るための一般的なアルゴリズムを、第１１
図の機械動作流れ図に示す。機械ステップ３００で、情
報セクタ（記録された信号のブロック）の読取りを周知
のようにして開始する。読取りヘッド３０がギャップ２
２上のトラックを走査するとき、再生回路はプリアンブ
ル・バーストを探す。この検出は第５図の回路で達成さ
れる。プリアンブルのＯＢ１１が検出されると、機械ス
テップ３０１で、ＭＫＳ１２の出現を監視する。この活
動は、前記の第６図の回路で行なわれる。機械ステップ
３０２で、ＭＫＳが検出されたか否かを判定する。否で
あれば、機械ステップ３０４で、タイムアウトを増分し
測定する。タイムアウトが満了していない場合は、ＭＫ
Ｓが見つかったことが線４１上の活動信号によって示さ
れ、またはタイムアウトが満了になって、その活動信号
がなかった（検出ウィンドウが満了になった）ことを示
すまで、ステップ３０１〜３０４のループが繰り返され
る。ＭＫＳが検出された場合は、機械ステップ３０２か
ら機械ステップ３０３に移って、ブロックを読み取る。
機械ステップ３０３を第１２図に詳しく示す。タイムア
ウトが満了になった場合は、機械ステップ３０５で、デ
ータの始めが検出されなかったので、ＭＫＳ１２とＭＫ
Ｓ２１５との間に記録されたすべてのデータ・セグメ
ントに対しエラー・ポインタがセットされる。機械ステ
ップ３０５でも、第６図の回路がＭＫＳ２の出現を監視
するようにセットされ、データ・クロック３２はデータ
信号の供給を妨げられる。エラー検出回路７０による指
示が同期の喪失を示さなかったので、データ・クロック
３２は、再生信号になお従属している可能性があること
に留意されたい。この時点でクロック同期の喪失がある
場合は、読取りは打ち切られる。次に機械ステップ３０
６で、ＭＫＳ２が見つかった（線４１上の信号が活動状
態）か否かを判定する。見つかった場合は、機械ステッ
プ３０３に入る。ＭＫＳ２が見つからなかった場合は、
機械ステップ３０７で、タイムアウトを測定し増分す
る。タイムアウトであれば、そのブロックを読み取るこ
とができず、当技術分野で周知のように、逆向き読取り
などの再試行を実施し、ＭＫＥまたはＭＫＥ２を使って
データの始めを見つける。タイムアウトが満了になって
いない場合は、機械ステップ３０５、３０６、３０７の
ＭＫＥ２探索ループを繰り返す。

第１１図は、読取り機械動作を簡略化した流れ図で示
す。まず、機械ステップ３１０で、２つのデータ・セグ
メントを記録媒体から読み取る。機械ステップ３１１
で、フレーム再構成部分ＲＳ１４以外の制御部分に対し
て検出ウィンドウがセットアップされているか否かを判
定する。フレーム再構成部分の検出には第６図に示す検
出器を使用し、その検出にウィンドウが使用されること
に留意されたい。その繰返し動作についてはここでは詳
しくは述べない。ウィンドウがなければ、ＩＢ１６を処
理するための制御ウィンドウが生成されるまで、ステッ
プ３１０を繰り返して、フレーム再構成部分を走査す
る。ウィンドウがあれば、信号処理が継続し、さらに第
６図の信号検出器が活動化されて、複数バイトの制御部
分を検出する。制御部分が検出されない（読取りエラー
が発生した）ことが機械ステップ３１２で示された場合
は、この障害は無視されて読取りが続行される。フレー
ム再構成部分１４または複数バイト制御部分が読み取ら
れなくとも、それ自体クロックと再生信号への同期の喪
失を示すものではなく、バイト変位カウントによってデ
ータ検出が可能なので、すなわち記号境界が分かってい
るので、読取りが続行できることを示す。この活動をス
テップ３１３に示す。ただし、クロック同期の喪失があ
れば、デッド・トラッキングが続く。もちろん、４つ以
上のデータ・セグメントがエラー状態にあれば、訂正不
可能な読取りが生じ、現在の読取りを打ち切って再試行
することが必要となる。この検出と再試行は周知であ
り、本明細書の範囲外である。制御記号が検出されたこ
とが機械ステップ３１２で示された場合は、機械ステッ
プ３１４で、制御部分がＭＫＥ２１であるか否かを判定
する。否であれば、制御部分はＭＫＥ２２０であり、
読取りが完了していないことを示す。記号がＭＫＥであ
る場合は、周知の記録装置動作を用いてブロック読取り
が修了される。検出された記号がＭＫＥ２またはＭＫＳ
２である場合は、少なくとももう２つ読み取るべきデー
タ部分１３がある。機械ステップ３１４から機械ステッ
プ３１５に移って、クロック同期エラーを検査する。ク
ロック同期エラーがなければ、ステップ３１０を再実行
する。機械ステップ３１５でクロック同期エラーが示さ
れた場合は、次のＩＢ１６が出現してクロック同期が再
設定され、ステップ３１０が再実行されるまで、ステッ
プ３１６でデッド・トラッキングが続行する。

第１３図は、ディスク上の各トラック（図示せず）に第
１図のフォーマットを使用して本発明を実用化した、光
ディスクを示す。エンボス・エッチング、または他の方
法で記録されたプリアンブル同期を有するセクタ・マー
ク３３１が、ディスク３３０の半径方向に延びている。
セクタ・マークは、第１図のプリアンブルＯＢ１１及び
ＭＫＳ１２に該当する。破線３３２〜３３４及び楕円
（番号なし）は、複数のＩＢ１６制御部分を示してい
る。追加のセクタ・マーク３３６、３３７は、複数のデ
ータ・ブロックをディスク３３０の各トラックに１つず
つ記憶できるようにするためのものである。したがっ
て、実用的な実施例ではかなり多数のセクタ・マークが
使用できることを理解されたい。

Ｆ．発明の効果本発明によれば、再同期化信号相互間にあるエラー状態
の信号を識別でき、エラー検出訂正を再同期化信号相互
間のデータ信号だけに制限することがない、拡張された
エラー検出訂正機能を与えることができる。

【図面の簡単な説明】

第１図は、本発明の実施による、記録されたデータ信号
を持つ１本のトラックを有する、磁気テープを示す図で
ある。第２図は、第１図に示す磁気テープから信号を読み取る
のに使用でき、このような再生信号を使って本発明を実
施するための回路の簡略化した論理図である。第３図は、第２図の再同期化論理部分を示す簡略図であ
る。第４図は、クロック同期の喪失を検出するための、第３
図のエラー検出回路を示す簡略図である。第５図は、第３図で使用されているバースト検出器を示
す簡略図である。第６図は、再同期化バースト、または末端同期バースト
の内端の長さ方向の末端でデータが始まることを示す、
第１図で使用する記号検出器を示す図である。第７図は、第６図に示す選択論理回路のデータ指示マー
ク信号を選択するための、選択論理回路の簡略化した論
理図である。第８図は、第１図に示す磁気テープに記録されたデー
タ、それぞれが個別にエラー訂正されるデータ信号グル
ープのインターリーブされたセットの使用、及び本発明
を実施するための再同期化信号の位置を示す図である。第９図は、本発明が有利に実施される記録装置の簡略化
した論理図である。第１０図、第１１図及び第１２図は、本発明の動作を示
す簡略化した流れ図である。第１３図は、本発明を使用した光ディスクを示す図であ
る。１０……磁気テープ、３０……変換器、３１……読取り
回路、３２……データ・クロック、３３……シフト・レ
ジスタ、４０……記号検出器、４２……復号器、４３…
…バッチ、４４……エラー検出訂正（ＥＣＣ）回路、４
６……再同期化論理回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ステイブン・チヤーリズ・ウエストアメリカ合衆国アリゾナ州ツーソン、イースト・ヴイスタス・モンタナス9760番地 (56)参考文献特開昭60−28076（ＪＰ，Ａ) 特開昭61−253674（ＪＰ，Ａ) 特開昭60−79561（ＪＰ，Ａ) 特開昭60−76061（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】記録媒体とデータ処理装置との間で信号を
転送するための装置において、記録媒体とデータ処理装置との間で転送される所定数の
各データ信号ごとに再同期化信号セットを処理するため
の再同期化手段と、記録媒体に対して、該記録媒体との間で信号を転送する
ように動作できる位置関係にある変換器手段と、データ処理装置に対して、該データ処理装置との間で信
号を転送するように、及びエラー検出訂正を行なうよう
にデータ信号でエラー検出訂正信号を処理するように動
作可能に結合されたＥＣＣ手段と、該ＥＣＣ手段に対して、該ＥＣＣ手段との間で信号を所
定数のデータ信号からなる信号グループとして、所定数
のエラー冗長信号と共に転送するように動作可能に結合
されたインターリーブ手段と、該インターリーブ手段に対して、該インターリーブ手段
との間で前記のインターリーブされた複数の信号グルー
プを含む信号を転送し、前記信号の各セグメント内のエ
ラー指示信号、前記の各信号グループの各セグメントご
とに１つのエラー指示信号を処理するように動作可能に
結合され、かつ前記再同期化手段に対して、前記エラー
冗長信号を前記セグメントのうちの限られたセグメント
に割り当てることを含めて、インターリーブされたデー
タ信号の固定サイズのセグメント間に前記再同期化信号
を挿入するように結合された、エラー指示手段と、該エラー指示手段を、前記変換器手段に対して、該変換
器手段との間で信号を交換するように動作可能に結合す
る手段とを組み合わせて含む信号転送装置。
【請求項２】前記変換器手段と前記インターリーブ手段
との間に動作可能に挿入される制約された記録コード手
段であって、前記データ及びエラー冗長信号間の情報表
示、並びに記録媒体に記憶可能な制約された信号セット
を変換するよう前記ＥＣＣ手段に結合された前記制約さ
れた記録コード手段と、前記制約された記録コード手段に結合されたエラー指示
手段中のエラー指示信号発生手段であって、前記制約さ
れた信号のセットのうちの不適性な信号のセットからエ
ラー指示信号を発生し、前記ＥＣＣ手段に与える前記エ
ラー指示信号発生手段とを含むことを特徴とする特許請
求の範囲第（１）項記載の信号転送装置。
【請求項３】前記変換器手段からの信号を再生動作中に
受取るよう前記変換器手段に結合された前記再同期化手
段中の検出手段であって、前記再生信号の質がデータの
検出の役にたたないときそのことを前記エラー信号指示
手段に指示するため読出し中の全ての信号がエラーであ
ることを前記エラー信号指示手段に知らせる前記検知手
段と、前記変換器手段及び前記ＥＣＣ手段に結合された前記再
同期化手段中の回復手段であって、前記再同期化信号の
うちの次に発生する再同期化信号を検知するため前記読
出し信号を走査する際のエラー時の前記信号の表示に応
答し、前記変換器手段を付勢してデータ信号及びエラー
冗長信号をインターリーブ解除のための前記インターリ
ーブ手段に再度与え、前記エラー時のそのような信号が
エラー訂正されるべきであることを前記ＥＣＣ手段に指
示する前記回復手段とを更に含むことを特徴とする特許
請求の範囲第（２）項記載の信号転送装置。
【請求項４】前記再同期化信号のうちの次の再同期化信
号を指示する手段が、前記回復手段中に設けた投票手段
であることを特徴とする特許請求の範囲第（３）項記載
の信号転送装置。
【請求項５】前記ＥＣＣ手段が、前記エラー冗長信号を
冗長信号のセットとして受取り、エラー訂正シンドロー
ム・ビットの所定のバイト数を有するエラー・シンドロ
ーム信号を生じることを特徴とする特許請求の範囲第
（３）項記載の信号転送装置。
【請求項６】前記インターリーブ手段が、少数の前記再
同期化相互間で処理されるようエラー冗長信号及びデー
タ信号を配列することを特徴とする特許請求の範囲第
（５）項記載の信号転送装置。
【請求項７】前記インターリーブ手段が、前記再同期化
信号のうちの所定の二つの隣接する再同期化信号相互間
で処理される全ての信号がエラー冗長信号だけになるよ
うエラー冗長信号を配列することを特徴とする特許請求
の範囲第（６）項記載の信号転送装置。
【請求項８】前記制約された記録コード手段が、前記再
同期化信号のうちの隣接する再同期化信号相互間で或る
整数個の前記制約された記号を処理するとともに、前記
制約されたセットのデータ信号の範囲内で許容されない
前記再同期化信号を表す記録信号を生じることを特徴と
する特許請求の範囲第（３）項記載の信号転送装置。
【請求項９】前記インターリーブ手段が、前記ＥＣＣ手
段で使用される生成多項式とは異なる生成多項式を有す
るエラー検出信号を前記エラー検出信号として発生し、
かつ前記ＥＣＣ信号が所定の生成多項式を用いているこ
とを特徴とする特許請求の範囲第（８）項記載の信号転
送装置。
【請求項１０】前記記録部材が、前記記録トラックを含
む可撓性の磁気テープを含むことを特徴とする特許請求
の範囲第（９）項記載の信号転送装置。
【請求項１１】記録された信号のセットがデータ信号と
エラー検出訂正冗長信号を有する、記録トラックを備え
た記録部材において、データ信号が１つの連続する信号ストリーム中にあっ
て、前記エラー検出訂正信号の連続するストリームに接
しており、前記エラー検出訂正信号が、前記データ信号
中にエラー訂正を行なうための訂正シンドローム境界を
有するように、各トラックが配列されていること、及び再同期化信号バーストが前記トラックに記録され、一定
数の記録信号が記録されるように前記の記録された信号
間にインターリーブされており、シンドローム境界が前
記再同期化信号の各バーストの末端にあって、前記再同
期化信号バーストの任意の２つの隣接するバースト間の
信号が消去されてもエラー訂正が妨げられないようにな
っていることを含む改良した記録部材。
【請求項１２】前記隣接する信号バースト間に複数個の
一様間隔の再枠付けマークが配設されていることを特徴
とする特許請求の範囲第（１１）項記載の記録部材。
【請求項１３】データ信号の両端のそれぞれ一次の開始
及び終了のデータ開始マーカ信号と、それぞれの一次のマーカ信号からのバイト単位での変位
が等しくなる対で所定のデータ信号相互間に配設された
二次のデータ開始マーカ信号とを更に有することを特徴
とする特許請求の範囲第（１１）記載の記録部材。
【請求項１４】情報を含む信号を記憶するための記録ト
ラックを有する記録部材において、前記データ信号のインターリーブされたグループ中のそ
の記録トラックに記録されており、各データ信号セット
がさらに、エラー訂正シンドローム信号によって、エラ
ー訂正のため信号の同じサイズのＥＣＣセグメントに記
録される、複数のデータ信号セットと、同じサイズの前記の各ＥＣＣセグメントと共に記録さ
れ、最初の所定の生成多項式に従って、当該セグメント
のデータ信号中のエラーを検出するための信号パターン
を有し、前記各信号グループが、当該グループのデータ
信号に対する１つまたは複数のエラー検出訂正冗長信号
を有する、エラー検出冗長信号と、前記の記録された信号の間で所定数の信号の所に挿入さ
れるもので、前記所定数は、エラー冗長信号を使って前
記再同期化信号の隣接する任意の対間の信号を訂正でき
るように、同じサイズの行の整数倍になっており、前記
の再同期化信号の前記の隣接する対間に記録された前記
エラー・ポインタ信号が、前記再同期化信号の対の間に
あるエラー状態の信号を識別することができるという、
再同期化信号とを組み合わせて含む改良された記録部材。
【請求項１５】前記記録部材が、前記記録トラックを含
む細長い可撓性の磁気テープであることを特徴とする特
許請求の範囲第（１４）項記載の記録部材。
【請求項１６】記録部材機械を操作する機械実行方法に
おいて、記録部材上のレコード・トラックを選択するステップ
と、トラックに沿ったシンドローム・セグメント中に、情報
を含む信号を記録するステップと、所定のシンドローム・セグメントの間に記録された情報
を含む信号の間に、再同期化信号を散在させるステップ
と、冗長信号を使って情報を含む信号中のエラーを訂正でき
るように、冗長信号が記録された近くの再同期化信号以
外の再同期化信号の間にある、所定のシンドローム・セ
グメント中に、シンドローム・セグメント内の情報を含
む信号から計算したエラー記録冗長信号を記録するステ
ップとを含む機械実行方法。
【請求項１７】前記情報を含む信号を複数個のＥＣＣグ
ループとなるように選択し、それぞれのＥＣＣグループ
毎に別個のエラー訂正冗長信号を情報を含む信号のため
に発生するステップと、前記再同期化信号の異なるもの相互間に位置づけられる
それぞれのＥＣＣグループ中の情報を含む信号のエラー
訂正をそれぞれの冗長信号が可能ならしめるステップと
を更に有することを特徴とする特許請求の範囲第（１
６）項記載の機械実行方法。
【請求項１８】前記各シンドローム・セグメントにエラ
ー指示冗長信号を付随させるステップを更に含むことを
特徴とする特許請求の範囲第（１７）項記載の機械実行
方法。
【請求項１９】前記情報を含む冗長信号の全てを、制約
されたセットの要素である一連の記号としてトラックに
記録することを特徴とする特許請求の範囲第（１８）項
記載の機械実行方法。
【請求項２０】前記記録信号として磁気テープを選択
し、前記再同期化信号に係る前記情報を含む信号をエラ
ー訂正する機能を維持しながら、順方向及び逆方向の読
出しを可能ならしめるため全ての再同期化信号を対称に
するステップを更に有することを特徴とする特許請求の
範囲第（１９）項記載の機械実行方法。