JPH0653417A - 抵抗器回路およびそれを形成する方法 - Google Patents
抵抗器回路およびそれを形成する方法Info
- Publication number
- JPH0653417A JPH0653417A JP5115046A JP11504693A JPH0653417A JP H0653417 A JPH0653417 A JP H0653417A JP 5115046 A JP5115046 A JP 5115046A JP 11504693 A JP11504693 A JP 11504693A JP H0653417 A JPH0653417 A JP H0653417A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- temperature
- temperature coefficient
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 温度非依存性の抵抗器構造体を提供するこ
と。 【構成】 抵抗器回路（および構造体）１０を開示す
る。第１抵抗器１４は電気抵抗の第１の温度係数を有
し、第２抵抗器１６に結合されている。この第２抵抗器
１６は電気抵抗の第１温度係数と一般的に逆の電気抵抗
の第２温度係数を有する。これら抵抗器１４および１６
は電気抵抗の所定の（例えば、実質的にゼロの）温度係
数を備えた合成抵抗を形成するよう、共に（例えば直列
または並列に）結合されている。
と。 【構成】 抵抗器回路（および構造体）１０を開示す
る。第１抵抗器１４は電気抵抗の第１の温度係数を有
し、第２抵抗器１６に結合されている。この第２抵抗器
１６は電気抵抗の第１温度係数と一般的に逆の電気抵抗
の第２温度係数を有する。これら抵抗器１４および１６
は電気抵抗の所定の（例えば、実質的にゼロの）温度係
数を備えた合成抵抗を形成するよう、共に（例えば直列
または並列に）結合されている。
Description
【０００１】
【産業上の利用分野】本発明は、一般的には半導体デバ
イスの製造に関し、特に温度に依存しない抵抗器および
その製造方法に関する。
イスの製造に関し、特に温度に依存しない抵抗器および
その製造方法に関する。
【０００２】
【従来の技術】半導体デバイスおよび集積回路の多く
は、広い温度範囲にわったて作動するよう設計されてい
る。例えば、集積回路は所定温度レンジ内のすべての温
度で正しく作動するような特性にできる。ある用途で
は、このレンジはかなり広いレンジ、例えば−５０℃ま
たはこれより低い温度から１２５℃またはこれより高い
温度にわたる広いレンジとなることがある。
は、広い温度範囲にわったて作動するよう設計されてい
る。例えば、集積回路は所定温度レンジ内のすべての温
度で正しく作動するような特性にできる。ある用途で
は、このレンジはかなり広いレンジ、例えば−５０℃ま
たはこれより低い温度から１２５℃またはこれより高い
温度にわたる広いレンジとなることがある。
【０００３】半導体物性では、移動度は、半導体構造体
内のキャリヤの移動の容易さを示す尺度となっている。
移動度が低いことは、半導体中のキャリヤが比較的多い
回数衝突し、運動が阻害されることを意味する。一方、
移動度が高いことはキャリヤが比較的容易に活発に動き
回ることを意味する。構造体すなわち物質の抵抗率は、
電流の移動に対する物質固有の抵抗の大きさを表す尺度
である。知られているように、抵抗率は、移動度と反比
例する。換言すれば、移動度が増加するにつれて、抵抗
率は低下し、移動度が低下するにつれて、抵抗率は増加
する。
内のキャリヤの移動の容易さを示す尺度となっている。
移動度が低いことは、半導体中のキャリヤが比較的多い
回数衝突し、運動が阻害されることを意味する。一方、
移動度が高いことはキャリヤが比較的容易に活発に動き
回ることを意味する。構造体すなわち物質の抵抗率は、
電流の移動に対する物質固有の抵抗の大きさを表す尺度
である。知られているように、抵抗率は、移動度と反比
例する。換言すれば、移動度が増加するにつれて、抵抗
率は低下し、移動度が低下するにつれて、抵抗率は増加
する。
【０００４】
【発明が解決しようとする課題】半導体の移動度および
抵抗率は、温度、ドープ濃度およびその他のファクタに
依存している。例えば、極めて低い濃度にドープされた
サンプルでは、温度が低下するにつれて、キャリヤの移
動度が単調に減少する。しかしながら、サンプルのドー
ピング濃度が高いと、温度依存性は大きくなりながらよ
り複雑になる。
抵抗率は、温度、ドープ濃度およびその他のファクタに
依存している。例えば、極めて低い濃度にドープされた
サンプルでは、温度が低下するにつれて、キャリヤの移
動度が単調に減少する。しかしながら、サンプルのドー
ピング濃度が高いと、温度依存性は大きくなりながらよ
り複雑になる。
【０００５】
【課題を解決するための手段】以下に明らかとなる本発
明の上記以外の目的および利点は、温度非依存性抵抗器
の構造体およびその製造方法を提供する本発明により達
成される。
明の上記以外の目的および利点は、温度非依存性抵抗器
の構造体およびその製造方法を提供する本発明により達
成される。
【０００６】本明細書には、抵抗器の回路を開示する。
第１抵抗器は、電気抵抗の第１の温度係数を有し、第２
抵抗器に結合されている。この第２抵抗器は電気抵抗の
第１の温度係数と一般に逆である電気抵抗の第２の温度
係数を有する。これら抵抗器は、共に（例えば直列また
は並列に）結合され、電気抵抗の所定の（例えば実質的
にゼロの）温度係数を有する合成抵抗器を形成する。好
ましい実施例では、第１抵抗器は半導体層に形成された
ｎドープされた井戸領域から成り、第２抵抗器は井戸領
域に隣接して形成された多結晶（またはアモルファス）
半導体層から成る。
第１抵抗器は、電気抵抗の第１の温度係数を有し、第２
抵抗器に結合されている。この第２抵抗器は電気抵抗の
第１の温度係数と一般に逆である電気抵抗の第２の温度
係数を有する。これら抵抗器は、共に（例えば直列また
は並列に）結合され、電気抵抗の所定の（例えば実質的
にゼロの）温度係数を有する合成抵抗器を形成する。好
ましい実施例では、第１抵抗器は半導体層に形成された
ｎドープされた井戸領域から成り、第２抵抗器は井戸領
域に隣接して形成された多結晶（またはアモルファス）
半導体層から成る。
【０００７】ある応用例では、周波数が温度に実質的に
依存しない（例えば周波数変化分は１５％または２０％
以下）クロック発生回路を形成できる。温度非依存性抵
抗器には発振回路が結合される。この抵抗器は、電気抵
抗の第１温度係数を有する第１抵抗器と、上記のような
電気抵抗の第２温度係数を有する第２抵抗器を含む。温
度非依存性抵抗器と、基準ノードとの間にコンデンサが
結合され、クロック発生器のクロック周波数は抵抗器と
コンデンサのＲＣ時定数に応じて決まる。
依存しない（例えば周波数変化分は１５％または２０％
以下）クロック発生回路を形成できる。温度非依存性抵
抗器には発振回路が結合される。この抵抗器は、電気抵
抗の第１温度係数を有する第１抵抗器と、上記のような
電気抵抗の第２温度係数を有する第２抵抗器を含む。温
度非依存性抵抗器と、基準ノードとの間にコンデンサが
結合され、クロック発生器のクロック周波数は抵抗器と
コンデンサのＲＣ時定数に応じて決まる。
【０００８】本発明の特徴の一つは、実質的に温度に依
存しない抵抗器を製造するための簡単でかつ比較的安価
な方法が提供されることにある。これとは異なり、所望
の温度依存性抵抗器を製造することもできる。
存しない抵抗器を製造するための簡単でかつ比較的安価
な方法が提供されることにある。これとは異なり、所望
の温度依存性抵抗器を製造することもできる。
【０００９】本発明の別の特徴は、周知の半導体製造方
法を利用することにある。本明細書に開示した構造体を
形成するのに新規な設備は必要でない。更に、この方法
および構造体はフレキシブルであり、種々のコンフィギ
ュレーションで使用できる。
法を利用することにある。本明細書に開示した構造体を
形成するのに新規な設備は必要でない。更に、この方法
および構造体はフレキシブルであり、種々のコンフィギ
ュレーションで使用できる。
【００１０】
【好ましい実施例の詳細な説明】以下、現に好ましい実
施例について説明する。しかしながら本発明は、種々の
状況において実施できる多数の適用可能な発明上の原理
を提供するものである。本明細書に述べる特定の実施例
は、本発明を実施するための特定の態様を単に示すため
のものにすぎず、本発明の範囲を限定するものではな
い。
施例について説明する。しかしながら本発明は、種々の
状況において実施できる多数の適用可能な発明上の原理
を提供するものである。本明細書に述べる特定の実施例
は、本発明を実施するための特定の態様を単に示すため
のものにすぎず、本発明の範囲を限定するものではな
い。
【００１１】以下、本発明の装置および方法について説
明する。まず好ましい実施例について説明した後にその
変形例について説明し、次に本発明の使用例について説
明する。
明する。まず好ましい実施例について説明した後にその
変形例について説明し、次に本発明の使用例について説
明する。
【００１２】まず図１ａについて説明する。この図には
好ましい実施例の抵抗器構造体１０を示す。基板１２が
設けられており、この基板１２は半導体、例えばシリコ
ンの基板でもよいし、別の半導体層（図示せず）または
絶縁層（図示せず）上にエピタキシアル成長したまたは
他の方法で堆積、形成した半導体層でもよい。
好ましい実施例の抵抗器構造体１０を示す。基板１２が
設けられており、この基板１２は半導体、例えばシリコ
ンの基板でもよいし、別の半導体層（図示せず）または
絶縁層（図示せず）上にエピタキシアル成長したまたは
他の方法で堆積、形成した半導体層でもよい。
【００１３】この半導体基板１２内には井戸領域１４が
形成される。一例では、この井戸領域１４は、ｐ形の基
板１２内に形成されたｎドープされた井戸から成る。こ
のドープされた井戸領域１４は、拡散法またはイオン打
ち込み方法を含むいくつかのドーピング方法のいずれか
により形成できる。井戸領域１４がｎ形井戸から成る場
合、ドーパント不純物としては、例えばヒ素、燐または
アンチモニーが使用できる。
形成される。一例では、この井戸領域１４は、ｐ形の基
板１２内に形成されたｎドープされた井戸から成る。こ
のドープされた井戸領域１４は、拡散法またはイオン打
ち込み方法を含むいくつかのドーピング方法のいずれか
により形成できる。井戸領域１４がｎ形井戸から成る場
合、ドーパント不純物としては、例えばヒ素、燐または
アンチモニーが使用できる。
【００１４】井戸領域１４に隣接するよう基板１２の表
面には多結晶またはアモルファス半導体領域１６が形成
される。この多結晶領域１６は、絶縁層１６を介して基
板１２上に形成される。絶縁層は酸化物、例えば二酸化
シリコンまたは窒化物、例えば窒化シリコンでよい。好
ましい実施例では、この領域１６はｎドープされた多結
晶（またはアモルファス）シリコン（以下ポリシリコン
と称す）から成る。このポリシリコン層１６は、化学的
気相法または他の方法で形成できる。
面には多結晶またはアモルファス半導体領域１６が形成
される。この多結晶領域１６は、絶縁層１６を介して基
板１２上に形成される。絶縁層は酸化物、例えば二酸化
シリコンまたは窒化物、例えば窒化シリコンでよい。好
ましい実施例では、この領域１６はｎドープされた多結
晶（またはアモルファス）シリコン（以下ポリシリコン
と称す）から成る。このポリシリコン層１６は、化学的
気相法または他の方法で形成できる。
【００１５】井戸領域１４上には、第１コンタクト１８
が形成される。このコンタクト１８は、導電性相互接続
部（図示せず）を介して領域１４をチップ上の他の回路
（図示せず）に電気的に接続する。井戸領域１４には第
２コンタクト２０も形成されている。この第２コンタク
ト２０は層１６への接続部の一部を形成している。領域
１６には第３コンタクト２２が電気的に接続されてい
る。コンタクト２０および２２は、例えば金属製の相互
接続部を介して電気的に結合されている。相互接続部を
介して領域１６をチップ上の他の回路に電気的に結合す
るよう領域１６には第４コンタクト２４が形成されてい
る。これらのコンタクトおよび相互接続部は、金属、例
えばチタンシリサイドまたはタングステンシリサイドを
含む相互接続材料から形成できる。
が形成される。このコンタクト１８は、導電性相互接続
部（図示せず）を介して領域１４をチップ上の他の回路
（図示せず）に電気的に接続する。井戸領域１４には第
２コンタクト２０も形成されている。この第２コンタク
ト２０は層１６への接続部の一部を形成している。領域
１６には第３コンタクト２２が電気的に接続されてい
る。コンタクト２０および２２は、例えば金属製の相互
接続部を介して電気的に結合されている。相互接続部を
介して領域１６をチップ上の他の回路に電気的に結合す
るよう領域１６には第４コンタクト２４が形成されてい
る。これらのコンタクトおよび相互接続部は、金属、例
えばチタンシリサイドまたはタングステンシリサイドを
含む相互接続材料から形成できる。
【００１６】ドープされた井戸領域１４およびポリシリ
コン層１６は、所望の電気抵抗率を有するよう、詳細に
は温度に対して所望のレスポンスの電気抵抗を有するよ
う形成される。図１ｂには、２つの直列抵抗器を形成す
る回路が示されている。抵抗器１４（または１６）の全
抵抗は、コンタクト１８および／または２０（もしくは
２２および／または２４）に接近または離間させること
により変えることができる。
コン層１６は、所望の電気抵抗率を有するよう、詳細に
は温度に対して所望のレスポンスの電気抵抗を有するよ
う形成される。図１ｂには、２つの直列抵抗器を形成す
る回路が示されている。抵抗器１４（または１６）の全
抵抗は、コンタクト１８および／または２０（もしくは
２２および／または２４）に接近または離間させること
により変えることができる。
【００１７】好ましい実施例では、井戸領域１４はｎ形
井戸から成り、領域１６はｎドープされたポリシリコン
から成る。ｎ形井戸領域１４は、抵抗率が正の温度係数
を有する。換言すれば、ｎ形井戸領域の温度が高くなる
につれて電気抵抗Ｒ1 が増加する。他方、ポリシリコン
層１６は抵抗率が負の温度係数を有する。すなわち、領
域１６の温度が高くなるにつれて電気抵抗Ｒ2 は小さく
なる。よって、２つの電気抵抗Ｒ1 およびＲ2 を直列に
結合すれば、温度に依存しない抵抗器を形成できる。
井戸から成り、領域１６はｎドープされたポリシリコン
から成る。ｎ形井戸領域１４は、抵抗率が正の温度係数
を有する。換言すれば、ｎ形井戸領域の温度が高くなる
につれて電気抵抗Ｒ1 が増加する。他方、ポリシリコン
層１６は抵抗率が負の温度係数を有する。すなわち、領
域１６の温度が高くなるにつれて電気抵抗Ｒ2 は小さく
なる。よって、２つの電気抵抗Ｒ1 およびＲ2 を直列に
結合すれば、温度に依存しない抵抗器を形成できる。
【００１８】図２は、本発明の概念を示すグラフであ
る。このグラフでは２５〜１２５℃の任意の温度レンジ
が示されている。電気抵抗Ｒ1 およびＲ2 は、温度に対
しリニアな関数となっているものとする。ここで図２の
グラフは、図解のためのものであり、実際に測定したデ
ータから作成したものではないことに留意されたい。
る。このグラフでは２５〜１２５℃の任意の温度レンジ
が示されている。電気抵抗Ｒ1 およびＲ2 は、温度に対
しリニアな関数となっているものとする。ここで図２の
グラフは、図解のためのものであり、実際に測定したデ
ータから作成したものではないことに留意されたい。
【００１９】直線２８は、ｎ形井戸領域１４の電気抵抗
Ｒ1 を示し、直線２６はポリシリコン層１６の電気抵抗
Ｒ2 を示し、直線３０は２つの電気抵抗Ｒ1 とＲ2 の合
計を示し、温度に対して実質的に一定である。
Ｒ1 を示し、直線２６はポリシリコン層１６の電気抵抗
Ｒ2 を示し、直線３０は２つの電気抵抗Ｒ1 とＲ2 の合
計を示し、温度に対して実質的に一定である。
【００２０】図２および図４は、温度に対する電気抵抗
の変化をより現実的にプロットしたグラフを示す。特に
図３は温度係数が正である電気抵抗を有するｎ形井戸抵
抗器を示し、図４は係数が負である電気抵抗を有するポ
リシリコン抵抗器を示す。
の変化をより現実的にプロットしたグラフを示す。特に
図３は温度係数が正である電気抵抗を有するｎ形井戸抵
抗器を示し、図４は係数が負である電気抵抗を有するポ
リシリコン抵抗器を示す。
【００２１】一般に抵抗器の電気抵抗は次の式で表され
ることを考慮すれば、全抵抗Ｒ1 ＋Ｒ2 を決定できる。
ることを考慮すれば、全抵抗Ｒ1 ＋Ｒ2 を決定できる。
【００２２】
【数１】
【００２３】図３に示すｎ形井戸抵抗器では、Ｒ0 は１
３５０Ω／平方に等しく、ａ1 は５９２３．８２ｐｐｍ
／℃に等しく、ａ2 は１６．７６６ｐｐｍ／℃に等し
い。同様にして、図４に示すポリシリコン抵抗器では、
Ｒ0 は４００Ω／平方に等しく、ａ1 は−１７２５．９
ｐｐｍ／℃に等しく、ａ2 は４．８８３ｐｐｍ／℃に等
しい。
３５０Ω／平方に等しく、ａ1 は５９２３．８２ｐｐｍ
／℃に等しく、ａ2 は１６．７６６ｐｐｍ／℃に等し
い。同様にして、図４に示すポリシリコン抵抗器では、
Ｒ0 は４００Ω／平方に等しく、ａ1 は−１７２５．９
ｐｐｍ／℃に等しく、ａ2 は４．８８３ｐｐｍ／℃に等
しい。
【００２４】一般に、２つの抵抗器Ｒ1 およびＲ2 に対
し、（高次の影響は無視、すなわちｎ＞１に対してａn
＝０とすると）全抵抗は次のようになる。
し、（高次の影響は無視、すなわちｎ＞１に対してａn
＝０とすると）全抵抗は次のようになる。
【００２５】
【数２】
【００２６】最後の方程式から、Ｒ1 ａ＋Ｒ2 ｂをゼロ
に等しくなるようにすれば、直列抵抗Ｒ1 ＋Ｒ2 のすべ
ての線形な温度依存性が除かれることが判る。
に等しくなるようにすれば、直列抵抗Ｒ1 ＋Ｒ2 のすべ
ての線形な温度依存性が除かれることが判る。
【００２７】ｎ形井戸抵抗器およびポリシリコン抵抗器
にもこの一般概念を広げることができる。実際には、同
一チップ上に、すなわちモノリシック状に２つ（または
それ以上）の抵抗器を作成する必要はない。ハイブリッ
ド形の抵抗器を使用することもできる。一般に、温度に
対する依存性の異なる２つ（またはそれ以上）の抵抗器
を使用できる。
にもこの一般概念を広げることができる。実際には、同
一チップ上に、すなわちモノリシック状に２つ（または
それ以上）の抵抗器を作成する必要はない。ハイブリッ
ド形の抵抗器を使用することもできる。一般に、温度に
対する依存性の異なる２つ（またはそれ以上）の抵抗器
を使用できる。
【００２８】更に、先の説明では設計目標は温度に対し
て変化しない電気抵抗を得ることと仮定した。一般には
適当な個々の抵抗器を利用できれば、どんな温度依存度
も設計できる。
て変化しない電気抵抗を得ることと仮定した。一般には
適当な個々の抵抗器を利用できれば、どんな温度依存度
も設計できる。
【００２９】更に、抵抗器１４と１６は図５ａおよび図
５ｂに示すように並列に結合できる。一般に、最終抵抗
および温度依存度を所望目標に合わせるのにどんなコン
フィギュレーションにも形成できる。
５ｂに示すように並列に結合できる。一般に、最終抵抗
および温度依存度を所望目標に合わせるのにどんなコン
フィギュレーションにも形成できる。
【００３０】これまでは、２つの抵抗器を例にしてしか
説明しなかったが、３つ以上の抵抗器を種々のコンフィ
ギュレーションに形成してもよい。図６にかかるコンフ
ィギュレーションの一つを示す。
説明しなかったが、３つ以上の抵抗器を種々のコンフィ
ギュレーションに形成してもよい。図６にかかるコンフ
ィギュレーションの一つを示す。
【００３１】上記以外の変形例および変更例も利用でき
る。例えば温度に対して多数の抵抗関数を回路が必要と
している場合、図７ａに示すようなスイッチ１９を設け
ることができる。図７ｂにＣＭＯＳスイッチである特定
スイッチ１９を示す。制御信号ＣＴＲＬがハイ（すなわ
ち、ｎチャンネルデバイス２１のスレッショルドよりも
高いポテンシャルとなっている）のとき、全抵抗はＲ1
＋Ｒ2 ａに等しくなる。他方、制御信号ＣＴＲＬがロー
（すなわちｐチャンネルデバイス２３のスレッショルド
よりも低いポテンシャルを有する）のとき、全抵抗はＲ
1 ＋Ｒ2 ｂに等しい。全抵抗に対する抵抗の温度係数
は、抵抗Ｒ2 ａおよびＲ2 ｂが異なれば変わる。当然な
がら、トランジスタ１９の抵抗およびその抵抗の温度係
数も全抵抗内で考慮しなければならない。
る。例えば温度に対して多数の抵抗関数を回路が必要と
している場合、図７ａに示すようなスイッチ１９を設け
ることができる。図７ｂにＣＭＯＳスイッチである特定
スイッチ１９を示す。制御信号ＣＴＲＬがハイ（すなわ
ち、ｎチャンネルデバイス２１のスレッショルドよりも
高いポテンシャルとなっている）のとき、全抵抗はＲ1
＋Ｒ2 ａに等しくなる。他方、制御信号ＣＴＲＬがロー
（すなわちｐチャンネルデバイス２３のスレッショルド
よりも低いポテンシャルを有する）のとき、全抵抗はＲ
1 ＋Ｒ2 ｂに等しい。全抵抗に対する抵抗の温度係数
は、抵抗Ｒ2 ａおよびＲ2 ｂが異なれば変わる。当然な
がら、トランジスタ１９の抵抗およびその抵抗の温度係
数も全抵抗内で考慮しなければならない。
【００３２】本発明の温度非依存性抵抗器を利用できる
応用例は多数ある。図８にかかる応用例の一つを示す。
ここには、発振回路３２と、その関連抵抗器およびコン
デンサ３６が示されている。抵抗器３４およびコンデン
サ３６のＲＣ時定数は発振回路の周波数を決定する。
応用例は多数ある。図８にかかる応用例の一つを示す。
ここには、発振回路３２と、その関連抵抗器およびコン
デンサ３６が示されている。抵抗器３４およびコンデン
サ３６のＲＣ時定数は発振回路の周波数を決定する。
【００３３】温度に対する発振器回路の周波数レスポン
スを制御したいような応用例もある。一般的に、コンデ
ンサ３６の容量Ｃは温度に対して実質的に一定であり、
上記のような抵抗器３４を使用できる。
スを制御したいような応用例もある。一般的に、コンデ
ンサ３６の容量Ｃは温度に対して実質的に一定であり、
上記のような抵抗器３４を使用できる。
【００３４】図９により詳細なクロック回路３８を示
す。コンパレータ回路４４は、入力信号５９がハイスレ
ッショルド値を越えると、出力端Ａに論理ハイ信号を発
生し、入力信号５９がロースレッショルド値より低下す
ると、論理ハイ信号Ｂを発生する。コンパレータ回路４
４の一方の出力端は、インバータ４６の入力端に接続さ
れており、コンパレータ回路４４の一方の出力端はイン
バータ４８の入力端に接続されている。インバータ４８
の出力端は、ＮＡＮＤゲート５０の入力端に結合され、
ＮＡＮＤゲート５０の出力端は、ＮＡＮＤゲート５２の
入力端に結合され、インバータ４６の出力端は、ＮＡＮ
Ｄゲート５２の第２入力端に結合されている。ＮＡＮＤ
ゲート５２の第３入力端にはクリア信号ＣＬＲが印加さ
れる。ＮＡＮＤゲート５２の出力端は、ＮＡＮＤゲート
５０の第２入力端、更にインバータ５４の入力端にも結
合されている。インバータ５４の出力端は、インバータ
５６の入力端に結合され、インバータ５６の出力信号
は、クロック回路の出力信号ＣＬＫとして働き、インバ
ータ５８および抵抗器４０を介して発振回路４４にもフ
ィードバックされる。
す。コンパレータ回路４４は、入力信号５９がハイスレ
ッショルド値を越えると、出力端Ａに論理ハイ信号を発
生し、入力信号５９がロースレッショルド値より低下す
ると、論理ハイ信号Ｂを発生する。コンパレータ回路４
４の一方の出力端は、インバータ４６の入力端に接続さ
れており、コンパレータ回路４４の一方の出力端はイン
バータ４８の入力端に接続されている。インバータ４８
の出力端は、ＮＡＮＤゲート５０の入力端に結合され、
ＮＡＮＤゲート５０の出力端は、ＮＡＮＤゲート５２の
入力端に結合され、インバータ４６の出力端は、ＮＡＮ
Ｄゲート５２の第２入力端に結合されている。ＮＡＮＤ
ゲート５２の第３入力端にはクリア信号ＣＬＲが印加さ
れる。ＮＡＮＤゲート５２の出力端は、ＮＡＮＤゲート
５０の第２入力端、更にインバータ５４の入力端にも結
合されている。インバータ５４の出力端は、インバータ
５６の入力端に結合され、インバータ５６の出力信号
は、クロック回路の出力信号ＣＬＫとして働き、インバ
ータ５８および抵抗器４０を介して発振回路４４にもフ
ィードバックされる。
【００３５】発振器の周波数は、抵抗器４０およびコン
デンサ４２の時定数によりセットされる。抵抗器４０が
上記のように温度非依存形抵抗器から成る場合、周波数
は温度に対して実質的に一定である。これとは異なり、
周波数が温度の関数として所定の態様で変化するように
抵抗器を変えてもよい。図１０に、より詳細な回路を示
す。この図は、クロック発生回路の一例のうちの特定ト
ランジスタのより細部を示す。この回路を作成し、テス
トしたところ、約２５℃から約１２５℃までの温度レン
ジにわたってクロック周波数は約１５％だけ変化した。
従来の抵抗器（すなわち温度補償してない抵抗器）を使
用すると、周波数は５０％以上も変わり得る。
デンサ４２の時定数によりセットされる。抵抗器４０が
上記のように温度非依存形抵抗器から成る場合、周波数
は温度に対して実質的に一定である。これとは異なり、
周波数が温度の関数として所定の態様で変化するように
抵抗器を変えてもよい。図１０に、より詳細な回路を示
す。この図は、クロック発生回路の一例のうちの特定ト
ランジスタのより細部を示す。この回路を作成し、テス
トしたところ、約２５℃から約１２５℃までの温度レン
ジにわたってクロック周波数は約１５％だけ変化した。
従来の抵抗器（すなわち温度補償してない抵抗器）を使
用すると、周波数は５０％以上も変わり得る。
【００３６】以上で、クロック発生回路について説明し
たが、本発明の抵抗器回路は多数の用途に使用できる。
例えば、ディレイ発生器は一般的に温度非依存性ＲＣ回
路を使用している。更にこの抵抗器回路は定電流源から
の基準電圧または定電圧源からの一定電流を発生するの
に使用できる。これらは本発明のわずか２つの応用例に
すぎない。
たが、本発明の抵抗器回路は多数の用途に使用できる。
例えば、ディレイ発生器は一般的に温度非依存性ＲＣ回
路を使用している。更にこの抵抗器回路は定電流源から
の基準電圧または定電圧源からの一定電流を発生するの
に使用できる。これらは本発明のわずか２つの応用例に
すぎない。
【００３７】以上で図示した実施例を参照して本発明に
ついて説明したが、これらの説明は本発明を限定するも
のではない。当業者が上記説明を読めば、本発明の他の
実施例だけでなく図示した実施例の種々の変形およびそ
れらの組み合わせは明らかであろう。従って、特許請求
の範囲はかかる他の変形例を含むものである。
ついて説明したが、これらの説明は本発明を限定するも
のではない。当業者が上記説明を読めば、本発明の他の
実施例だけでなく図示した実施例の種々の変形およびそ
れらの組み合わせは明らかであろう。従って、特許請求
の範囲はかかる他の変形例を含むものである。
【００３８】以上の説明に関して更に以下の項を開示す
る。
る。
【００３９】（１）電気抵抗の第１温度係数を有する第
１抵抗器と、前記電気抵抗の第１温度係数と逆の電気抵
抗の第２温度係数を有する第２抵抗器とから成り、前記
第１抵抗器と前記第２抵抗器は電気抵抗の所定の温度係
数を有する合成抵抗器を形成するよう結合されている抵
抗器回路。
１抵抗器と、前記電気抵抗の第１温度係数と逆の電気抵
抗の第２温度係数を有する第２抵抗器とから成り、前記
第１抵抗器と前記第２抵抗器は電気抵抗の所定の温度係
数を有する合成抵抗器を形成するよう結合されている抵
抗器回路。
【００４０】（２）電気抵抗の前記所定温度係数は、実
質的にゼロである第１項記載の回路。
質的にゼロである第１項記載の回路。
【００４１】（３）前記第１抵抗器はドープされた井戸
領域から成る第１項記載の回路。
領域から成る第１項記載の回路。
【００４２】（４）前記井戸領域はｎ形の不純物により
ドープされている第３項記載の回路。
ドープされている第３項記載の回路。
【００４３】（５）前記第２抵抗器はポリシリコン抵抗
器から成る第１項記載の回路。
器から成る第１項記載の回路。
【００４４】（６）前記合成抵抗器は前記第２抵抗器と
直列に結合された前記第１抵抗器から成る第１項記載の
回路。
直列に結合された前記第１抵抗器から成る第１項記載の
回路。
【００４５】（７）前記合成抵抗器は前記第１抵抗器と
並列に結合された前記第１抵抗器から成る第１項記載の
回路。
並列に結合された前記第１抵抗器から成る第１項記載の
回路。
【００４６】（８）前記第１抵抗器に結合され、電気抵
抗の第３の温度係数を有する第３抵抗器を更に含む第１
項記載の回路。
抗の第３の温度係数を有する第３抵抗器を更に含む第１
項記載の回路。
【００４７】（９）スイッチ素子を更に含み、該スイッ
チが第１ステートにあるとき、前記合成抵抗器は前記第
１および第２抵抗器から成り、前記スイッチが第２ステ
ートにあるとき、前記合成抵抗器は前記第１および第３
抵抗器から成る第８項記載の回路。
チが第１ステートにあるとき、前記合成抵抗器は前記第
１および第２抵抗器から成り、前記スイッチが第２ステ
ートにあるとき、前記合成抵抗器は前記第１および第３
抵抗器から成る第８項記載の回路。
【００４８】（１０）半導体基板を設け、電気抵抗の負
の温度係数を有する第１抵抗領域を前記基板に隣接して
形成し、電気抵抗の正の温度係数を有する第２抵抗領域
を前記基板に隣接して形成し、前記第１抵抗領域に電気
的に結合する第１および第２コンタクト、および前記第
２抵抗領域に電気的に結合する第３および第４コンタク
トを形成し、実質的に温度に依存しない合成電気抵抗を
有する主抵抗器を形成するよう前記第１コンタクトと前
記第３コンタクトを結合することから成る抵抗構造体を
形成する方法。
の温度係数を有する第１抵抗領域を前記基板に隣接して
形成し、電気抵抗の正の温度係数を有する第２抵抗領域
を前記基板に隣接して形成し、前記第１抵抗領域に電気
的に結合する第１および第２コンタクト、および前記第
２抵抗領域に電気的に結合する第３および第４コンタク
トを形成し、実質的に温度に依存しない合成電気抵抗を
有する主抵抗器を形成するよう前記第１コンタクトと前
記第３コンタクトを結合することから成る抵抗構造体を
形成する方法。
【００４９】（１１）前記主抵抗器が前記第１抵抗領域
と前記第２抵抗領域との直列の組み合わせから成るよう
に、前記第２コンタクトと第１回路要素を相互接続し、
前記第４コンタクトと第２回路要素とを相互接続する工
程を更に含む第１０項記載の方法。
と前記第２抵抗領域との直列の組み合わせから成るよう
に、前記第２コンタクトと第１回路要素を相互接続し、
前記第４コンタクトと第２回路要素とを相互接続する工
程を更に含む第１０項記載の方法。
【００５０】（１２）前記主抵抗器が前記第１抵抗領域
と前記第２抵抗領域との並列な組み合わせから成るよう
に、前記第２コンタクトと前記第４コンタクトとを相互
接続する工程を更に含む第１０項記載の方法。
と前記第２抵抗領域との並列な組み合わせから成るよう
に、前記第２コンタクトと前記第４コンタクトとを相互
接続する工程を更に含む第１０項記載の方法。
【００５１】（１３）第１抵抗領域を形成する前記工程
は、前記半導体基板をドープする工程から成る第１０項
記載の方法。
は、前記半導体基板をドープする工程から成る第１０項
記載の方法。
【００５２】（１４）前記ドープする工程は、イオンを
打ち込む工程から成る第１３項記載の方法。
打ち込む工程から成る第１３項記載の方法。
【００５３】（１５）前記イオンは、ｎ形イオンから成
る第１４項記載の方法。
る第１４項記載の方法。
【００５４】（１６）第２抵抗領域を形成する前記工程
は、ポリシリコン領域を堆積する工程から成る第１０項
記載の方法。
は、ポリシリコン領域を堆積する工程から成る第１０項
記載の方法。
【００５５】（１７）出力端を有するコンパレータ回路
と、前記コンパレータ回路の出力端の第１ノードに結合
された第１ターミナルを備えた温度非依存性抵抗器とか
ら成り、前記温度非依存性抵抗器は、電気抵抗の第１の
温度係数を有する第１抵抗器と、電気抵抗の前記第１の
温度係数と逆の電気抵抗の第２温度係数を有する第２抵
抗器から成り、前記第２抵抗器と前記第１抵抗器は電気
抵抗の所定の温度係数を有する合成抵抗器を形成するよ
う結合されており、更に前記温度非依存性抵抗器の第２
ターミナルに結合された第１ターミナルおよび基準ノー
ドに結合された第２ターミナルを有するコンデンサとか
ら成るクロック発生回路。
と、前記コンパレータ回路の出力端の第１ノードに結合
された第１ターミナルを備えた温度非依存性抵抗器とか
ら成り、前記温度非依存性抵抗器は、電気抵抗の第１の
温度係数を有する第１抵抗器と、電気抵抗の前記第１の
温度係数と逆の電気抵抗の第２温度係数を有する第２抵
抗器から成り、前記第２抵抗器と前記第１抵抗器は電気
抵抗の所定の温度係数を有する合成抵抗器を形成するよ
う結合されており、更に前記温度非依存性抵抗器の第２
ターミナルに結合された第１ターミナルおよび基準ノー
ドに結合された第２ターミナルを有するコンデンサとか
ら成るクロック発生回路。
【００５６】（１８）更に、出力端が第２ＮＡＮＤゲー
トの第１入力端に結合され、第１入力端が第２ＮＡＮＤ
ゲートの出力端に結合された第１ＮＡＮＤゲートと、入
力端が前記発振回路の第２ノードに結合され、出力端が
前記第１ＮＡＮＤゲートの第２入力端に結合された第１
インバータと、入力端が前記発振回路の第３ノードに結
合され、出力端が前記第１ＮＡＮＤゲートの第２入力端
に結合された第２インバータと、前記第１ＮＡＮＤゲー
トの第３入力端に印加されるクリア信号を発生するため
の回路と、入力端が前記第１ＮＡＮＤゲートの前記出力
端に結合された第３インバータと、出力端が出力クロッ
ク信号ノードを構成するよう入力端が前記第３インバー
タの出力端に結合された第４インバータと、入力端が前
記出力クロック信号ノードに結合され、出力端が前記温
度非依存性抵抗器の第２ターミナルに結合された第５イ
ンバータを更に含む第１７項記載の回路。
トの第１入力端に結合され、第１入力端が第２ＮＡＮＤ
ゲートの出力端に結合された第１ＮＡＮＤゲートと、入
力端が前記発振回路の第２ノードに結合され、出力端が
前記第１ＮＡＮＤゲートの第２入力端に結合された第１
インバータと、入力端が前記発振回路の第３ノードに結
合され、出力端が前記第１ＮＡＮＤゲートの第２入力端
に結合された第２インバータと、前記第１ＮＡＮＤゲー
トの第３入力端に印加されるクリア信号を発生するため
の回路と、入力端が前記第１ＮＡＮＤゲートの前記出力
端に結合された第３インバータと、出力端が出力クロッ
ク信号ノードを構成するよう入力端が前記第３インバー
タの出力端に結合された第４インバータと、入力端が前
記出力クロック信号ノードに結合され、出力端が前記温
度非依存性抵抗器の第２ターミナルに結合された第５イ
ンバータを更に含む第１７項記載の回路。
【００５７】（１９）前記温度非依存性抵抗器は、モノ
リシック集積回路の抵抗器から成る第１７項記載の回
路。
リシック集積回路の抵抗器から成る第１７項記載の回
路。
【００５８】（２０）前記合成抵抗器の電気抵抗は、実
質的に温度に依存しない第１７項記載の回路。
質的に温度に依存しない第１７項記載の回路。
【００５９】（２１）抵抗器回路（および構造体）１０
を開示する。第１抵抗器１４は電気抵抗の第１の温度係
数を有し、第２抵抗器１６に結合されている。この第２
抵抗器１６は電気抵抗の第１温度係数と一般的に逆の電
気抵抗の第２温度係数を有する。これら抵抗器１４およ
び１６は電気抵抗の所定の（例えば、実質的にゼロの）
温度係数を備えた合成抵抗を形成するよう、共に（例え
ば直列または並列に）結合されている。
を開示する。第１抵抗器１４は電気抵抗の第１の温度係
数を有し、第２抵抗器１６に結合されている。この第２
抵抗器１６は電気抵抗の第１温度係数と一般的に逆の電
気抵抗の第２温度係数を有する。これら抵抗器１４およ
び１６は電気抵抗の所定の（例えば、実質的にゼロの）
温度係数を備えた合成抵抗を形成するよう、共に（例え
ば直列または並列に）結合されている。
【図１】ａは好ましい実施例の抵抗器構造体の横断面図
である。ｂは図１ａの構造体の略図である。
である。ｂは図１ａの構造体の略図である。
【図２】直列に結合された本発明に係わる２つの抵抗器
の合成抵抗値を示すグラフである。
の合成抵抗値を示すグラフである。
【図３】２つの抵抗器における温度に対する抵抗値を示
すグラフである。
すグラフである。
【図４】２つの抵抗器における温度に対する抵抗値を示
すグラフである。
すグラフである。
【図５】ａは第２の好ましい実施例の抵抗器構造体の横
断面図である。ｂは図３の構造体の略図である。
断面図である。ｂは図３の構造体の略図である。
【図６】マルチ抵抗器の実施例を示す略図である。
【図７】ａは本発明の変形例の略図である。ｂは本発明
の変形例の略図である。
の変形例の略図である。
【図８】本発明の抵抗器の用途、特にクロック発生器回
路を詳細に示す図である。
路を詳細に示す図である。
【図９】本発明の抵抗器の用途、特にクロック発生器回
路を詳細に示す図である。
路を詳細に示す図である。
【図１０】本発明の抵抗器の用途、特にクロック発生器
回路を詳細に示す図である。
回路を詳細に示す図である。
【符号の説明】 １２ 半導体基板 １４ 井戸領域 １６ 多結晶領域 １８、２９、２２、２４ コンタクト
Claims (2)
- 【請求項１】 電気抵抗の第１温度係数を有する第１抵
抗器と、 前記電気抵抗の第１温度係数と逆の電気抵抗の第２温度
係数を有する第２抵抗器とから成り、前記第１抵抗器と
前記第２抵抗器とは電気抵抗の所定の温度係数を有する
合成抵抗器を形成するよう結合されている抵抗器回路。 - 【請求項２】 半導体基板を設け、 電気抵抗の負の温度係数を有する第１抵抗領域を前記基
板に隣接して形成し、 電気抵抗の正の温度係数を有する第２抵抗領域を前記基
板に隣接して形成し、 前記第１抵抗領域に電気的に結合する第１および第２コ
ンタクト、および前記第２抵抗領域に電気的に結合する
第３および第４コンタクトを形成し、 実質的に温度に依存しない合成電気抵抗を有する主抵抗
器を形成するよう前記第１コンタクトと前記第３コンタ
クトを結合して成る抵抗構造体を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US88570092A | 1992-05-19 | 1992-05-19 | |
| US885700 | 1992-05-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653417A true JPH0653417A (ja) | 1994-02-25 |
Family
ID=25387510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5115046A Pending JPH0653417A (ja) | 1992-05-19 | 1993-05-17 | 抵抗器回路およびそれを形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448103A (ja) |
| JP (1) | JPH0653417A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2013130454A (ja) * | 2011-12-21 | 2013-07-04 | Toyota Motor Corp | 半導体温度センサおよびこれを備えた半導体装置 |
| JP2015050549A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社デンソー | 発振回路 |
| JP2018031586A (ja) * | 2016-08-22 | 2018-03-01 | 日立オートモティブシステムズ株式会社 | センサ装置 |
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4328791C2 (de) * | 1993-08-26 | 1997-07-17 | Siemens Matsushita Components | Hybrid-Thermistortemperaturfühler |
| BE1007868A3 (nl) * | 1993-12-10 | 1995-11-07 | Koninkl Philips Electronics Nv | Elektrische weerstand. |
| US5847436A (en) * | 1994-03-18 | 1998-12-08 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Bipolar transistor having integrated thermistor shunt |
| US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
| US5701097A (en) * | 1995-08-15 | 1997-12-23 | Harris Corporation | Statistically based current generator circuit |
| EP0881684A1 (en) * | 1997-05-29 | 1998-12-02 | EM Microelectronic-Marin SA | Integrated circuit resistor structure |
| US5870345A (en) * | 1997-09-04 | 1999-02-09 | Siemens Aktiengesellschaft | Temperature independent oscillator |
| CA2317482A1 (en) | 1998-01-23 | 1999-07-29 | Em Microelectronic-Marin S.A. | Temperature compensated oscillator |
| US6225684B1 (en) | 2000-02-29 | 2001-05-01 | Texas Instruments Tucson Corporation | Low temperature coefficient leadframe |
| US6348832B1 (en) * | 2000-04-17 | 2002-02-19 | Taiwan Semiconductor Manufacturing Co., Inc. | Reference current generator with small temperature dependence |
| DE10053957C2 (de) | 2000-10-31 | 2002-10-31 | Infineon Technologies Ag | Temperaturkompensierter Halbleiterwiderstand und dessen Verwendung |
| KR100440448B1 (ko) * | 2002-04-12 | 2004-07-14 | 삼성전자주식회사 | 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 |
| US7395447B2 (en) | 2002-09-16 | 2008-07-01 | Silicon Labs Cp, Inc. | Precision oscillator for an asynchronous transmission system |
| US6917658B2 (en) * | 2002-09-16 | 2005-07-12 | Silicon Labs Cp, Inc. | Clock recovery method for bursty communications |
| AU2003292454A1 (en) * | 2002-12-17 | 2004-07-09 | Koninklijke Philips Electronics N.V. | Temperature compensated r-c oscillator |
| US7012499B2 (en) * | 2003-06-02 | 2006-03-14 | International Business Machines Corporation | Method of fabrication of thin film resistor with 0 TCR |
| JP4541742B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置 |
| DE102004025082B4 (de) * | 2004-05-21 | 2006-12-28 | Infineon Technologies Ag | Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung |
| DE102004062183B3 (de) * | 2004-12-23 | 2006-06-08 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung |
| US7495503B2 (en) * | 2007-05-14 | 2009-02-24 | Himax Analogic, Inc. | Current biasing circuit |
| US8101495B2 (en) | 2008-03-13 | 2012-01-24 | Infineon Technologies Ag | MIM capacitors in semiconductor components |
| DE102010021455B4 (de) | 2010-01-25 | 2011-10-06 | Epcos Ag | Keramischer Vielschichtkondensator |
| US9331136B2 (en) * | 2014-05-30 | 2016-05-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method of fabricating the same |
| US9595518B1 (en) | 2015-12-15 | 2017-03-14 | Globalfoundries Inc. | Fin-type metal-semiconductor resistors and fabrication methods thereof |
| WO2018080296A1 (en) | 2016-10-25 | 2018-05-03 | Univerzitet Crne Gore / University Of Montenegro | Resistive mirror based controllable constant power generator |
| GB2592018B (en) | 2020-02-11 | 2023-02-22 | X Fab Global Services Gmbh | Resistor circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229753A (en) * | 1977-08-18 | 1980-10-21 | International Business Machines Corporation | Voltage compensation of temperature coefficient of resistance in an integrated circuit resistor |
| DE3029446A1 (de) * | 1980-08-02 | 1982-03-11 | Robert Bosch Gmbh, 7000 Stuttgart | Duennschichtanordnung |
| JPS5818955A (ja) * | 1981-07-27 | 1983-02-03 | Toshiba Corp | 半導体集積回路装置 |
| JPS58225648A (ja) * | 1982-06-23 | 1983-12-27 | Nec Corp | 半導体装置 |
| JPS5929447A (ja) * | 1982-08-12 | 1984-02-16 | Nec Corp | 半導体集積回路装置 |
| JPS6352468A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Micro Comput Eng Ltd | 抵抗素子 |
| JPS6373550A (ja) * | 1986-09-16 | 1988-04-04 | Nec Corp | 半導体装置 |
| JP2656314B2 (ja) * | 1988-08-31 | 1997-09-24 | 株式会社東芝 | 空気調和機 |
| JPH03101160A (ja) * | 1989-09-13 | 1991-04-25 | Mitsubishi Electric Corp | 半導体集積回路における抵抗回路装置 |
| JPH03166757A (ja) * | 1989-11-27 | 1991-07-18 | Fujitsu Ltd | 半導体装置 |
| JP2658570B2 (ja) * | 1990-02-28 | 1997-09-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
1993
- 1993-05-17 JP JP5115046A patent/JPH0653417A/ja active Pending
-
1994
- 1994-04-15 US US08/228,068 patent/US5448103A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2013130454A (ja) * | 2011-12-21 | 2013-07-04 | Toyota Motor Corp | 半導体温度センサおよびこれを備えた半導体装置 |
| JP2015050549A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社デンソー | 発振回路 |
| JP2018031586A (ja) * | 2016-08-22 | 2018-03-01 | 日立オートモティブシステムズ株式会社 | センサ装置 |
| US12308148B2 (en) | 2021-12-28 | 2025-05-20 | Fuji Electric Co., Ltd. | Semiconductor resistance device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5448103A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653417A (ja) | 抵抗器回路およびそれを形成する方法 | |
| WO1998003902A1 (en) | Temperature insensitive current source | |
| US6759729B1 (en) | Temperature insensitive resistor in an IC chip | |
| US20240361795A1 (en) | Voltage reference circuit and method for providing reference voltage | |
| EP0351719B1 (en) | Temperature compensated bipolar circuits | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| KR910007657B1 (ko) | 반도체 온도검출회로 | |
| US20040075529A1 (en) | High dopant conentration diffused resistor and method of manufacture therefor | |
| CN110400791B (zh) | 一种多晶硅电阻 | |
| US5150188A (en) | Reference voltage generating circuit device | |
| CN104236735B (zh) | 热传感器 | |
| JP2002158291A (ja) | 基板への降伏電圧が高い低電圧トランジスタ | |
| JP4110792B2 (ja) | 容量素子及び容量素子を用いた半導体集積回路 | |
| US20030025551A1 (en) | Reference voltage generator | |
| US6984869B2 (en) | High performance diode implanted voltage controlled p-type diffusion resistor | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| TWI807190B (zh) | 具有fdsoi電晶體的類比數位反向器電路結構 | |
| US9230950B2 (en) | Method for producing an electronic device by assembling semi-conducting blocks and corresponding device | |
| JPH0714930A (ja) | 抵抗器−コンデンサ−トランジスタ型集積回路、そのような回路の製造方法及び発振器への使用 | |
| JP3557744B2 (ja) | 基準電圧発生回路 | |
| Pimbley et al. | VLSI Electronics Microstructure Science | |
| CN223322356U (zh) | 横向双极性结型晶体管及其电路 | |
| US12376385B2 (en) | Integrated circuit structures with conductive pathway through resistive semiconductor material | |
| JP2893774B2 (ja) | 半導体集積回路装置 | |
| JP2000058877A (ja) | 半導体可変容量素子 |