[go: up one dir, main page]

JPH0645911Y2 - Logic analyzer probe device - Google Patents

Logic analyzer probe device

Info

Publication number
JPH0645911Y2
JPH0645911Y2 JP6874287U JP6874287U JPH0645911Y2 JP H0645911 Y2 JPH0645911 Y2 JP H0645911Y2 JP 6874287 U JP6874287 U JP 6874287U JP 6874287 U JP6874287 U JP 6874287U JP H0645911 Y2 JPH0645911 Y2 JP H0645911Y2
Authority
JP
Japan
Prior art keywords
cable
microprocessor
logic analyzer
pod
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6874287U
Other languages
Japanese (ja)
Other versions
JPS63177762U (en
Inventor
和己 山本
秀雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP6874287U priority Critical patent/JPH0645911Y2/en
Publication of JPS63177762U publication Critical patent/JPS63177762U/ja
Application granted granted Critical
Publication of JPH0645911Y2 publication Critical patent/JPH0645911Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、マイクロプロセッサの動作軌道をニーモニッ
クで表示させること即ちプロクラムのデバック等に用い
るロジック・アナライザのブローブ装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a probe device of a logic analyzer used for displaying a motion trajectory of a microprocessor in a mnemonic, that is, for debugging a program or the like.

[従来の技術] マイクロプロセッサの動作軌道を表示させるための従来
のロジック・アナライザは第2図に示す如く、ロジック
・アナライザ本体装置1と、パーソナリティ・プローブ
のケーブル2と、パーソナリティ・プローブのポッド3
と、CPUケーブル5とから成る。多数のステートチャン
ネルと多数のタイミングチャンネルとを含むプローブ・
ケーブル2の一端はコネクタ4によってロジック・アナ
ライザ本体装置1に離脱可能に接続されている。ポッド
3はプローブ・ケーブル2の他端に結合され、ロジック
・アナライザ本体装置1で使用できるように信号を処理
するための例えば増幅器、コンパレータ等の回路を含
む。フラットケーブルから成るCPUケーブル5はターゲ
ット装置6をポッド3に接続するものであり、ポッド3
に離脱可能に接続するためのコネクタ7を一端に有し、
ターゲット装置6に接続するためのコネクタ8を他端に
有する。なお、ポッド3にはマイクロプロセッサ(図示
せず)を選択的に装着するためのICソケット9が設けら
れている。
[Prior Art] As shown in FIG. 2, a conventional logic analyzer for displaying a movement trajectory of a microprocessor includes a logic analyzer main unit 1, a personality probe cable 2, and a personality probe pod 3.
And CPU cable 5. A probe with multiple state channels and multiple timing channels
One end of the cable 2 is detachably connected to the logic analyzer main unit 1 by a connector 4. The pod 3 is coupled to the other end of the probe cable 2 and includes circuits such as an amplifier and a comparator for processing a signal so that the logic analyzer main unit 1 can use the signal. The CPU cable 5, which is a flat cable, is used to connect the target device 6 to the pod 3.
Has a connector 7 at one end for detachably connecting to
It has a connector 8 at the other end for connecting to the target device 6. The pod 3 is provided with an IC socket 9 for selectively mounting a microprocessor (not shown).

ステート解析に必要な信号は、マイクロプロセッサが実
装された被測定物であるターゲット装置6からCPUケー
ブル5、ポッド3、パーソナリティ・プローブ・ケーブ
ル2を経由してロック・アナライザ本体装置1に送られ
る。
A signal required for the state analysis is sent from the target device 6, which is an object to be measured in which a microprocessor is mounted, to the lock analyzer main unit 1 via the CPU cable 5, the pod 3, and the personality probe cable 2.

[考案が解決しようとする問題点] ところで、米国モトローラ社の32ビットマイクロプロセ
ッサMC68020のように命令キャッシュを内蔵し、このキ
ャッシュを有効にしたり無効にしたりするための制御端
子(ピン)を有しているものがターゲット装置6に実装
されている場合には、外部から制御端子を制御すること
ができない。
[Problems to be solved by the invention] By the way, like the Motorola, Inc. 32-bit microprocessor MC68020, it has a built-in instruction cache and has a control terminal (pin) for enabling and disabling this cache. If the target device 6 is mounted on the target device 6, the control terminal cannot be controlled from the outside.

一方、マイクロプロセッサをポッド3のICソケット9に
装着すれば、パーソナリティ・プローブのケーブル2を
介して外部から制御端子を制御することが可能になる。
ところが、ポッド3上にシステムクロック周波数が高い
マイクロプロセッサをセットした場合には、CPUケーブ
ル5による制御信号の遅れによって誤動作が生じるおそ
れがある。
On the other hand, if the microprocessor is attached to the IC socket 9 of the pod 3, it becomes possible to control the control terminal from the outside through the cable 2 of the personality probe.
However, when a microprocessor having a high system clock frequency is set on the pod 3, there is a possibility that a malfunction may occur due to the delay of the control signal by the CPU cable 5.

そこで、本考案の目的は、状況に応じた測定が可能なロ
ジック・アナライザのプローブ装置を提供することにあ
る。
Therefore, an object of the present invention is to provide a probe device of a logic analyzer capable of performing measurement according to the situation.

[問題点を解決するための手段] 上記問題点を解決し、上記目的を達成するための本考案
は、実施例を示す第1図の符号を参照して説明すると、
ロジック・アナライザ本体側装置1に一端が接続される
第1のケーブル2と、前記第1のケーブル2の他端に結
合されたポッド3と、一端が前記ポッド3に離脱可能に
接続され、他端がターゲット装置6に接続される第2の
ケーブル5と、前記ポッド3に配設されたマイクロプロ
セッサのための第1のソケット9と、前記第2のケーブ
ル5の他端に配設されたマイクロプロセッサのための第
2のソケット10とから成るロジック・アナライザのプロ
ーブ装置に係わるものである。
[Means for Solving Problems] The present invention for solving the above problems and achieving the above objects will be described with reference to the reference numerals of FIG.
A first cable 2 having one end connected to the logic analyzer main unit 1, a pod 3 connected to the other end of the first cable 2, one end detachably connected to the pod 3, and the like. A second cable 5 having an end connected to the target device 6, a first socket 9 for a microprocessor arranged in the pod 3, and a second cable 5 arranged at the other end of the second cable 5 It relates to a probe device of a logic analyzer which comprises a second socket 10 for a microprocessor.

[作用] プローブのポッドの第1のソケット9と第2のケーブル
5の他端側に設けた第2のソケット10とは択一的に使用
される。第1のソケット9にはマイクロプロセッサの制
御端子を外部から制御したい場合にマイクロプロセッサ
が装着される。第2のソケット10には誤動作を防止する
場合等にマイクロプロセッサが装着される。
[Operation] The first socket 9 of the probe pod and the second socket 10 provided on the other end side of the second cable 5 are used alternatively. A microprocessor is attached to the first socket 9 when it is desired to control the control terminal of the microprocessor from the outside. A microprocessor is attached to the second socket 10 to prevent malfunction.

[実施例] 次に、本考案の実施例に係わるロジック・アナライザに
ついて説明する。但し、第1図において第2図と共通す
る部分には同一の符号を付してその説明を省略する。
[Embodiment] Next, a logic analyzer according to an embodiment of the present invention will be described. However, in FIG. 1, the same parts as those in FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted.

第1図においても第2図と同様にロジック・アナライザ
本体側装置1、パーソナリティ・プローブのケーブル即
ち第1のケーブル2、ポッド3、CPUケーブル即ち第2
のケーブル5と、ターゲット装置6とが順に接続されて
いる。しかし、マイクロプロセッサ用のICソケットがポ
ッド3のみでなく、CPUケーブル5の先端部にも設けら
れている。即ち、ポッド3に第1のソケット9が設けら
れているのみでなく、コネクタ8にもマイクロプロセッ
サ用の第2のソケット10が設けられている。
Also in FIG. 1, as in FIG. 2, the logic analyzer main unit 1, the personality probe cable, that is, the first cable 2, the pod 3, the CPU cable, that is, the second
The cable 5 and the target device 6 are sequentially connected. However, the IC socket for the microprocessor is provided not only on the pod 3 but also on the tip of the CPU cable 5. That is, not only is the pod 3 provided with the first socket 9, but the connector 8 is also provided with the second socket 10 for the microprocessor.

従って、例えば米国モトローラ社の32ビットマイクロプ
ロセッサMC68020の制御端子を外部から制御したいよう
な場合には、第1のソケット9にマイクロプロセッサ
(図示せず)を装着し、ロジック・アナライザ本体装置
1に設けたスイッチ(図示せず)の操作によりプローブ
・ケーブル2を介してマイクロプロセッサを制御する。
又、ターゲット装置6側にスペースの関係でマイクロプ
ロセッサを配置することができない場合も第1のソケッ
ト9を使用する。
Therefore, for example, when it is desired to externally control the control terminal of 32-bit microprocessor MC68020 manufactured by Motorola, Inc., a microprocessor (not shown) is attached to the first socket 9 and the logic analyzer main unit 1 is attached to the microprocessor 1. By operating a switch (not shown) provided, the microprocessor is controlled via the probe cable 2.
The first socket 9 is also used when the microprocessor cannot be arranged on the target device 6 side due to space limitations.

一方、マイクロプロセッサをロジック・アナライザ本体
装置1で制御する必要がない場合、又はシステムクロッ
ク周波数が高いためにCPUケーブル5による遅れに基ず
く誤動作が生じるおそれがある場合には、マイクロプロ
セッサを第2のソケット10に装着する。
On the other hand, if it is not necessary to control the microprocessor with the logic analyzer main unit 1, or if there is a risk of malfunction due to the delay due to the CPU cable 5 due to the high system clock frequency, the microprocessor is set to the second Install it in socket 10.

[変形例] 本考案は上述の実施例に限定されるものでなく、変形可
能なものである。例えば、ロジック・アナライザ本体装
置1を本体部とアダプタとの組み合わせ構造とし、プロ
ーブ・ケーブル2をアダプタに結合する場合にも適用可
能である。
[Modification] The present invention is not limited to the above-mentioned embodiment, but can be modified. For example, the logic analyzer main unit 1 is also applicable to a case where the main unit and the adapter are combined and the probe cable 2 is connected to the adapter.

[考案の効果] 上述から明らかな如く、本考案によれば、ターゲット装
置の状況やマイクロプロセッサの機能の使用状況に適合
するようにマイクロプロセッサを配置することができ
る。
[Effect of the Invention] As is apparent from the above, according to the present invention, the microprocessor can be arranged so as to match the situation of the target device and the situation of use of the function of the microprocessor.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の実施例に係わるロジック・アナライザ
を原理的に示す斜視図、 第2図は従来のロジック・アナライザを原理的に示す斜
視図である。 1……ロジック・アナライザ本体装置、2……プローブ
・ケーブル、3……プローブ・ポッド、4……コネク
タ、5……CPUケーブル、6……ターゲット装置、7、
8……コネクタ、9……第1のソケット、10……第2の
ソケット。
FIG. 1 is a perspective view showing the principle of a logic analyzer according to an embodiment of the present invention, and FIG. 2 is a perspective view showing the principle of a conventional logic analyzer. 1 ... Logic analyzer main unit, 2 ... Probe cable, 3 ... Probe pod, 4 ... Connector, 5 ... CPU cable, 6 ... Target device, 7,
8 ... Connector, 9 ... First socket, 10 ... Second socket.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】ロジック・アナライザ本体側装置(1)に
一端が接続される第1のケーブル(2)と、前記第1の
ケーブル(2)の他端に結合されたポッド(3)と、 一端が前記ポッド(3)に離脱可能に接続され、他端が
ターゲット装置(6)に接続される第2のケーブル
(5)と、 前記ポッド(3)に配設されたマイクロプロセッサのた
めの第1のソケット(9)と、 前記第2のケーブル(5)の他端に配設されたマイクロ
プロセッサのための第2のソケット(10)と から成るロジック・アナライザのプローブ装置。
1. A first cable (2) having one end connected to a logic analyzer main unit (1), and a pod (3) coupled to the other end of the first cable (2), A second cable (5), one end of which is detachably connected to the pod (3) and the other end of which is connected to a target device (6), and a microprocessor arranged in the pod (3) A probe device for a logic analyzer comprising a first socket (9) and a second socket (10) for the microprocessor arranged at the other end of the second cable (5).
JP6874287U 1987-05-08 1987-05-08 Logic analyzer probe device Expired - Lifetime JPH0645911Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6874287U JPH0645911Y2 (en) 1987-05-08 1987-05-08 Logic analyzer probe device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6874287U JPH0645911Y2 (en) 1987-05-08 1987-05-08 Logic analyzer probe device

Publications (2)

Publication Number Publication Date
JPS63177762U JPS63177762U (en) 1988-11-17
JPH0645911Y2 true JPH0645911Y2 (en) 1994-11-24

Family

ID=30908839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6874287U Expired - Lifetime JPH0645911Y2 (en) 1987-05-08 1987-05-08 Logic analyzer probe device

Country Status (1)

Country Link
JP (1) JPH0645911Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057682A1 (en) * 2005-09-15 2007-03-15 Mctigue Michael T Signal probe and probe assembly

Also Published As

Publication number Publication date
JPS63177762U (en) 1988-11-17

Similar Documents

Publication Publication Date Title
US6209045B1 (en) Data processor and data processing system
JPH0645911Y2 (en) Logic analyzer probe device
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
US7437283B2 (en) System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool
US6484275B1 (en) System and method for interfacing data with a test access port of a processor
JPS62120547A (en) Connection system for in-circuit emulator
JPS6360423B2 (en)
JPS616742A (en) microprocessor analyzer
JPH074614Y2 (en) Flat package compatible probe
JP2002268911A (en) Development support equipment for electronic computers
USH1444H (en) VME slave tester
JPS6134638A (en) Timer control circuit of digital circuit inspecting instrument
JPS61188637A (en) In-circuit emulator
JPH0465727A (en) Debugger
JPS62102338A (en) Emulator
JPS60195662A (en) system development equipment
JPS6326741A (en) Testing instrument for data processor
JPH10105434A (en) emulator
JPH02105940A (en) Microprocessor simple debugging device
JPH0477834A (en) In-circuit emulator
JPH02207341A (en) Logic analyzer probe device
JPH02135541A (en) In-circuit emulator
JPH04111023A (en) Microcomputer development supporting device
JPH09185521A (en) Incircuit emulator device provided on pci bus line
JPH0594328A (en) Debugger and emulator