JPH0645401A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH0645401A JPH0645401A JP4195761A JP19576192A JPH0645401A JP H0645401 A JPH0645401 A JP H0645401A JP 4195761 A JP4195761 A JP 4195761A JP 19576192 A JP19576192 A JP 19576192A JP H0645401 A JPH0645401 A JP H0645401A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- semiconductor device
- melting point
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/877—
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体装置で発生する雑音を発生源により近い
ところで減少させるとともに、インピーダンスの整合を
とる。また軽薄短小化，低熱抵抗化，応力緩和を図る。 【構成】フリップチップキャリア６の半導体チップ２の
接続面にフリップチップ接続用の半田バンプ４を設け
る。また、半田バンプ４と電気的接続をとらず、且つ、
半導体チップ２に対し電源電位、または、接地電位にな
るように低融点ろう材５を設ける。以上の半田バンプ４
及び電源電位、または、接地電位の低融点ろう材５によ
って形成された金属台座をとり囲みチップで封止できる
よう周囲にチップシール部８を設ける。また、回路基板
１と電気的接続をとるために半導体チップ２を搭載する
面と反対側の面に外部バンプ７を設ける。
ところで減少させるとともに、インピーダンスの整合を
とる。また軽薄短小化，低熱抵抗化，応力緩和を図る。 【構成】フリップチップキャリア６の半導体チップ２の
接続面にフリップチップ接続用の半田バンプ４を設け
る。また、半田バンプ４と電気的接続をとらず、且つ、
半導体チップ２に対し電源電位、または、接地電位にな
るように低融点ろう材５を設ける。以上の半田バンプ４
及び電源電位、または、接地電位の低融点ろう材５によ
って形成された金属台座をとり囲みチップで封止できる
よう周囲にチップシール部８を設ける。また、回路基板
１と電気的接続をとるために半導体チップ２を搭載する
面と反対側の面に外部バンプ７を設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
に関し、特にフリップチップ接続を特徴とする半導体装
置用パッケージに関する。
に関し、特にフリップチップ接続を特徴とする半導体装
置用パッケージに関する。
【０００２】
【従来の技術】従来の技術について図面を参照して説明
する。
する。
【０００３】図７は従来の半導体装置用パッケージの一
例の部分拡大断面図、図８は図７の半導体装置用パッケ
ージの一部切欠き斜視図である。
例の部分拡大断面図、図８は図７の半導体装置用パッケ
ージの一部切欠き斜視図である。
【０００４】図７及び図８に示すように、セラミック基
板２４は、４層構造を呈している。即ち、外部リード２
９をろう付するメタライズパターンを形成する層，半導
体チップ２との接地端子及び信号配線を形成する層，電
源メタライズ層２８及び接地メタライズ層２７の全面メ
タライズパターン層である。これらのセラミック層を積
層しスルーホールにより所望の接地を施し、焼成するこ
とにより、セラミック基板２４は形成される。この後、
セラミック基板２４の表面に露出したメタライズパター
ンにＮｉめっきを施し外部リード２９をＡｇ−Ｃｕろう
材によりろう付し、更に、ＮｉおよびＡｕめっきを施
す。半田バンプ４は円柱状の高さ５０μｍのＣｕコアバ
ンプの表面にＮｉとＡｕがそれぞれ２〜３，１．５〜２
μｍ、更に、その上に半田めっきが３０μｍ被着されて
いる。このセラミック基板２４に半導体チップ２をフリ
ップチップ接続法により接続する。次に、放熱と半導体
チップ２保護の為にキャップ３にて封止する。キャップ
３の材質は、高発熱密度，高消費電力に対応する高熱伝
導金属であるＣｕ，ＡｌやＡｌＮ，ＳｉＣ等のセラミッ
クスを用いる。半導体チップ２はキャップ３の内面にＣ
ｕやＡｌ薄膜の５０μｍ程度の厚さの純金属薄膜３２を
介して接触しキャップ３に圧力を掛けながらセラミック
基板２４に半導体チップ２をおおうように樹脂３１で接
着する。以上により半導体装置用パッケージが完成す
る。
板２４は、４層構造を呈している。即ち、外部リード２
９をろう付するメタライズパターンを形成する層，半導
体チップ２との接地端子及び信号配線を形成する層，電
源メタライズ層２８及び接地メタライズ層２７の全面メ
タライズパターン層である。これらのセラミック層を積
層しスルーホールにより所望の接地を施し、焼成するこ
とにより、セラミック基板２４は形成される。この後、
セラミック基板２４の表面に露出したメタライズパター
ンにＮｉめっきを施し外部リード２９をＡｇ−Ｃｕろう
材によりろう付し、更に、ＮｉおよびＡｕめっきを施
す。半田バンプ４は円柱状の高さ５０μｍのＣｕコアバ
ンプの表面にＮｉとＡｕがそれぞれ２〜３，１．５〜２
μｍ、更に、その上に半田めっきが３０μｍ被着されて
いる。このセラミック基板２４に半導体チップ２をフリ
ップチップ接続法により接続する。次に、放熱と半導体
チップ２保護の為にキャップ３にて封止する。キャップ
３の材質は、高発熱密度，高消費電力に対応する高熱伝
導金属であるＣｕ，ＡｌやＡｌＮ，ＳｉＣ等のセラミッ
クスを用いる。半導体チップ２はキャップ３の内面にＣ
ｕやＡｌ薄膜の５０μｍ程度の厚さの純金属薄膜３２を
介して接触しキャップ３に圧力を掛けながらセラミック
基板２４に半導体チップ２をおおうように樹脂３１で接
着する。以上により半導体装置用パッケージが完成す
る。
【０００５】この時、接地電位，電源電位間の静電容量
は、単純な平行平板容量になる。このような方法によ
り、一般に、安定した歩留で半導体装置用パッケージを
製造できる。セラミック層厚は、最小０．２ｍｍ程度で
あるのでセラミック基板２４の材質がアルミナ（Ａｌ2
Ｏ3 ）の場合、１対当たりの静電容量は５５ｐＦ／ｃｍ
2 程度になる。
は、単純な平行平板容量になる。このような方法によ
り、一般に、安定した歩留で半導体装置用パッケージを
製造できる。セラミック層厚は、最小０．２ｍｍ程度で
あるのでセラミック基板２４の材質がアルミナ（Ａｌ2
Ｏ3 ）の場合、１対当たりの静電容量は５５ｐＦ／ｃｍ
2 程度になる。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
用パッケージでは、接地，電源のパッケージ内部での直
流抵抗，インダクタンスを低減する目的で、内部に接地
層，電源層を設け、これらの層に搭載する半導体チップ
の電源端子，接地端子や外部接続用の電源リード，接地
リードを接続している。この構造を採用することにより
半導体装置用パッケージ内部のインダクタンスなどによ
るノイズ発生を制御できる。しかし、半導体チップ内部
で発生した電源，接地ノイズは、コンデンサ等で平滑す
る必要があり、この効果をより良く得るためには、半導
体装置用パッケージ内部の接地層−電源層間に静電容量
を付与することが望ましい。
用パッケージでは、接地，電源のパッケージ内部での直
流抵抗，インダクタンスを低減する目的で、内部に接地
層，電源層を設け、これらの層に搭載する半導体チップ
の電源端子，接地端子や外部接続用の電源リード，接地
リードを接続している。この構造を採用することにより
半導体装置用パッケージ内部のインダクタンスなどによ
るノイズ発生を制御できる。しかし、半導体チップ内部
で発生した電源，接地ノイズは、コンデンサ等で平滑す
る必要があり、この効果をより良く得るためには、半導
体装置用パッケージ内部の接地層−電源層間に静電容量
を付与することが望ましい。
【０００７】この従来の半導体装置用パッケージで層間
のセラミックス厚は０．２ｍｍの場合、接地層と電源層
間静電容量は、単純な平行平板間の静電容量となるた
め、接地層と電源層一対当たりの容量は５５ｐＦ／ｃｍ
2 程度が限界であるという問題点があった。
のセラミックス厚は０．２ｍｍの場合、接地層と電源層
間静電容量は、単純な平行平板間の静電容量となるた
め、接地層と電源層一対当たりの容量は５５ｐＦ／ｃｍ
2 程度が限界であるという問題点があった。
【０００８】また、従来の半導体装置用パッケージでは
半田バンプ間に生じるクロストークを低減できないとい
う問題点もあった。
半田バンプ間に生じるクロストークを低減できないとい
う問題点もあった。
【０００９】さらに、放熱性から見ても半導体チップ表
面で発生した熱を半導体チップ裏面のキャップ及び表面
の半田バンプからのみを放散していたので、半導体チッ
プとセラミック基板では熱膨張係数が異なるため半導体
チップ動作時の発熱により半田バンプ接続部に応力が発
生し、寿命が低下するという問題点があった。
面で発生した熱を半導体チップ裏面のキャップ及び表面
の半田バンプからのみを放散していたので、半導体チッ
プとセラミック基板では熱膨張係数が異なるため半導体
チップ動作時の発熱により半田バンプ接続部に応力が発
生し、寿命が低下するという問題点があった。
【００１０】本発明の目的は、半導体チップの内部で発
生する電源，接地ノイズやバンプ間に発生するクロスト
ークがなく、長寿命の半導体装置用パッケージを提供す
ることにある。
生する電源，接地ノイズやバンプ間に発生するクロスト
ークがなく、長寿命の半導体装置用パッケージを提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明は、フリップチッ
プ半導体装置用パッケージに於いて、 （１）半導体チップと、該半導体チップに形成されたパ
ッドと、該パッドに半田バンプ接続される内部端子と、
前記半田バンプとは絶縁され且つ前記半導体チップと接
地電位または電源電位として電気的導通をとる低融点ろ
う材とを有する。
プ半導体装置用パッケージに於いて、 （１）半導体チップと、該半導体チップに形成されたパ
ッドと、該パッドに半田バンプ接続される内部端子と、
前記半田バンプとは絶縁され且つ前記半導体チップと接
地電位または電源電位として電気的導通をとる低融点ろ
う材とを有する。
【００１２】（２）半導体チップと、回路基板に半田バ
ンプ接続される外部端子と、該外部端子とは絶縁され且
つ前記半導体チップと接地電位または電源電位として電
気的導通をとる低融点ろう材を有する。
ンプ接続される外部端子と、該外部端子とは絶縁され且
つ前記半導体チップと接地電位または電源電位として電
気的導通をとる低融点ろう材を有する。
【００１３】さらに、前記低融点ろう材が少くとも２分
割されそれぞれが接地電位，電源電位，電源を含む電気
信号の入出力を行うように半導体チップと電気的接続す
る構造とする。
割されそれぞれが接地電位，電源電位，電源を含む電気
信号の入出力を行うように半導体チップと電気的接続す
る構造とする。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１５】図１は本発明の第１の実施例の断面図、図
２は図１の部分拡大一部切欠き斜視図である。
２は図１の部分拡大一部切欠き斜視図である。
【００１６】第１の実施例は、図１及び図２に示すよう
に、半導体チップ２をフリップチップ接続し搭載するた
めのフリップチップキャリア（またはフリップチップパ
ッケージ）６の半導体チップ２の接続面にフリップチッ
プ接続用の半田バンプ４を設ける。この半田バンプ４は
信号を入出力するための端子として設ける。また、半田
バンプ４と絶縁され且つ半導体チップ２に対し電源電位
（ＶDD）、または、接地電位（ＧＮＤ）になるように低
融点ろう材５を設ける。以上の半田バンプ４及びＧＮＤ
（またはＶDD）の低融点ろう材５をとり囲みチップで封
止できるよう周囲にチップシール部８を設ける。また、
回路基板１と電気的接続をとるために半導体チップ４を
搭載する面と反対の面に外部バンプ７を設ける。以上の
フリップチップキャリア（またはフリップチップパッケ
ージ）６に半導体チップ２をフリップチップ接続により
搭載し、半導体チップ２をキャップ（セラミック，金属
等）３により封止する。この状態で回路基板１と接続す
る。
に、半導体チップ２をフリップチップ接続し搭載するた
めのフリップチップキャリア（またはフリップチップパ
ッケージ）６の半導体チップ２の接続面にフリップチッ
プ接続用の半田バンプ４を設ける。この半田バンプ４は
信号を入出力するための端子として設ける。また、半田
バンプ４と絶縁され且つ半導体チップ２に対し電源電位
（ＶDD）、または、接地電位（ＧＮＤ）になるように低
融点ろう材５を設ける。以上の半田バンプ４及びＧＮＤ
（またはＶDD）の低融点ろう材５をとり囲みチップで封
止できるよう周囲にチップシール部８を設ける。また、
回路基板１と電気的接続をとるために半導体チップ４を
搭載する面と反対の面に外部バンプ７を設ける。以上の
フリップチップキャリア（またはフリップチップパッケ
ージ）６に半導体チップ２をフリップチップ接続により
搭載し、半導体チップ２をキャップ（セラミック，金属
等）３により封止する。この状態で回路基板１と接続す
る。
【００１７】ここで半田バンプ４の半径は０．１５ｍ
ｍ，高さ０．２ｍｍ，半田バンプ４中心から低融点ろう
材５迄の距離を０．２５ｍｍとすると、半田バンプ４１
個と半田バンプ４を取り囲む低融点ろう材５間の静電容
量は約５ｐＦとなる。また、低融点ろう材５を接地電位
とすることにより半田バンプ４は見掛け上同軸構造を取
ることができる。ここで、ａは半田バンプ４の半径，ｂ
は半田バンプ４中心から低融点ろう材５によって形成さ
れる金属台座迄の距離とするとＺ0 ＝（μ0 ／ε0 ）
1/2 ｌｏｇ（ａ／ｂ）の式によりインピーダンスが算出
されるため、ａとｂの長さを調節することにより特定イ
ンピーダンス整合がとれる。
ｍ，高さ０．２ｍｍ，半田バンプ４中心から低融点ろう
材５迄の距離を０．２５ｍｍとすると、半田バンプ４１
個と半田バンプ４を取り囲む低融点ろう材５間の静電容
量は約５ｐＦとなる。また、低融点ろう材５を接地電位
とすることにより半田バンプ４は見掛け上同軸構造を取
ることができる。ここで、ａは半田バンプ４の半径，ｂ
は半田バンプ４中心から低融点ろう材５によって形成さ
れる金属台座迄の距離とするとＺ0 ＝（μ0 ／ε0 ）
1/2 ｌｏｇ（ａ／ｂ）の式によりインピーダンスが算出
されるため、ａとｂの長さを調節することにより特定イ
ンピーダンス整合がとれる。
【００１８】図３は本発明の第２の実施例の断面図、図
４は図３の部分拡大一部切欠き斜視図である。
４は図３の部分拡大一部切欠き斜視図である。
【００１９】第２の実施例は、図３及び図４に示すよう
に、第１の実施例と同様なフリップチップキャリア（ま
たはフリップチップパッケージ）６に於いて、第１の実
施例では半導体チップ２とフリップチップキャリア（ま
たはフリップチップパッケージ）６間に設けられていた
接地電位または電源電位となる低融点ろう材５を第２の
実施例ではフリップチップキャリア（または、フリップ
チップパッケージ）６と回路基板１の間に設ける。即
ち、フリップチップキャリア（またはフリップチップパ
ッケージ）６の外部バンプ７を信号の入出力用の外部端
子として設け、外部バンプ７に絶縁され、且つ、半導体
チップ２に対し接地電位または電源電位となるように低
融点ろう材５を設ける。半導体チップ２より低融点ろう
材５迄の導通は半導体チップ２で半田バンプ４を封止す
るためのチップシール部８を介して導通する。
に、第１の実施例と同様なフリップチップキャリア（ま
たはフリップチップパッケージ）６に於いて、第１の実
施例では半導体チップ２とフリップチップキャリア（ま
たはフリップチップパッケージ）６間に設けられていた
接地電位または電源電位となる低融点ろう材５を第２の
実施例ではフリップチップキャリア（または、フリップ
チップパッケージ）６と回路基板１の間に設ける。即
ち、フリップチップキャリア（またはフリップチップパ
ッケージ）６の外部バンプ７を信号の入出力用の外部端
子として設け、外部バンプ７に絶縁され、且つ、半導体
チップ２に対し接地電位または電源電位となるように低
融点ろう材５を設ける。半導体チップ２より低融点ろう
材５迄の導通は半導体チップ２で半田バンプ４を封止す
るためのチップシール部８を介して導通する。
【００２０】図５は本発明の第３の実施例のフリップチ
ップキャリアの平面図、図６は図５の斜視図である。
ップキャリアの平面図、図６は図５の斜視図である。
【００２１】第３の実施例は図５及び図６に示すよう
に、フリップチップキャリア（またはフリップチップパ
ッケージ）６に半導体チップとフリップチップ接続し電
気的信号の入出力をとるための半田バンプ４を設け、こ
の半田バンプ４に絶縁され半導体チップと電気的導通が
とれるように低融点ろう材を設ける。この低融点ろう材
によって形成される金属台座各々を電源電位層２２と接
地電位層２１になるように少くとも２つに分割する。
に、フリップチップキャリア（またはフリップチップパ
ッケージ）６に半導体チップとフリップチップ接続し電
気的信号の入出力をとるための半田バンプ４を設け、こ
の半田バンプ４に絶縁され半導体チップと電気的導通が
とれるように低融点ろう材を設ける。この低融点ろう材
によって形成される金属台座各々を電源電位層２２と接
地電位層２１になるように少くとも２つに分割する。
【００２２】または、低融点ろう材によって形成される
金属台座を少くとも２分割し電源電位層２２，接地電位
層２１を回路基板接続側に設ける。
金属台座を少くとも２分割し電源電位層２２，接地電位
層２１を回路基板接続側に設ける。
【００２３】
【発明の効果】以上説明したように本発明の半導体装置
用パッケージでは、フリップチップ接続用の半田バンプ
を信号用入出力端子として、それら半田バンプを個々に
取り囲み電源電位または接地電位になるように低融点ろ
う材によって形成される金属台座を設けることにより、
半導体装置で発生したノイズを発生源により近いところ
でフィルタリングすることができ、この構造にすること
により半導体装置用パッケージ内で電源電位，接地電位
となるメタライズ層を設けることが必要でなくなるた
め、半導体装置用パッケージは軽薄短小化できる効果が
ある。
用パッケージでは、フリップチップ接続用の半田バンプ
を信号用入出力端子として、それら半田バンプを個々に
取り囲み電源電位または接地電位になるように低融点ろ
う材によって形成される金属台座を設けることにより、
半導体装置で発生したノイズを発生源により近いところ
でフィルタリングすることができ、この構造にすること
により半導体装置用パッケージ内で電源電位，接地電位
となるメタライズ層を設けることが必要でなくなるた
め、半導体装置用パッケージは軽薄短小化できる効果が
ある。
【００２４】また、金属台座を接地電位にすることによ
り半田バンプは見かけ上同軸構造になるため半田バンプ
の径をａ，半田バンプの中心から金属台座迄の距離をｂ
とすると、インピーダンスはＺ0 ＝（μ0 ／ε0 ）1/2
ｌｏｇ（ａ／ｂ）の式であたえられるため、ａとｂを任
意に設定することによりインピーダンスのマッチングが
可能となる効果がある。
り半田バンプは見かけ上同軸構造になるため半田バンプ
の径をａ，半田バンプの中心から金属台座迄の距離をｂ
とすると、インピーダンスはＺ0 ＝（μ0 ／ε0 ）1/2
ｌｏｇ（ａ／ｂ）の式であたえられるため、ａとｂを任
意に設定することによりインピーダンスのマッチングが
可能となる効果がある。
【００２５】さらに、半導体チップと接続している面積
が増えるため、放熱効果が増加するとともに、接着強度
が増加し熱膨張係数の差による半田バンプ部の耐応力性
が向上するという効果がある。
が増えるため、放熱効果が増加するとともに、接着強度
が増加し熱膨張係数の差による半田バンプ部の耐応力性
が向上するという効果がある。
【図１】本発明の第１の実施例の断面図である。
【図２】図１の部分拡大一部切欠き斜視図である。
【図３】本発明の第２の実施例の断面図である。
【図４】図３の部分拡大一部切欠き斜視図である。
【図５】本発明の第３の実施例のフリップチップキャリ
アの平面図である。
アの平面図である。
【図６】図５の斜視図である。
【図７】従来の半導体装置用パッケージの一例の部分拡
大断面図である。
大断面図である。
【図８】図７の半導体装置用パッケージの一部切欠き斜
視図である。
視図である。
１ 回路基板 ２ 半導体チップ ３ キャップ ４ 半田バンプ ５ 低融点ロウ材 ６ フリップチップキャリアまたはフリップチップパ
ッケージ ７ 外部バンプ ８ チップシール部 ９ キャップシール部 ２１ 接地電位層 ２２ 電源電位層 ２４ セラミック基板 ２７ 接地メタライズ層 ２８ 電源メタライズ層 ２９ 外部リード ３０ 内部配線引き回しパターン ３１ 樹脂 ３２ 純金属薄膜
ッケージ ７ 外部バンプ ８ チップシール部 ９ キャップシール部 ２１ 接地電位層 ２２ 電源電位層 ２４ セラミック基板 ２７ 接地メタライズ層 ２８ 電源メタライズ層 ２９ 外部リード ３０ 内部配線引き回しパターン ３１ 樹脂 ３２ 純金属薄膜
Claims (3)
- 【請求項１】 フリップチップ半導体装置用パッケージ
に於いて、半導体チップと、該半導体チップに形成され
たパッドと、該パッドに半田バンプ接続される内部端子
と、前記半田バンプとは絶縁され且つ前記半導体チップ
と接地電位または電源電位として電気的導通をとる低融
点ろう材とを有することを特徴とする半導体装置用パッ
ケージ。 - 【請求項２】 フリップチップ半導体装置用パッケージ
に於いて、半導体チップと、回路基板に半田バンプ接続
される外部端子と、該外部端子とは絶縁され且つ前記半
導体チップと接地電位または電源電位として電気的導通
をとる低融点ろう材を有することを特徴とする半導体装
置用パッケージ。 - 【請求項３】 前記低融点ろう材が少くとも２分割され
それぞれが接地電位，電源電位，電源を含む電気信号の
入出力を行うように半導体チップと電気的接続する構造
としたことを特徴とする請求項１または２記載の半導体
装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195761A JPH0645401A (ja) | 1992-07-23 | 1992-07-23 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195761A JPH0645401A (ja) | 1992-07-23 | 1992-07-23 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645401A true JPH0645401A (ja) | 1994-02-18 |
Family
ID=16346524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4195761A Withdrawn JPH0645401A (ja) | 1992-07-23 | 1992-07-23 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645401A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
| US6134428A (en) * | 1995-11-06 | 2000-10-17 | Seiko Epson Corporation | Wrist mounted communicator |
| US6396144B1 (en) | 1996-12-03 | 2002-05-28 | Seiko Epson Corporation | Mounting structure of semiconductor device, and communication apparatus using the same |
| KR100724505B1 (ko) * | 2003-11-25 | 2007-06-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 고성능 칩 캐리어 기판 |
| JP2014175642A (ja) * | 2013-03-13 | 2014-09-22 | Sony Corp | 半導体装置、半導体装置の製造方法 |
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
-
1992
- 1992-07-23 JP JP4195761A patent/JPH0645401A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
| US6134428A (en) * | 1995-11-06 | 2000-10-17 | Seiko Epson Corporation | Wrist mounted communicator |
| US6396144B1 (en) | 1996-12-03 | 2002-05-28 | Seiko Epson Corporation | Mounting structure of semiconductor device, and communication apparatus using the same |
| KR100724505B1 (ko) * | 2003-11-25 | 2007-06-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 고성능 칩 캐리어 기판 |
| JP2014175642A (ja) * | 2013-03-13 | 2014-09-22 | Sony Corp | 半導体装置、半導体装置の製造方法 |
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
| US10141278B2 (en) | 2013-11-29 | 2018-11-27 | International Business Machines Corporation | Chip mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124636A (en) | MMIC package | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| US3683241A (en) | Radio frequency transistor package | |
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| WO2002089207A2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| JPS6128219B2 (ja) | ||
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JP2728322B2 (ja) | 半導体装置 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| KR20040063784A (ko) | 반도체장치 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2004111938A (ja) | 半導体装置 | |
| JPH05144971A (ja) | チツプキヤリア構造 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH11508409A (ja) | 向上したパッド設計による電子パッケージ | |
| JP2007201517A (ja) | 半導体装置 | |
| JP2002203938A (ja) | ハイブリッド半導体装置 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH07221211A (ja) | 半導体装置 | |
| JP2001044243A (ja) | フリップチップ実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |