JPH06332409A

JPH06332409A - Liquid crystal display

Info

Publication number: JPH06332409A
Application number: JP5365794A
Authority: JP
Inventors: Takeshi Kuwata; 武志桑田; Enu Rutsukumongazan Temukaa; エヌルックモンガザンテムカー; Takanori Onishi; 孝宣大西; Masami Ito; 雅美伊藤
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 1993-03-24
Filing date: 1994-03-24
Publication date: 1994-12-02

Abstract

(57)【要約】【構成】シフトレジスタ１ａは、各選択電圧ベクトル
に対応した各行選択パターンをシリアルに並べたデータ
ａをＣＰに従ってシフトする。Ｎビットのビット幅を有
するラッチ回路２ａは、シフトレジスタ１ａの各段の出
力をラッチして、Ｎ本の出力を有する液晶駆動回路３の
各ａ入力端子に供給する。【効果】同時選択されるＬ本の行電極に容易に所望の
電圧パターンを設定できる。 (57) [Summary] [Structure] The shift register 1a shifts data a in which row selection patterns corresponding to respective selection voltage vectors are serially arranged according to CP. The latch circuit 2a having a bit width of N bits latches the output of each stage of the shift register 1a and supplies it to each a input terminal of the liquid crystal drive circuit 3 having N outputs. [Effect] A desired voltage pattern can be easily set to L row electrodes simultaneously selected.

Description

Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、高速応答する液晶表示
素子を適用することができる液晶表示装置に関し、特
に、複数ライン同時選択法によって行選択電圧を発生す
る単純マトリックス型の液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device to which a liquid crystal display element which responds at high speed can be applied, and more particularly to a simple matrix type liquid crystal display device which generates a row selection voltage by a multiple line simultaneous selection method. .

【０００２】[0002]

【従来の技術】従来、ＳＴＮ（スーパーツイステッドネ
マティック）液晶素子のように、印加電圧の実効値に依
存して応答する液晶表示素子が実用化されている。表示
切り替え速度の向上等のために高速応答する液晶素子が
望まれるが、高速応答する液晶素子は、オン状態とオフ
状態との間で光学的変化が小さくなり、コントラストが
低下するという問題があった。2. Description of the Related Art Conventionally, liquid crystal display elements such as STN (Super Twisted Nematic) liquid crystal elements that respond depending on the effective value of an applied voltage have been put into practical use. A liquid crystal element that responds at high speed is desired in order to improve the display switching speed. However, a liquid crystal element that responds at high speed has a problem that the optical change between the on state and the off state is small and the contrast is lowered. It was

【０００３】液晶素子の駆動法として一般的なものに、
素子がマトリックス状に配された液晶素子の各素子を１
走査線毎に選択して駆動する線順次駆動法がある。線順
次駆動法を用いた場合、応答時間が２００ｍｓｅｃ程度
を要するさほど高速でない液晶素子を用いたときには、
その応答時間は、線順次駆動波形の周期に比べて長い。
しかし、応答時間が２０〜１００ｍｓｅｃ程度に短くな
ると、その時間が線順次駆動波形の周期に近づく。その
結果、線順次駆動による選択期間においてオン状態とな
った素子が、非選択期間の間にオフ状態に戻ってしま
う。すなわち、オン状態とオフ状態とで明るさの差が小
さくなってしまう。この現象は、フレーム応答と呼ばれ
る。A general method for driving a liquid crystal element is
1 for each element of the liquid crystal element in which the elements are arranged in a matrix
There is a line-sequential driving method in which each scanning line is selected and driven. When the line-sequential driving method is used, when a liquid crystal element which does not have a high response time of about 200 msec is used,
The response time is longer than the cycle of the line-sequential drive waveform.
However, when the response time is shortened to about 20 to 100 msec, that time approaches the period of the line-sequential drive waveform. As a result, the element that is in the on state during the selection period by line-sequential driving returns to the off state during the non-selection period. That is, the difference in brightness between the on state and the off state becomes small. This phenomenon is called frame response.

【０００４】フレーム応答を解消するために、液晶素子
の応答速度の高速化に応じて線順次駆動の周波数を上げ
ることが考えられる。しかし、周波数を上げると、素子
に対する印加波形の周波数スペクトルが高くなるので、
表示の不均一化を引き起こす。In order to eliminate the frame response, it is conceivable to increase the frequency of line-sequential drive according to the increase in the response speed of the liquid crystal element. However, if the frequency is increased, the frequency spectrum of the applied waveform to the element becomes higher, so
Causes uneven display.

【０００５】以上のような問題を解消するための駆動方
法として、複数の走査線を一括して選択する複数ライン
同時選択法が考えられている。複数の走査線を同時に選
択して駆動すれば、選択信号のパルス幅を代えずに１つ
の行電極に与えられる選択信号の周期を短くできる。複
数ラインを同時に選択する方法として、ＳＩＤ ’９２
ＤＩＧＥＳＴ（１９９２年）Ｐ．２２８に記載された
全走査線を同時に選択する方法、およびＳＩＤ ’９２
ＤＩＧＥＳＴ（１９９２年）Ｐ．２３８に記載された
全走査線よりも少ない複数走査線を同時に選択する方法
（ＭＬＳ法）とがある。As a driving method for solving the above problems, a multiple line simultaneous selection method for collectively selecting a plurality of scanning lines has been considered. If a plurality of scanning lines are simultaneously selected and driven, the cycle of the selection signal applied to one row electrode can be shortened without changing the pulse width of the selection signal. SID '92 is a method to select multiple lines at the same time.
DIGEST (1992) P. 228, Method for selecting all scan lines simultaneously, and SID '92
DIGEST (1992) P. 238, there is a method (MLS method) of simultaneously selecting a plurality of scan lines smaller than all the scan lines.

【０００６】いずれの方法においても、選択信号は２つ
のレベルのうちのいずれかのレベルの信号である。それ
ぞれのレベルを＋１，−１で表わすと、同時に選択され
る走査線に与えられる各選択信号の時系列は、＋１，−
１で構成される直交関数である。表示データを与えるた
めの信号線側には、表示のオン／オフに相当するデータ
を＋１，−１で表わした場合に、上記直交関数と各デー
タとの比較結果に応じた印加電圧が与えられる。In either method, the selection signal is a signal having any one of two levels. When the respective levels are represented by +1, -1, the time series of the selection signals given to the scanning lines simultaneously selected is +1,-.
It is an orthogonal function composed of 1. When data corresponding to display on / off is represented by +1 and -1, an applied voltage corresponding to the result of comparison between the orthogonal function and each data is given to the signal line side for giving display data. .

【０００７】線順次駆動法によると、１／Ｎデューティ
駆動、２フレーム内交流化方式の場合には、正極性の選
択出力で走査線に対応する行電極の１本目からＮ本目ま
での走査をし、次に負極性の選択出力で１本目からＮ本
目までの走査を行なうことにより交流化を行なって、１
つの表示シーケンスが終了する。すなわち、各行電極
は、２フレームからなる１つの表示シーケンスにおいて
２回走査される。この場合、一時に選択される行電極は
１つであるから、印加電圧の極性を制御する行電極ドラ
イバは１つでよい。According to the line-sequential driving method, in the case of the 1 / N duty driving and the intra-frame alternating current driving method, the first to Nth row electrodes corresponding to the scanning lines are scanned by the positive selection output. Then, alternating current is performed by performing scanning from the first line to the Nth line with the negative selection output.
One display sequence ends. That is, each row electrode is scanned twice in one display sequence consisting of two frames. In this case, since only one row electrode is selected at a time, only one row electrode driver needs to control the polarity of the applied voltage.

【０００８】これに対して、ＭＬＳ法では、選択期間お
よびフレーム周期を線順次駆動法の場合と同じであると
すると、各走査線を、１つの表示シーケンスにおいて２
Ｌ回走査することができる。ここで、Ｌは、同時に選択
される走査線数である。そして、それぞれの走査線につ
いての各選択信号を１表示シーケンス中に分散すれば、
各行電極に与えられる選択信号の周期は短くなる。すな
わち線順次駆動法の場合に比べて、液晶素子の光学的変
化（オン状態とオフ状態との間の）が小さくなるのを抑
制することができる。よって、高速応答素子にも適用で
きる駆動法を実現できる。その際、選択される複数の走
査線に対応した行電極の極性を独立に制御する必要があ
る。図１１にＬ＝３の場合の行電極波形の一例を示す。
図１１において、Ｒ1 〜Ｒ9 はそれぞれ行電極を示す。On the other hand, in the MLS method, assuming that the selection period and the frame period are the same as those in the line-sequential driving method, each scanning line is divided into two in one display sequence.
It is possible to scan L times. Here, L is the number of scanning lines selected at the same time. Then, if each selection signal for each scanning line is dispersed in one display sequence,
The cycle of the selection signal given to each row electrode becomes short. That is, it is possible to suppress an optical change (between the on state and the off state) of the liquid crystal element from becoming smaller than that in the case of the line-sequential driving method. Therefore, it is possible to realize a driving method that can be applied to a high-speed response element. At that time, it is necessary to independently control the polarities of the row electrodes corresponding to the selected scanning lines. FIG. 11 shows an example of the row electrode waveform when L = 3.
In FIG. 11, R1 to R9 each represent a row electrode.

【０００９】[0009]

【発明が解決しようとする課題】同時に選択されるＬ行
の行電極に印加される電圧の極性を独立に制御する場
合、従来の行電極ドライバによって実現すると、Ｌ個の
ドライバが必要になる。Ｌを大きくとると、回路規模が
増大し液晶表示装置が高価なものになってしまう。すな
わち、Ｌの値を、フレーム応答を抑えつつ妥当な値にす
る必要がある。本願発明の発明者は、既に特開平６−２
７９０４号公報および特開平６−２７９０７号公報に記
載されているように、Ｌ本の走査線を一時に選択する駆
動方法であって行電極の極性をより効果的に制御する液
晶の駆動方法を提案している。以下、その方法について
簡単に説明する。When independently controlling the polarities of the voltages applied to the row electrodes of the L rows selected at the same time, when the conventional row electrode driver is used, L drivers are required. If L is large, the circuit scale increases and the liquid crystal display device becomes expensive. That is, it is necessary to set the value of L to a proper value while suppressing the frame response. The inventor of the present invention has already disclosed in Japanese Patent Laid-Open No.
As described in Japanese Patent Publication No. 7904 and Japanese Patent Laid-Open No. 6-27907, there is provided a driving method of selecting L scanning lines at a time, which is a driving method of liquid crystal for more effectively controlling the polarities of row electrodes. is suggesting. The method will be briefly described below.

【００１０】各行電極に印加される電圧は、選択信号が
有意のときには＋Ｖ_r ，−Ｖ_r （Ｖ_r ＞０）のいずれか
であって、非選択時には０とする。Ｎ本の行電極を各Ｌ
本のグループに分け１グループ内のＬ本の行電極を同時
に選択する。以下、簡単のために、ＮはＬの整数倍であ
って、Ｎ＝Ｍ×Ｌを満たすとする。すなわち、グループ
数はＭである。なお、同時に選択される各行電極からな
るグレープを行電極サブグループと呼ぶ。また、１つの
行電極サブグループを構成する各行電極は、連続して配
置されているものである必要はない。とびとびの行電極
を集めて行電極サブグループを構成してもよい。The voltage applied to each row electrode is either + V _r or -V _r (V _r > 0) when the selection signal is significant, and 0 when not selected. N row electrodes for each L
Divide into book groups and select L row electrodes in one group at the same time. Hereinafter, for simplicity, it is assumed that N is an integral multiple of L and satisfies N = M × L. That is, the number of groups is M. It should be noted that a group of row electrodes that are simultaneously selected is called a row electrode subgroup. In addition, each row electrode forming one row electrode subgroup does not have to be continuously arranged. Row electrodes may be grouped together to form row electrode subgroups.

【００１１】ｍ番目（ｍは１〜Ｍのいずれか）の行電極
サブグループが選択されるときにグループを構成する各
行電極に印加される選択電圧は、各行電極に印加される
電圧を要素とするＬ次のベクトルを時系列に従って並べ
たもので表わせる。これを選択電圧行列と呼ぶ。また、
選択電圧行列を構成する列ベクトルを選択電圧ベクトル
と呼ぶ。よって、選択電圧行列が決まった後は、選択電
圧行列を構成する選択電圧ベクトルの各要素を対応する
行電極に電圧として印加する。全ての選択電圧ベクトル
について、順次各行電極に電圧を印加することにより１
つの行電極サブグループの選択が完了する。When the m-th (where m is any of 1 to M) row electrode subgroup is selected, the selection voltage applied to each row electrode forming the group includes the voltage applied to each row electrode as an element. The L-th order vector can be represented by a time-series arrangement. This is called a selection voltage matrix. Also,
The column vector forming the selection voltage matrix is called a selection voltage vector. Therefore, after the selection voltage matrix is determined, each element of the selection voltage vector forming the selection voltage matrix is applied as a voltage to the corresponding row electrode. 1 for all selection voltage vectors by sequentially applying voltage to each row electrode
The selection of one row electrode subgroup is complete.

【００１２】次に、選択電圧行列の構成方法について説
明する。まず、要素が＋Ｖ_r または−Ｖ_r からなり、自
身の転置行列との積が単位行列のスカラ倍となるＬ行Ｋ
列の行列（直交行列）Ａ＝［α₁ ，α₂ ，・・・，α
_K ］を選ぶ。ここで、α_q （ｑ＝１〜Ｋ）はＬ個の要素
を有する適当な縦ベクトル、ＫはＫ≧Ｌとなる整数であ
る。Ｋをあまり大きく設定すると行電極選択に必要な選
択パルス数も大きくなるので、Ｋはとりうる値のうち最
も小さい値とすることが望ましい。Next, a method of forming the selection voltage matrix will be described. First, L rows K whose elements are + V _r or −V _r and whose product with the transposed matrix is a scalar multiple of the unit matrix.
Column matrix (orthogonal matrix) A = [α ₁ , α ₂ , ..., α
Select _K ]. Here, α _q (q = 1 to K) is an appropriate vertical vector having L elements, and K is an integer satisfying K ≧ L. If K is set too large, the number of selection pulses required for row electrode selection also increases, so K is preferably set to the smallest possible value.

【００１３】図１２に、Ｌ＝４，８でＫ＝４，８とした
場合の行列Ａの具体例を挙げる。各種行列を用いて液晶
素子を駆動した結果、図１２の（ａ），（ｃ）に示すア
ダマール行列を採用すると表示むらが抑制されることが
確認されている。Ｌ＝２^p でない場合には、自身の転置
行列との積が単位行列のスカラ倍になるＫ次の行列から
任意の（Ｋ−Ｌ）行を削ることにより、Ｌ行Ｋ列の行列
Ａを構成できる。FIG. 12 shows a specific example of the matrix A when L = 4,8 and K = 4,8. As a result of driving the liquid crystal element using various matrices, it has been confirmed that display unevenness is suppressed when the Hadamard matrix shown in (a) and (c) of FIG. 12 is adopted. If L = 2 ^p is not satisfied, the matrix A having L rows and K columns is deleted by deleting an arbitrary (K−L) row from the K-th order matrix whose product with the transposed matrix is a scalar multiple of the unit matrix. Can be configured.

【００１４】特開平６−２７９０４号公報および特開平
６−２７９０７号公報には、さらに、選択電圧列とし
て、少なくともα₁ ，α₂ ，・・・，α_K ，−α₁ ，−
α₂ ，・・・，−α_K の各選択電圧ベクトルを配列した
ベクトルの列を選ぶようにすることが記載されている。
すなわち、選択電圧列中に各ベクトルが１回ずつ現われ
るようにした２Ｋ個のベクトルからなる選択電圧列を選
ぶことができる。そのように選択することにより、一般
的に、駆動の交流化がはかれる。Further, in JP-A-6-27904 and JP-A-6-27907, at least α ₁ , α ₂ , ..., α _K , -α ₁ , -as a selection voltage sequence.
It is described that a vector column in which selection voltage vectors α ₂ , ..., −α _K are arranged is selected.
In other words, it is possible to select a selection voltage string consisting of 2K vectors in which each vector appears once in the selection voltage string. By making such a selection, generally an alternating drive is achieved.

【００１５】なお、選択電圧行列を構成する列ベクトル
をさらに増やしてもよい。例えば、Ｌ＝２の場合には、
行電極サブグループとしてとりうる電位状態は２⁴ ＝１
６通りある。よって、例えば、１６通りの全てを選択電
圧ベクトルとして含む選択電圧行列とすることもでき
る。また、選択電圧ベクトルの時系列の配列順序は任意
である。１つの行電極サブグループが選択されるたびに
順序を入れ替えたりずらしたり、１表示シーケンスが終
わる毎に入れ替えたりすることもできる。表示むらを抑
制するには、入れ替えを適当に実行することが好まし
い。The column vectors forming the selection voltage matrix may be further increased. For example, when L = 2,
Potential states that can be taken as a row electrode subgroup are 2 ⁴ = 1
There are 6 ways. Therefore, for example, a selection voltage matrix that includes all 16 patterns as selection voltage vectors can be used. Further, the time series arrangement order of the selection voltage vectors is arbitrary. The order may be changed or shifted each time one row electrode subgroup is selected, or may be changed each time one display sequence is completed. In order to suppress the display unevenness, it is preferable to appropriately perform the replacement.

【００１６】次に、選択電圧ベクトルで表される選択電
圧を各行電極に印加するタイミングについて説明する。
高速応答液晶素子のフレーム応答を抑制するためには、
選択信号を１表示シーケンス内で分散し、各行電極につ
いての非選択期間の長さが短くなるようにするとよい。
つまり、ある行電極サブグループについて各選択電圧ベ
クトルで表される各印加パターンに従って連続して選択
信号を与える（電圧を印加する）のではなく、１つまた
はいくつかの選択電圧ベクトルによる電圧印加を実行し
たら、他の行電極サブグループに対する制御に移行すべ
きである。一般的には、選択電圧ベクトルの分割数を増
やした方が、非選択期間が短縮されるので、フレーム応
答の抑制に効果的である。また、選択信号の分散は均一
化される方が望ましい。よって、ある電極サブグループ
について１つの選択電圧ベクトルによる電圧印加が終わ
ると、他の行電極サブグループについての電圧印加制御
に移行するのがよい。Next, the timing of applying the selection voltage represented by the selection voltage vector to each row electrode will be described.
In order to suppress the frame response of the high-speed response liquid crystal element,
It is preferable that the selection signals be dispersed in one display sequence so that the length of the non-selection period for each row electrode is shortened.
That is, instead of continuously applying a selection signal (applying a voltage) according to each application pattern represented by each selection voltage vector for a certain row electrode subgroup, voltage application by one or several selection voltage vectors is performed. Once done, control should be transferred to other row electrode subgroups. In general, increasing the number of divisions of the selection voltage vector shortens the non-selection period, which is effective in suppressing the frame response. Further, it is desirable that the distribution of the selection signals be uniform. Therefore, when the voltage application by one selection voltage vector is completed for a certain electrode subgroup, it is preferable to shift to the voltage application control for another row electrode subgroup.

【００１７】表示のための信号が与えられる列電極に印
加される信号は、以下のように決定される。今選択され
ている選択電圧ベクトルの＋Ｖ_r の要素を１とし、−Ｖ
_r の要素を０としたものをデータ列βとする。また、１
つの列電極に与えられるべき各データのうち今選択され
ている各行電極に対応したものをデータ列γとする。デ
ータ列βとデータ列γとの間で対応する要素毎に排他的
論理和をとる。そして、演算の結果の算術和をとる。従
って、例えば値が異なっている要素の数がｉ個あれば、
算術和はｉである。列電極に印加される電圧はＶ_i と定
められる。The signal applied to the column electrode to which the signal for display is given is determined as follows. The element of + V _r of the selected voltage vector currently selected is set to 1 and −V
_A data string β is one in which the element of _r is 0. Also, 1
Of the data to be given to one column electrode, the data column γ corresponds to each row electrode that is currently selected. Exclusive OR is performed for each corresponding element between the data sequence β and the data sequence γ. Then, the arithmetic sum of the calculation results is taken. Therefore, for example, if the number of elements with different values is i,
The arithmetic sum is i. The voltage applied to the column electrodes is defined as V _i .

【００１８】ここで、Ｖ_i は、Ｖ₀ ＜Ｖ₁ ＜・・・＜Ｖ
_L となる（Ｌ＋１）個の電圧レベルから選ばれる。電圧
レベルの絶対値は液晶素子のしきい値電圧等によって決
定される。また、これらの値は列電圧が交流化されるよ
うに選択されることが望ましい。Ｖ_i ＝（（２ｉ−Ｌ）
／Ｌ）Ｖ_c ，Ｖ_r =(Ｎ^1/2 ／Ｌ）Ｖ_c とすると、電圧実
効値のＶ_ON／Ｖ_OFF を最大にすることができる。ここ
で、Ｖ_c は列電極に印加される電圧のうちの最大値であ
る。もちろん、上記条件以外の条件を採用することもで
きる。つまり、その条件の近傍で最もよいコントラスト
比が得られるようにＶ_i ，Ｖ_r を調整してもよい。Here, V _i is V ₀ <V ₁ <... <V
_It is selected from (L + 1) voltage levels of L. The absolute value of the voltage level is determined by the threshold voltage of the liquid crystal element and the like. Also, these values are preferably selected so that the column voltage is alternating. _{V i = ((2i-L} )
/ L) V _c , V _r = (N ^1/2 / L) V _c , V _ON / V _OFF of the voltage effective value can be maximized. Here, V _c is the maximum value of the voltages applied to the column electrodes. Of course, conditions other than the above can be adopted. That is, V _i and V _r may be adjusted so that the best contrast ratio can be obtained in the vicinity of the condition.

【００１９】表示データが２値ではなく階調を有する場
合には、フレーム間引き法によって階調を実現すること
ができる。また、特願平４−２６９５６０号明細書で提
案されているような振幅変調を用いることもできる。な
お、上記説明ではＮ＝Ｍ×Ｌの場合について説明した
が、各行電極サブグループを構成する行電極数を全て等
しくするということができない場合には、ダミーの行電
極を導入して、全ての行電極サブグループに含まれる行
電極数を等しいものと仮想することができる。When the display data has gradation instead of binary, gradation can be realized by the frame thinning method. Also, amplitude modulation as proposed in Japanese Patent Application No. 4-269560 may be used. In the above description, the case of N = M × L has been described. However, if it is not possible to equalize the number of row electrodes forming each row electrode subgroup, dummy row electrodes are introduced and all the row electrode subgroups are introduced. The number of row electrodes included in the row electrode subgroup can be assumed to be equal.

【００２０】以上に述べたように、本願発明の発明者
は、Ｌ本の走査線を一時に選択する駆動方法であって行
電極の極性をより効果的に制御する液晶の駆動方法を提
案したが、本発明は、そのような駆動方法に適する行電
極ドライバ（行電圧発生回路）を備えた液晶表示装置を
提供することを目的とする。As described above, the inventor of the present invention has proposed a driving method for selecting L scanning lines at a time and a liquid crystal driving method for more effectively controlling the polarities of the row electrodes. However, an object of the present invention is to provide a liquid crystal display device including a row electrode driver (row voltage generation circuit) suitable for such a driving method.

【００２１】[0021]

【課題を解決するための手段】請求項１記載の発明に係
る液晶表示装置は、複数の行電極と列電極とで駆動され
る液晶表示素子の行電極を複数同時に選択して駆動する
装置であって、同時選択された行電極の表示素子上の位
置に対応する画像信号を直交関数で変換した直交変換信
号にもとづく電圧を、各列電極に印加する列電圧発生回
路と、直交変換信号を復元しうる直交関数で構成された
行選択パターン信号にもとづく電圧を、同時選択された
複数の行電極に印加する行電圧発生回路とを備えた液晶
表示装置において、行電圧発生回路が、同時選択される
各行電極を順次指定する行電極選択手段と、行電極選択
手段によって選択される各行電極に印加される電圧に対
応した行選択パターン信号出力する行選択パターン設定
手段と、行電極選択手段が指定した各行電極に対して、
行選択パターン設定手段が設定したパターンに応じた電
圧を印加する行電極駆動手段とを備えたものである。A liquid crystal display device according to the present invention is a device for simultaneously selecting and driving a plurality of row electrodes of a liquid crystal display element driven by a plurality of row electrodes and column electrodes. Therefore, a column voltage generation circuit that applies a voltage based on an orthogonal transformation signal obtained by converting the image signal corresponding to the position of the simultaneously selected row electrodes on the display element by the orthogonal function to the column voltage generation circuit and the orthogonal transformation signal In a liquid crystal display device including a row voltage generation circuit that applies a voltage based on a row selection pattern signal composed of a recoverable orthogonal function to a plurality of simultaneously selected row electrodes, Row electrode selection means for sequentially designating each row electrode, row selection pattern setting means for outputting a row selection pattern signal corresponding to the voltage applied to each row electrode selected by the row electrode selection means, and row electrode selection means. For each row electrode means specifies,
It is provided with a row electrode driving means for applying a voltage according to the pattern set by the row selection pattern setting means.

【００２２】請求項２記載の発明に係る液晶表示装置
は、行電極駆動手段が、それぞれが行電極に対応したＮ
本の選択信号を入力するとともに、それぞれが行電極に
対応したＮ本の電圧設定信号を入力し、選択信号によっ
て指定された行電極に対して電圧設定信号が示す行電圧
を印加する液晶駆動回路を備え、行電極選択手段が、選
択されるべき各行電極に対応した各選択信号を有意にす
るとともにそれ以外の各行電極に対応した各選択信号を
非有意にして液晶駆動回路に各選択信号を与える選択信
号並列出力器を備え、行選択パターン設定手段が、選択
されるべき各行電極に対応した行選択パターン信号中の
対応データを電圧設定信号として液晶駆動回路に与える
電圧設定信号並列出力器を備えた構成になっているもの
である。In a liquid crystal display device according to a second aspect of the present invention, the row electrode driving means has N electrodes each corresponding to a row electrode.
Liquid crystal drive circuit for inputting a selection signal of a book and also for inputting N voltage setting signals respectively corresponding to the row electrodes and applying a row voltage indicated by the voltage setting signal to the row electrode designated by the selection signal. The row electrode selection means makes each selection signal corresponding to each row electrode to be selected significant and makes each selection signal corresponding to each other row electrode non-significant and sends each selection signal to the liquid crystal drive circuit. And a row selection pattern setting means for providing the liquid crystal drive circuit with the corresponding data in the row selection pattern signal corresponding to each row electrode to be selected as a voltage setting signal to the liquid crystal drive circuit. It has a built-in configuration.

【００２３】請求項３記載の発明に係る液晶表示装置
は、選択信号並列出力器の並列出力数および電圧設定信
号並列出力器の並列出力数が全行電極数Ｎに等しくなっ
ているものである。In the liquid crystal display device according to the third aspect of the present invention, the number of parallel outputs of the selection signal parallel output device and the number of parallel outputs of the voltage setting signal parallel output device are equal to the number N of all-row electrodes. .

【００２４】請求項４記載の発明に係る液晶表示装置
は、選択信号並列出力器が、選択信号の有意期間を示す
データをシフトするシフトレジスタと、同時に選択され
る行電極からなるグループの選択切り替えタイミングに
同期したラッチパルスで、シフトレジスタの内容をラッ
チして液晶駆動回路に出力するラッチ回路とを備え、電
圧設定信号並列出力器が、行選択パターン列をシフトす
るシフトレジスタと、上記ラッチパルスで、シフトレジ
スタの内容をラッチして液晶駆動回路に出力するラッチ
回路を備えた構成になっているものである。ここで、選
択信号の有意期間を示すデータをシフトするシフトレジ
スタは、液晶駆動回路に与えられる各選択信号に応じた
選択信号パターンを供給し、行選択パターン列をシフト
するシフトレジスタは、行選択パターン信号を供給する
ものとなっている。In a liquid crystal display device according to a fourth aspect of the present invention, the selection signal parallel output device has a shift register for shifting data indicating a significant period of the selection signal and selection switching of a group including row electrodes simultaneously selected. A latch circuit for latching the contents of the shift register and outputting the contents to the liquid crystal drive circuit with a latch pulse synchronized with the timing, and the voltage setting signal parallel output device shifts the row selection pattern column and the latch pulse. The latch circuit for latching the content of the shift register and outputting it to the liquid crystal drive circuit is provided. Here, the shift register that shifts the data indicating the significant period of the selection signal supplies the selection signal pattern corresponding to each selection signal given to the liquid crystal drive circuit, and the shift register that shifts the row selection pattern column is the row selection pattern. A pattern signal is supplied.

【００２５】請求項５記載の発明に係る液晶表示装置
は、電圧設定信号並列出力器におけるシフトレジスタに
供給されるシフトクロックの周波数が、選択信号並列出
力器におけるシフトレジスタに供給されるシフトクロッ
クの周波数よりも高くなっているものである。In the liquid crystal display device according to a fifth aspect of the present invention, the frequency of the shift clock supplied to the shift register in the voltage setting signal parallel output device is the shift clock frequency supplied to the shift register in the selection signal parallel output device. It is higher than the frequency.

【００２６】請求項６記載の発明に係る液晶表示装置
は、選択信号並列出力器が、同時に選択される行電極か
らなるグループの数をＭとした場合にＭの自然数倍の並
列出力数を有し、電圧設定信号並列出力器が、各グルー
プ内を構成する行電極数をＬとするとＬの自然数倍の並
列出力数を有する構成になっているものである。In the liquid crystal display device according to a sixth aspect of the present invention, when the number of groups of row electrodes simultaneously selected by the selection signal parallel output device is M, a parallel output number that is a natural number multiple of M is output. The voltage setting signal parallel output device has a parallel output number that is a natural number multiple of L, where L is the number of row electrodes forming each group.

【００２７】請求項７記載の発明に係る液晶表示装置
は、電圧設定信号並列出力器が、行選択パターン列をシ
フトするシフトレジスタと、同時に選択される行電極か
らなるグループの選択切り替えタイミングに同期したラ
ッチパルスでシフトレジスタの内容をラッチして液晶駆
動回路に出力するラッチ回路を備えた構成になっている
ものである。In the liquid crystal display device according to a seventh aspect of the present invention, the voltage setting signal parallel output device is synchronized with the selection switching timing of the group consisting of the shift register that shifts the row selection pattern columns and the row electrodes that are simultaneously selected. With the latch pulse, the contents of the shift register are latched and output to the liquid crystal drive circuit.

【００２８】そして、請求項８記載の発明に係る液晶表
示装置は、選択信号並列出力器が、選択信号の有意期間
を示すデータを、同時に選択される行電極からなるグル
ープの選択切り替えタイミングに同期したラッチパルス
でシフトし、各段のタップ出力を各グループの選択信号
として液晶駆動回路に与えるシフトレジスタを備えた構
成になっているものである。In the liquid crystal display device according to the eighth aspect of the present invention, the selection signal parallel output device synchronizes the data indicating the significant period of the selection signal with the selection switching timing of the group of row electrodes simultaneously selected. It is configured to include a shift register that shifts by the latch pulse and applies the tap output of each stage to the liquid crystal drive circuit as a selection signal of each group.

【００２９】なお、特に、請求項２記載の発明に係る液
晶表示装置において、選択信号並列出力器の並列出力数
を電圧設定信号並列出力器の並列出力数と等しくしても
よい。その場合には、行選択パターン設定制御がより簡
略化される。また、請求項６記載の発明に係る液晶表示
装置において、選択信号並列出力器が並列出力数Ｍを有
し、電圧設定信号並列出力器が並列出力数Ｌを有する構
成を採用してもよい。その場合には、各並列出力器の規
模が小さくて済み、より簡略化された構成で、同時選択
されるＬ本の行電極に所望の電圧パターンを設定でき
る。請求項６記載の発明に係る液晶表示装置において、
選択信号並列出力器を、同時に選択される行電極からな
るグループの選択切り替えタイミングに同期したラッチ
パルスで、液晶駆動回路に与えられる各選択信号に応じ
た選択信号パターンをラッチして液晶駆動回路に出力す
るラッチ回路を備えた構成としてもよい。その場合に
は、ある行電極サブグループが選択されるときに、その
行電極サブグループの選択を有意にする情報とその他の
行電極サブグループの選択を非有意にする情報がラッチ
されて液晶駆動回路に供給される。すなわち、液晶駆動
回路に対して、選択すべき行電極サブグループを示す情
報を確実に供給できる。さらに、選択信号並列出力器
を、選択信号の有意期間を示すデータを、同時に選択さ
れる行電極からなるグループの選択切り替え周期に等し
い周期のシフトパルスでシフトし、各段のタップ出力を
ラッチ回路に与えるシフトレジスタを備えた構成として
もよい。その場合には、シフトレジスタは、選択される
べき行電極サブグループの選択を有意にするための情報
が、ラッチタイミング時においてラッチ回路にラッチさ
れるように、選択信号パターンを順次シフトする。よっ
て、液晶表示素子側からの雑音のパターン設定側への影
響が低減される。In particular, in the liquid crystal display device according to the second aspect of the invention, the number of parallel outputs of the selection signal parallel output device may be equal to the number of parallel outputs of the voltage setting signal parallel output device. In that case, the row selection pattern setting control is further simplified. Further, in the liquid crystal display device according to the sixth aspect of the present invention, the selection signal parallel output device may have the parallel output number M and the voltage setting signal parallel output device may have the parallel output number L. In that case, the scale of each parallel output device may be small, and a desired voltage pattern can be set to the L row electrodes simultaneously selected with a simpler configuration. In the liquid crystal display device according to the invention of claim 6,
The selection signal parallel output device latches the selection signal pattern according to each selection signal given to the liquid crystal drive circuit with the latch pulse synchronized with the selection switching timing of the group of row electrodes selected at the same time, and the liquid crystal drive circuit is latched. A configuration including a latch circuit for outputting may be used. In that case, when a row electrode subgroup is selected, the information that makes the selection of the row electrode subgroup significant and the information that makes the selection of the other row electrode subgroup insignificant are latched and the liquid crystal drive is performed. Supplied to the circuit. That is, the information indicating the row electrode subgroup to be selected can be reliably supplied to the liquid crystal drive circuit. Further, the selection signal parallel output device shifts the data indicating the significant period of the selection signal with a shift pulse having a cycle equal to the selection switching cycle of the group of row electrodes simultaneously selected, and the tap output of each stage is latched. It may be configured to include a shift register given to the above. In that case, the shift register sequentially shifts the selection signal pattern so that the information for making the selection of the row electrode subgroup to be selected significant is latched in the latch circuit at the latch timing. Therefore, the influence of noise from the liquid crystal display element side on the pattern setting side is reduced.

【００３０】[0030]

【作用】請求項１記載の発明における行選択パターン設
定手段は、行電極選択手段によって指定された行電極サ
ブグループ内の各行電極に対して印加されるべき電圧パ
ターンを一時に行電極駆動手段に供給する。According to the first aspect of the invention, the row selection pattern setting means temporarily applies to the row electrode driving means a voltage pattern to be applied to each row electrode in the row electrode subgroup designated by the row electrode selection means. Supply.

【００３１】請求項２記載の発明における各並列出力器
は、液晶駆動回路に対して、選択されるべき行電極サブ
グループを構成する各行電極を示す情報と各行電極に印
加されるべき電圧パターンを示す情報とを一括して供給
する。In each parallel output device according to the second aspect of the present invention, information indicating each row electrode forming a row electrode subgroup to be selected and a voltage pattern to be applied to each row electrode are provided to the liquid crystal drive circuit. The information shown is supplied in a batch.

【００３２】請求項３記載の発明における各並列出力器
は、同一の段数Ｎを有し、行選択パターン設定制御をさ
らに簡略化する。Each parallel output device in the invention according to claim 3 has the same number of stages N, and further simplifies the row selection pattern setting control.

【００３３】請求項４記載の発明における選択信号並列
出力器側のラッチ回路は、選択されるべき行電極サブグ
ループ内の各行電極に対する選択を有意にするための情
報をラッチするとともに、その他の行電極に対する選択
を非有意にするための情報をラッチして、全行電極に対
する選択・非選択を示す情報を液晶駆動回路に与える。
また、電圧設定信号並列出力器側のシフトレジスタは、
選択されるべき行電極サブグループ内の各行電極に対す
る選択を有意にするための情報が、ラッチタイミング時
においてラッチ回路にラッチされるように、選択信号パ
ターンを順次シフトする。The latch circuit on the side of the selection signal parallel output device according to the invention of claim 4 latches information for making the selection for each row electrode in the row electrode sub-group to be selected significant, and at the other rows. Information for making the selection for the electrodes insignificant is latched, and information indicating selection / non-selection for all row electrodes is given to the liquid crystal drive circuit.
Also, the shift register on the side of the voltage setting signal parallel output device is
The selection signal pattern is sequentially shifted so that the information for making significant the selection for each row electrode in the row electrode subgroup to be selected is latched by the latch circuit at the latch timing.

【００３４】請求項５記載の発明における電圧設定信号
並列出力器側のシフトレジスタは、選択信号パターンを
シフトするシフトレジスタよりも高速でデータをシフト
し、ある行電極サブグループに与えられるパターンとは
異なるパターンを次の行電極サブグループに与えること
を可能にする。The shift register on the side of the voltage setting signal parallel output device in the fifth aspect of the present invention shifts the data at a higher speed than the shift register for shifting the selection signal pattern, and the pattern given to a certain row electrode subgroup is Allows different patterns to be applied to the next row electrode subgroup.

【００３５】請求項６記載の発明における電圧設定信号
並列出力器は、同時選択行電極数Ｌにもとづく並列出力
数を有し、選択信号並列出力器は、行電極サブグループ
数Ｍにもとづく並列出力数を有する。よって、各並列出
力器の規模は小さくて済む。The voltage setting signal parallel output device according to the invention of claim 6 has a parallel output number based on the number L of simultaneously selected row electrodes, and the selection signal parallel output device has a parallel output based on the number M of row electrode subgroups. Have a number. Therefore, the scale of each parallel output device can be small.

【００３６】請求項７記載の発明におけるラッチ回路
は、ある行電極サブグループが選択されるときに、その
行電極サブグループに与えられるべき行選択パターンを
ラッチして液晶駆動回路に与える。また、シフトレジス
タは、ラッチ回路のラッチタイミングにおいて、ある行
電極サブグループに与えられるべき行選択パターンがラ
ッチされるように、シリアル化された行選択パターンを
シフトする。According to the seventh aspect of the invention, when a certain row electrode subgroup is selected, the latch circuit latches a row selection pattern to be given to the row electrode subgroup and gives it to the liquid crystal drive circuit. Further, the shift register shifts the serialized row selection pattern so that the row selection pattern to be given to a certain row electrode subgroup is latched at the latch timing of the latch circuit.

【００３７】そして、請求項８記載の発明における選択
信号並列出力器は、ある行電極サブグループが選択され
るときに、液晶駆動回路がその行電極サブグループに含
まれる行電極を選択できるように、その行電極サブグル
ープに対応した出力を有意にする。According to the eighth aspect of the present invention, in the selection signal parallel output device, when a certain row electrode subgroup is selected, the liquid crystal drive circuit can select the row electrodes included in the row electrode subgroup. , Make the output corresponding to the row electrode subgroup significant.

【００３８】[0038]

【実施例】以下、本発明の各実施例を図面を参照して説
明する。実施例１．図１は本発明の第１の実施例による液晶表示
装置における行電圧発生回路の構成を示すブロック図で
ある。図に示すように、シフトレジスタ１ａは、段数Ｎ
（Ｎ：全行電極数）のシフトレジスタであり、各選択電
圧ベクトルに対応した各行選択パターンをシリアルに並
べたデータａをシフトクロックパルス（ＣＰ）に従って
シフトする。行選択パターンとは、例えば図１２に即し
て説明すると、＋１または−１を要素とする行列の−１
の要素を０に置き換えた行列における各列が示すパター
ンである。Ｎビットのビット幅を有するラッチ回路２ａ
は、シフトレジスタ１ａの各段の出力をラッチして、Ｎ
本の出力を有する液晶駆動回路３の各ａ入力端子に供給
する。Embodiments of the present invention will be described below with reference to the drawings. Example 1. 1 is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a first embodiment of the present invention. As shown in the figure, the shift register 1a has N stages.
This is a (N: total number of row electrodes) shift register, which shifts data a in which row selection patterns corresponding to each selection voltage vector are serially arranged in accordance with a shift clock pulse (CP). For example, the row selection pattern will be described with reference to FIG. 12, and the matrix -1 having +1 or -1 as an element is -1.
Is a pattern indicated by each column in the matrix in which the elements of are replaced by 0. Latch circuit 2a having a bit width of N bits
Latches the output of each stage of the shift register 1a,
It is supplied to each a input terminal of the liquid crystal drive circuit 3 having a book output.

【００３９】シフトレジスタ１ｂは、段数Ｎ（Ｎ：全行
電極数）のシフトレジスタであり、行電極の１選択期間
の間有意になるデータｂを、ＣＰに従ってシフトする。
Ｎビットのビット幅を有するラッチ回路２ｂは、シフト
レジスタ１ｂの各段の出力をラッチして、液晶駆動回路
３の各ｂ入力端子に供給する。すなわち、選択信号パタ
ーンがラッチ回路２ｂから液晶駆動回路３に与えられ
る。ラッチ回路２ａ，２ｂのｎ番目のタップ出力は、ｎ
番目の行電極に対応する。液晶駆動回路３には、＋Ｖ
_r ，０，−Ｖ_r の電圧が供給されている。そして、液晶
駆動回路３は、各（ａ，ｂ）入力のデータの組み合わせ
に応じて、各行電圧を、＋Ｖ_r ，０，−Ｖ_rのいずれか
に設定する。The shift register 1b is a shift register having the number of stages N (N: the total number of row electrodes), and shifts the data b which becomes significant during one selection period of the row electrodes according to CP.
The latch circuit 2b having a bit width of N bits latches the output of each stage of the shift register 1b and supplies it to each b input terminal of the liquid crystal drive circuit 3. That is, the selection signal pattern is given to the liquid crystal drive circuit 3 from the latch circuit 2b. The n-th tap output of the latch circuits 2a and 2b is n
Corresponds to the th row electrode. The liquid crystal drive circuit 3 has + V
_r, 0, voltage of -V _r is supplied. Then, the liquid crystal drive circuit 3 sets each row voltage to either + V _r , 0, or −V _r according to the combination of the data of each (a, b) input.

【００４０】図１には示されていないが、液晶駆動回路
３の出力側には液晶素子が接続されている。なお、一時
に選択される行電極の数をＬとしたとき、ＮがＬの倍数
になっていない場合には、液晶駆動回路３の出力Ｏ_n
（ｎ：１〜Ｎ）にはダミー出力が含まれることになる。
また、列電圧発生回路（図示せず）は、同時選択された
行電極の表示素子上の位置に対応する画像信号を直交関
数で変換した直交変換信号にもとづく電圧を、前記各列
電極に印加する。例えば、既に説明したように、行選択
パターンと選択された行に対応する列の画像信号との排
他的論理和をとり、その結果の算術和に応じた列電圧を
印加する。Although not shown in FIG. 1, a liquid crystal element is connected to the output side of the liquid crystal drive circuit 3. Incidentally, when the number of row electrodes that are selected in the temporary is L, when the N is not a multiple of L, the output O _n of the liquid crystal drive circuit 3
A dummy output will be included in (n: 1 to N).
A column voltage generation circuit (not shown) applies a voltage based on an orthogonal transformation signal obtained by transforming an image signal corresponding to the position of the simultaneously selected row electrodes on the display element to each column electrode. To do. For example, as already described, the exclusive OR of the row selection pattern and the image signal of the column corresponding to the selected row is calculated, and the column voltage according to the arithmetic sum of the results is applied.

【００４１】この実施例では、行電極選択手段は、シフ
トレジスタ１ｂおよびラッチ回路２ｂで構成される。行
電圧発生手段は、シフトレジスタ１ａ、ラッチ回路２ａ
および液晶駆動回路３で構成される。また、ラッチ回路
２ｂは選択信号並列出力器の一例であり、ラッチ回路１
ａは電圧設定信号並列出力器の一例である。In this embodiment, the row electrode selecting means is composed of the shift register 1b and the latch circuit 2b. The row voltage generating means includes a shift register 1a and a latch circuit 2a.
And a liquid crystal drive circuit 3. The latch circuit 2b is an example of a selection signal parallel output device, and the latch circuit 1b
a is an example of a voltage setting signal parallel output device.

【００４２】次に動作について説明する。ここでは、Ｌ
＝３の場合について説明する。すなわち、図１１に示し
たように、各行電極Ｒn のうち、Ｒ1 〜Ｒ3 のグルー
プ、Ｒ4 〜Ｒ6 のグループ、Ｒ7 〜Ｒ9 のグループ等が
同時選択されるグループである。各行電極サブグループ
は、それぞれ３つの行電極を含む。この実施例では、第
１番目の行電極サブグループから第Ｍ番目の行電極サブ
グループまでをそれぞれ１回走査する間（以下、これを
１フレームという。）で、各行電極サブグループには同
一の行選択パターンが設定される。そして、所定回のフ
レームの走査が完了すると、１画面の表示シーケンスが
終了することになる。Next, the operation will be described. Here, L
The case of = 3 will be described. That is, as shown in FIG. 11, among the row electrodes Rn, the groups of R1 to R3, the groups of R4 to R6, the groups of R7 to R9, etc. are simultaneously selected groups. Each row electrode subgroup includes three row electrodes, respectively. In this embodiment, while scanning from the first row electrode subgroup to the Mth row electrode subgroup once each (hereinafter, this is referred to as one frame), the same row electrode subgroup is used. The row selection pattern is set. Then, when the scanning of the frame for a predetermined number of times is completed, the display sequence of one screen is ended.

【００４３】図２に示すように、ラッチ回路２ａ，２ｂ
に供給されるラッチパルス（ＬＰ）信号の周期は、各行
電圧の選択期間に等しい。また、ＬＰの１周期の間にＬ
（この場合には３）個のＣＰが発生する。データｂは選
択期間に応じた期間の有意区間（ハイレベル区間）を有
する。また、行選択パターンに対応するデータａはＣＰ
の３周期分の有意区間を有する。As shown in FIG. 2, the latch circuits 2a and 2b are provided.
The period of the latch pulse (LP) signal supplied to the same is equal to the selection period of each row voltage. In addition, L during one cycle of LP
(3 in this case) CPs are generated. The data b has a significant section (high-level section) corresponding to the selection period. Further, the data a corresponding to the row selection pattern is CP
Has a significant section of 3 cycles.

【００４４】データａは、ＣＰによってシフトレジスタ
１ａ内でシフトされ、データｂは、ＣＰによってシフト
レジスタ１ｂ内でシフトされる。Ｌ個のＣＰが発生され
る毎に１個のＬＰが発生する。ラッチ回路２ａは、ＬＰ
によってシフトレジスタ１ａ内の各データをラッチす
る。また、ラッチ回路２ｂは、ＬＰによってシフトレジ
スタ１ｂ内の各データをラッチする。ラッチ回路２ａの
Ｎ本の出力は液晶駆動回路３の各ａ入力端子に入力され
る。また、ラッチ回路２ｂのＮ本の出力は液晶駆動回路
３の各ｂ入力端子に入力される。The data a is shifted in the shift register 1a by the CP, and the data b is shifted in the shift register 1b by the CP. One LP is generated every time L CPs are generated. The latch circuit 2a is LP
Each data in the shift register 1a is latched by. The latch circuit 2b latches each data in the shift register 1b by LP. The N outputs of the latch circuit 2a are input to the respective a input terminals of the liquid crystal drive circuit 3. The N outputs of the latch circuit 2b are input to the respective b input terminals of the liquid crystal drive circuit 3.

【００４５】液晶駆動回路３には、Ｖ0 〜Ｖ3 の電圧が
入力されている。例えば、Ｖ0 ，Ｖ2 は０である。Ｖ1
は−Ｖ_r であり、Ｖ3 は＋Ｖ_r である。液晶駆動回路３
は、レベルシフタやアナログスイッチ等で構成されてい
る。また、ｎ番目のａ入力およびｎ番目のｂ入力は、ｎ
番目の行電極の電圧に対応している。すなわち、液晶駆
動回路３は、ｎ番目のｂ入力がローレベルの場合には、
ｎ番目の行電極の電圧を非選択に応じた電圧にする。ｎ
番目のｂ入力がハイレベルの場合には、ｎ番目のａ入力
の極性に応じた電圧をｎ番目の行電極に印加する。例え
ば、ａ入力がハイレベルならば＋Ｖ_r を印加し、ローレ
ベルなら−Ｖ_r を印加する。Voltages V0 to V3 are input to the liquid crystal drive circuit 3. For example, V0 and V2 are 0. V1
Is -V _r and V3 is + V _r . LCD drive circuit 3
Is composed of a level shifter, an analog switch, and the like. The n-th a input and the n-th b input are n
It corresponds to the voltage of the th row electrode. That is, when the nth b input is at the low level, the liquid crystal drive circuit 3
The voltage of the nth row electrode is set to a voltage according to non-selection. n
When the th b input is at high level, a voltage according to the polarity of the n th a input is applied to the n th row electrode. For example, if the a input is at high level, + V _r is applied, and if it is at low level, -V _r is applied.

【００４６】以上の関係を真理値表で表現することもで
きる。すなわち、液晶駆動回路３は、（ａ，ｂ）入力の
組み合わせに応じてＶ0 〜Ｖ3 のうちのいずれかを選択
する。例えば、（ａ，ｂ）＝（０，０）のときにはＶ0
，（０，１）のときにはＶ1、（１，０）のときにはＶ
2 、（１，１）のときにはＶ3 を選択する。シフトレジ
スタ１ａ，１ｂは段数Ｎであるから、Ｎ個のＣＰが入力
されると全行電極が１回選択される。この間、各行電極
サブグループに与えられる行選択パターンは同一であ
る。そして、次に、行選択パターンが変更されて、すな
わち、データａが変更されて上記処理が行われる。よっ
て、データａは、例えば、複数種類の行選択パターンが
設定されているテーブル、各サイクルの開始時にそれら
のうちの１つを選択する選択回路および選択された行選
択パターンをシリアル信号に変換するＰ−Ｓ変換器とで
構成される。The above relationship can be expressed by a truth table. That is, the liquid crystal drive circuit 3 selects any one of V0 to V3 according to the combination of (a, b) inputs. For example, when (a, b) = (0,0), V0
, (0,1) is V1, and (1,0) is V
When 2, (1, 1), select V3. Since the number of stages of the shift registers 1a and 1b is N, when N CPs are input, all row electrodes are selected once. During this time, the row selection pattern given to each row electrode subgroup is the same. Then, next, the row selection pattern is changed, that is, the data a is changed, and the above processing is performed. Therefore, the data a is, for example, a table in which a plurality of types of row selection patterns are set, a selection circuit that selects one of them at the start of each cycle, and the selected row selection pattern is converted into a serial signal. It is composed of a P-S converter.

【００４７】なお、ここでは、ラッチ回路２ａ，２ｂの
出力数がＮの場合について説明したが、Ｎ以外の値であ
ってもよい。例えば、Ｎ／２の場合には、１つの表示画
面を独立した２つの部分に分け、それぞれを駆動するこ
とになる。また、並列出力器としてラッチ回路２ａ，２
ｂを用いた場合について説明したが、他の構成を用いる
こともできる。例えば、ラッチ回路２ａ，２ｂを省き、
シフトレジスタ１ａ，１ｂの段数をＮ×Ｌとする。そし
て、ｉ×Ｌ番目の（ｉ：１〜Ｎ）番目のタップ出力を液
晶駆動回路３に与える。Although the case where the number of outputs of the latch circuits 2a and 2b is N has been described here, a value other than N may be used. For example, in the case of N / 2, one display screen is divided into two independent parts and each is driven. Further, the latch circuits 2a and 2 are provided as parallel output devices.
Although the case where b is used has been described, other configurations can be used. For example, omitting the latch circuits 2a and 2b,
The number of stages of the shift registers 1a and 1b is N × L. Then, the i × L-th (i: 1 to N) -th tap output is given to the liquid crystal drive circuit 3.

【００４８】さらに、シフトレジスタ１ａ，１ｂを用い
ずに行選択パターンおよび選択信号パターンをラッチ回
路２ａ，２ｂに設定するようにしてもよい。例えば、第
１番目の行電極サブグループのみを有意にする選択信号
パターンおよび第１番目の行電極サブグループに対応し
た行選択パターン、第２番目の行電極サブグループのみ
を有意にする選択信号パターンおよび第２番目の行電極
サブグループに対応した行選択パターン、・・・、第Ｍ
番目の行電極サブグループのみを有意にする選択信号パ
ターンおよび第Ｍ番目の行電極サブグループに対応した
行選択パターンをそれぞれＲＯＭに格納しておき、ＬＰ
を計数して計数値をアドレス信号としてＲＯＭ内の選択
信号パターンおよび行選択パターンを読み出すようにし
てもよい。その場合には、高周波数のＣＰが不要になる
ので、消費電力を低減できる。また、１フレーム内で各
行電極サブグループに与えられる行選択パターンを任意
に設定できる。Further, the row selection pattern and the selection signal pattern may be set in the latch circuits 2a and 2b without using the shift registers 1a and 1b. For example, a selection signal pattern that makes only the first row electrode subgroup significant, a row selection pattern corresponding to the first row electrode subgroup, and a selection signal pattern that makes only the second row electrode subgroup significant And a row selection pattern corresponding to the second row electrode subgroup, ..., Mth row
A selection signal pattern that makes only the th-th row electrode subgroup significant and a row selection pattern corresponding to the M-th row electrode subgroup are stored in the ROM, respectively.
May be counted and the count value may be used as an address signal to read the selection signal pattern and the row selection pattern in the ROM. In that case, high-frequency CP is not needed, so that power consumption can be reduced. Further, a row selection pattern given to each row electrode subgroup can be arbitrarily set within one frame.

【００４９】実施例２．上記実施例では１フレームの走
査が完了するまで各行電極サブグループに与えられる行
選択パターンは同一であったが、１フレーム中に行選択
パターンを変更するように構成することもできる。図３
はそのように構成した本発明の第２の実施例による液晶
表示装置における行電圧発生回路の構成を示すブロック
図である。この場合には、シフトレジスタ１ａに供給さ
れるシフトクロック（ＣＰａ）の周波数は、シフトレジ
スタ１ｂに供給されるシフトクロック（ＣＰｂ）の周波
数よりも高い。よって、１フレーム内において、直前の
行電極サブグループが選択されたときに設定された行選
択パターンとは異なる行選択パターンを、今回選択され
る行電極サブグループに設定することができる。Example 2. In the above embodiment, the row selection pattern given to each row electrode subgroup is the same until the scanning of one frame is completed, but the row selection pattern may be changed during one frame. Figure 3
FIG. 6 is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a second embodiment of the present invention having such a configuration. In this case, the frequency of the shift clock (CPa) supplied to the shift register 1a is higher than the frequency of the shift clock (CPb) supplied to the shift register 1b. Therefore, in one frame, a row selection pattern different from the row selection pattern set when the immediately preceding row electrode subgroup is selected can be set for the row electrode subgroup selected this time.

【００５０】次に動作について説明する。ここでは、Ｌ
＝３の場合について説明する。すなわち、図４に示すよ
うに、各行電極Ｒn のうち、Ｒ1 〜Ｒ3 のグループ、Ｒ
4 〜Ｒ6 のグループ、Ｒ7 〜Ｒ9 のグループ等が同時選
択されるグループである。各行電極サブグループは、そ
れぞれ３つの行電極を含む。この実施例では、図５に示
すように、ＣＰａ信号の周波数は、ＣＰｂ信号の周波数
２倍である。また、ＬＰ信号の１周期の間にＬ個（この
場合には３）のＣＰｂが発生する。Next, the operation will be described. Here, L
The case of = 3 will be described. That is, as shown in FIG. 4, among the row electrodes Rn, groups R1 to R3, R1 to R3,
Groups of 4 to R6, groups of R7 to R9, etc. are groups that are simultaneously selected. Each row electrode subgroup includes three row electrodes, respectively. In this embodiment, as shown in FIG. 5, the frequency of the CPa signal is twice the frequency of the CPb signal. Further, L (3 in this case) CPb are generated during one cycle of the LP signal.

【００５１】シフトレジスタ１ａ，１ｂ、ラッチ回路２
ａ，２ｂおよび液晶駆動回路３の動作は、第１の実施例
の場合と同様である。ただし、データａとして、第ｍ番
目の行電極サブグループに対応した液晶駆動回路３にお
ける各ｂ入力端子にハイレベルが与えられるときに、第
ｍ番目の行電極サブグループに与えられるべき行選択パ
ターンがシフトレジスタ１ａの各対応段に存在するよう
な一連のデータが順次入力される。Shift registers 1a and 1b, latch circuit 2
The operations of a and 2b and the liquid crystal drive circuit 3 are the same as in the case of the first embodiment. However, as data a, when a high level is given to each b input terminal in the liquid crystal drive circuit 3 corresponding to the mth row electrode subgroup, a row selection pattern to be given to the mth row electrode subgroup. A series of data such that is present in each corresponding stage of the shift register 1a is sequentially input.

【００５２】その条件を満足するようにデータａを供給
すれば、１フレーム内で、各行電極サブグループに与え
られる行選択パターンを任意に設定できることになる。
そのようなデータａは、例えば、一連のデータがパラレ
ル設定されたテーブル、テーブル内のデータを読み出す
読み出し回路およびＰ−Ｓ変換器で構成される。If the data a is supplied so as to satisfy the condition, the row selection pattern given to each row electrode subgroup can be arbitrarily set within one frame.
Such data a is composed of, for example, a table in which a series of data is set in parallel, a read circuit for reading the data in the table, and a PS converter.

【００５３】なお、ＣＰａ信号の周波数はＣＰｂ信号の
周波数２倍に限定されない。つまり、本実施例における
ＬＰ，ＣＰａ，ＣＰｂの周波数の関係は、一般的に、以
下のように表される。すなわち、ＣＰａ／ＣＰｂ＝ｋ，ＣＰｂ／ＬＰ＝Ｌ（ｋは２以上
の整数）このようにして、１つの行電極サブグループを選択する
毎に行選択パターンを推移させることができる。また、
ここでは、ラッチ回路２ａ，２ｂの出力数がＮの場合に
ついて説明したが、Ｎ以外の値であってもよい。例え
ば、Ｎ／２の場合には、１つの表示画面を独立した２つ
の部分に分け、それぞれを駆動することになる。また、
並列出力器としてラッチ回路２ａ，２ｂを用いた場合に
ついて説明したが、他の構成を用いることもできる。例
えば、ラッチ回路２ａ，２ｂを省き、シフトレジスタ１
ａ，１ｂの段数をＮ×Ｌとする。そして、ｎ×Ｌ番目の
（ｎ：１〜Ｎ）番目のタップ出力を液晶駆動回路３に与
える。さらに、シフトレジスタ１ａ，１ｂを用いずに行
選択パターンおよび選択信号パターンをラッチ回路２
ａ，２ｂに設定するようにしてもよい。The frequency of the CPa signal is not limited to double the frequency of the CPb signal. That is, the relationship between the frequencies of LP, CPa, and CPb in this embodiment is generally expressed as follows. That is, CPa / CPb = k, CPb / LP = L (k is an integer of 2 or more) In this way, the row selection pattern can be changed every time one row electrode subgroup is selected. Also,
Here, the case where the number of outputs of the latch circuits 2a and 2b is N has been described, but a value other than N may be used. For example, in the case of N / 2, one display screen is divided into two independent parts and each is driven. Also,
Although the case where the latch circuits 2a and 2b are used as the parallel output device has been described, other configurations can be used. For example, the latch circuits 2a and 2b are omitted, and the shift register 1
The number of stages of a and 1b is N × L. Then, the n × L-th (n: 1 to N) -th tap output is given to the liquid crystal drive circuit 3. Further, the row selection pattern and the selection signal pattern are latched by the latch circuit 2 without using the shift registers 1a and 1b.
You may make it set to a, 2b.

【００５４】実施例３．図６は本発明の第３の実施例に
よる液晶表示装置における行電圧発生回路の構成を示す
ブロック図である。図に示すように、この場合には、デ
ータａは段数Ｌのシフトレジスタ１１内をＣＰによって
シフトされ、シフトレジスタ１１の各段のタップ出力は
ＬＰでラッチ回路１２にラッチされる。また、データｂ
は段数Ｍのシフトレジスタ１３内をＬＰによってシフト
される。Example 3. FIG. 6 is a block diagram showing the configuration of a row voltage generating circuit in a liquid crystal display device according to the third embodiment of the present invention. As shown in the figure, in this case, the data a is shifted by the CP in the shift register 11 having the number of stages L, and the tap output of each stage of the shift register 11 is latched by the latch circuit 12 at LP. Also, data b
Is shifted by LP in the shift register 13 having M stages.

【００５５】ラッチ回路１２の並列出力は、液晶駆動回
路３のＮ個のａ入力端子に接続される。例えば、ラッチ
回路１２の第ｉ番目の出力は（ｉ：１〜Ｌ）、ａ入力端
子のｉ番目，Ｌ＋ｉ番目，２Ｌ＋ｉ番目，・・・，（Ｍ
−１）Ｌ＋ｉ番目に接続される。一方、シフトレジスタ
１３の第ｍ段の出力は（ｍ：１〜Ｍ）、ｂ入力端子の
（ｊ−１）Ｌ番目〜ｊＬ番目のＭ個に接続される。な
お、Ｎ＝Ｌ×Ｍである。The parallel output of the latch circuit 12 is connected to the N a input terminals of the liquid crystal drive circuit 3. For example, the i-th output of the latch circuit 12 is (i: 1 to L), and the i-th, L + i-th, 2L + i-th, ...
-1) Connected to the L + ith position. On the other hand, the output of the m-th stage of the shift register 13 (m: 1 to M) is connected to the (j-1) Lth to jLth M number of b input terminals. Note that N = L × M.

【００５６】この実施例では、行電極選択手段は、シフ
トレジスタ１３で構成される。行電圧発生手段は、シフ
トレジスタ１１、ラッチ回路１２および液晶駆動回路３
で構成される。また、シフトレジスタ１３は選択信号並
列出力器の一例であり、ラッチ回路１２は電圧設定信号
並列出力器の一例である。In this embodiment, the row electrode selecting means is composed of the shift register 13. The row voltage generating means includes a shift register 11, a latch circuit 12, and a liquid crystal drive circuit 3.
Composed of. The shift register 13 is an example of a selection signal parallel output device, and the latch circuit 12 is an example of a voltage setting signal parallel output device.

【００５７】次に動作について図８のタイミング図を参
照して説明する。ここでは、図７に示すように、Ｌ＝７
の場合について説明する。データａとして、１つの行選
択パターンをシリアル化したデータが入力される。そし
て、シフトレジスタ１１は、順次入力されるそのデータ
を、ＣＰを用いてシフトする。一方、データｂとして、
Ｌ個の行電極のみを選択し得るようなデータが入力され
る。Next, the operation will be described with reference to the timing chart of FIG. Here, as shown in FIG. 7, L = 7
The case will be described. As data a, data obtained by serializing one row selection pattern is input. Then, the shift register 11 shifts the sequentially input data using CP. On the other hand, as data b,
Data is input so that only L row electrodes can be selected.

【００５８】ラッチパルスＬＰが発生すると、ラッチ回
路１２は、シフトレジスタ１１内のデータを取り込む。
直前のＬＰと今のＬＰとの間に７個のＣＰが発生してい
るので、シフトレジスタ１１内には１つの行選択パター
ンが設定されていることになる。よって、例えば、液晶
駆動回路３における第１番目のａ入力端子から第７番目
のａ入力端子、第８番目のａ入力端子から第１４番目の
ａ入力端子、・・・、および第（Ｎ−６）番目のａ入力
端子から第Ｎ番目のａ入力端子に行選択パターンをシリ
アル化したデータが入力される。一方、シフトレジスタ
１３は、ＬＰによって、データｂを取り込むとともに、
内容を１ビットシフトする。例えば、シフトレジスタ１
３の１段目にハイレベルが設定されたとすると、液晶駆
動回路３における第１番目のｂ入力端子から第７番目の
ｂ入力端子にハイレベルが与えられる。When the latch pulse LP is generated, the latch circuit 12 takes in the data in the shift register 11.
Since seven CPs have occurred between the previous LP and the current LP, one row selection pattern is set in the shift register 11. Therefore, for example, in the liquid crystal drive circuit 3, from the first a input terminal to the seventh a input terminal, from the eighth a input terminal to the fourteenth a input terminal, ..., And (N− 6) The data obtained by serializing the row selection pattern is input from the (a) th input terminal to the Nth a input terminal. On the other hand, the shift register 13 takes in the data b by LP and
Shift contents by 1 bit. For example, shift register 1
If the high level is set in the first stage of No. 3, the high level is given from the first b input terminal to the seventh b input terminal in the liquid crystal drive circuit 3.

【００５９】すなわち、液晶駆動回路３に対して、第１
番目の行電極から第７番目の行電極を含む第１番目の行
電極サブグループを有意にするような指定がなされる。
そこで、液晶駆動回路３は、第１番目の行電極から第７
番目の行電極に対して、第１番目のａ入力端子から第７
番目のａ入力端子に入力されているデータの極性に応じ
た電圧（＋Ｖ_r または−Ｖ_r ）を印加する。上記各実施
例の場合と同様に、液晶駆動回路３は、真理値表に従っ
て処理を行っていることになる。That is, for the liquid crystal drive circuit 3, the first
A designation is made to make the first row electrode subgroup including the seventh row electrode to the seventh row electrode significant.
Therefore, the liquid crystal drive circuit 3 is arranged from the first row electrode to the seventh row electrode.
7th from the 1st a input terminal for the 2nd row electrode
A voltage (+ V _r or -V _r ) corresponding to the polarity of the data input to the a-th input terminal is applied. As in the case of each of the above-described embodiments, the liquid crystal drive circuit 3 performs processing according to the truth table.

【００６０】各行電極に対する選択期間の間に、シフト
レジスタ１１には、次の行電極サブグループに与えられ
るべき行選択パターンが設定される。そして、ＬＰの発
生によって、そのパターンが、第１番目のａ入力端子か
ら第７番目のａ入力端子、第８番目のａ入力端子から第
１４番目のａ入力端子、・・・、および第（Ｎ−６）番
目のａ入力端子から第Ｎ番目のａ入力端子に設定され
る。一方、シフトレジスタ１３は、ＬＰによって内容を
シフトするので、前回ハイレベルを出力した段の次の段
からハイレベルを出力する。During the selection period for each row electrode, the row selection pattern to be given to the next row electrode subgroup is set in the shift register 11. Then, due to the occurrence of LP, the pattern is changed from the first a input terminal to the seventh a input terminal, the eighth a input terminal to the fourteenth a input terminal, ... It is set from the (N-6) th a input terminal to the Nth a input terminal. On the other hand, since the shift register 13 shifts the contents by LP, it outputs the high level from the stage next to the stage that previously output the high level.

【００６１】従って、前回選択された行電極サブグルー
プの次のグループを選択するようにｂ入力端子の状態が
設定される。よって、液晶駆動回路３は、次の行電極サ
ブグループ、例えば第８番目の行電極から第１４番目の
行電極を含む行電極サブグループに対して、第８番目の
ａ入力端子から第１４番目のａ入力端子に入力されてい
るデータの極性に応じた電圧（＋Ｖ_r または−Ｖ_r ）を
印加する。Therefore, the state of the b input terminal is set so as to select the group next to the previously selected row electrode sub-group. Therefore, the liquid crystal driving circuit 3 is provided with the 14th row electrode subgroup from the 8th a input terminal for the next row electrode subgroup, for example, the row electrode subgroup including the 8th row electrode to the 14th row electrode. The voltage (+ V _r or −V _r ) corresponding to the polarity of the data input to the a input terminal is applied.

【００６２】以上にようにして、各行電極サブグループ
を構成する行電極に行選択パターンに応じた電圧が印加
される。この場合には、ある行電極サブグループに与え
られる行選択パターンとは異なるパターンを、容易に次
に選択される行電極サブグループに設定することができ
る。もちろん、同一パターンを設定することもできる。As described above, the voltage according to the row selection pattern is applied to the row electrodes forming each row electrode subgroup. In this case, a pattern different from the row selection pattern given to a certain row electrode subgroup can be easily set to the row electrode subgroup selected next. Of course, the same pattern can be set.

【００６３】データａは、例えば、各行選択パターンを
格納したテーブル、テーブルから該当するパターンを選
択する選択回路およびＰ−Ｓ変換器による構成から供給
される。よって、Ｐ−Ｓ変換せずに直接ラッチ回路１２
に設定することもできる。その場合には、シフトレジス
タ１１を省くことができる。また、高周波数のＣＰが不
要になるので、消費電力を低減できる。The data a is supplied from, for example, a table which stores each row selection pattern, a selection circuit which selects the corresponding pattern from the table, and a P-S converter. Therefore, the latch circuit 12 is directly connected without P-S conversion.
It can also be set to. In that case, the shift register 11 can be omitted. In addition, since the high frequency CP is not required, the power consumption can be reduced.

【００６４】なお、本実施例では選択信号並列出力器を
シフトレジスタ１３で構成したが、選択信号パターンを
ＬＰでラッチするラッチ回路としてもよい。その場合
に、ラッチ回路の前段にシフトレジスタをおいてもよ
い。そのシフトレジスタは、本実施例におけるシフトレ
ジスタ１３と同様の作用を果たすが、そのシフトレジス
タに供給されるシフトパルスの位相をＬＰの位相とずら
すことができ、ノイズ低減に効果的である。Although the selection signal parallel output device is composed of the shift register 13 in this embodiment, it may be a latch circuit for latching the selection signal pattern by LP. In that case, a shift register may be provided before the latch circuit. The shift register performs the same operation as the shift register 13 in this embodiment, but the phase of the shift pulse supplied to the shift register can be shifted from the phase of LP, which is effective for noise reduction.

【００６５】実施例４．液晶表示素子による表示パネル
の行電極数がＮ本よりも大きいときには、図１、図３ま
たは図６に示す行電圧発生回路を複数個用いて、駆動す
る電極数を拡張することができる。図９（ａ）に、図
１、図３または図６に示す行電圧発生回路を２個用いた
場合の構成例を示す。図３に示す行電圧発生回路を用い
た場合には、ＣＰに代えてＣＰａ，ＣＰｂが入力され
る。図９（ｂ）にＬ＝３の場合の出力波形すなわち行電
極駆動波形の一例を示す。Example 4. When the number of row electrodes of the display panel of the liquid crystal display element is larger than N, the number of driving electrodes can be expanded by using a plurality of row voltage generating circuits shown in FIG. 1, FIG. 3 or FIG. FIG. 9A shows a configuration example when two row voltage generating circuits shown in FIG. 1, FIG. 3 or FIG. 6 are used. When the row voltage generating circuit shown in FIG. 3 is used, CPa and CPb are input instead of CP. FIG. 9B shows an example of the output waveform when L = 3, that is, the row electrode drive waveform.

【００６６】２つの行電圧発生回路５ａ，５ｂに対し
て、共通のデータａ、シフトクロックパルス（ＣＰまた
はＣＰａ，ＣＰｂ）およびラッチパルス（ＬＰ）が入力
される。選択信号パターンがデータｂとして行電圧発生
回路５ａのシフトレジスタ１ｂまたは１３（図１、図３
または図６参照）に入力される。このシフトレジスタの
データｂ出力が行電圧発生回路５ｂのデータｂ入力に供
給される。Common data a, shift clock pulse (CP or CPa, CPb) and latch pulse (LP) are input to the two row voltage generating circuits 5a, 5b. The selection signal pattern is the data b, which is the shift register 1b or 13 of the row voltage generation circuit 5a (see FIGS. 1 and 3).
Or refer to FIG. 6). The data b output of this shift register is supplied to the data b input of the row voltage generation circuit 5b.

【００６７】このように接続した場合には、全体として
上記各実施例の場合と同様に動作し、行電極数がＮより
大きく２Ｎ以下の表示パネルを駆動することができる。
同様の考え方で、３つ以上の行電圧発生回路を縦続接続
すれば、駆動電極数をさらに増やすことができる。な
お、いずれの場合も、同時選択行電極数はＬである。In the case of such connection, the operation as a whole as in each of the above-mentioned embodiments is performed, and it is possible to drive the display panel in which the number of row electrodes is larger than N and 2N or less.
If three or more row voltage generating circuits are cascaded in the same way, the number of drive electrodes can be further increased. In any case, the number of simultaneously selected row electrodes is L.

【００６８】実施例５．図１、図３または図６に示す行
電圧発生回路を複数個用いて、同時選択行電極数を拡張
することもできる。図１０（ａ）に、図１、図３または
図６に示す行電圧発生回路を２個用いて同時選択行電極
数を２Ｌとした場合の構成例を示す。図３に示す行電圧
発生回路を用いた場合には、ＣＰに代えてＣＰａ，ＣＰ
ｂが入力される。図１０（ｂ）にＬ＝３の場合の出力波
形すなわち行電極駆動波形の一例を示す。Example 5. The number of simultaneously selected row electrodes can be expanded by using a plurality of row voltage generation circuits shown in FIG. 1, FIG. 3 or FIG. FIG. 10A shows a configuration example in which two row voltage generation circuits shown in FIG. 1, FIG. 3 or FIG. 6 are used and the number of simultaneously selected row electrodes is set to 2L. When the row voltage generating circuit shown in FIG. 3 is used, instead of CP, CPa, CP
b is input. FIG. 10B shows an example of the output waveform when L = 3, that is, the row electrode drive waveform.

【００６９】２つの行電圧発生回路５ｃ，５ｄに対し
て、共通のデータｂ、シフトクロックパルス（ＣＰまた
はＣＰａ，ＣＰｂ）およびラッチパルス（ＬＰ）が入力
される。一方の行電圧発生回路５ｃには、データａとし
て行選択パターンが入力される。また、他方の行電圧発
生回路５ｄには、データａ’として異なる行選択パター
ンが入力される。データａへの入力とデータａ’への入
力とは同一であってもよい。このように接続した場合に
は、全体として上記各実施例の場合と同様に動作し、同
時に２Ｌ本の行電極を選択しつつ表示パネルを駆動する
ことができる。同様の考え方で、３つ以上の行電圧発生
回路を用いれば、同時選択行電極数を３Ｌ、４Ｌ、・・
・本の行電極を同時選択することができる。Common data b, shift clock pulse (CP or CPa, CPb) and latch pulse (LP) are input to the two row voltage generating circuits 5c and 5d. A row selection pattern is input as the data a to the row voltage generation circuit 5c. In addition, a different row selection pattern is input as the data a ′ to the other row voltage generation circuit 5d. The input to the data a and the input to the data a ′ may be the same. When connected in this way, the operation as a whole as in each of the above-described embodiments is performed, and the display panel can be driven while simultaneously selecting 2L row electrodes. If three or more row voltage generating circuits are used in the same way, the number of simultaneously selected row electrodes is 3L, 4L, ...
-The row electrodes of a book can be selected simultaneously.

【００７０】なお、以上に説明した第１〜第５の実施例
による回路は、ドライバ前後のＬＣＤコントローラに含
ませてもよい。The circuits according to the first to fifth embodiments described above may be included in the LCD controller before and after the driver.

【００７１】[0071]

【発明の効果】以上のように、請求項１記載の発明によ
れば、液晶表示装置が、同時選択される各行電極を順次
指定する行電極選択手段と、行電極選択手段によって選
択される各行電極に印加される電圧に対応した行選択パ
ターン信号出力する行選択パターン設定手段と、行電極
選択手段が指定した各行電極に対して、行選択パターン
設定手段が設定したパターンに応じた電圧を印加する行
電極駆動手段とを備えた行電圧発生回路を含む構成にな
っているので、Ｌ本の行電極を同時選択して液晶表示素
子を駆動する場合に、Ｎ本の各行電極に印加される電圧
極性をそれぞれ制御する場合に比べて、より簡単な構成
で行電極駆動回路を実現できる。特に、同時選択される
Ｌ本の行電極に容易に所望の電圧パターンを設定でき
る。As described above, according to the first aspect of the invention, the liquid crystal display device has the row electrode selecting means for sequentially designating the row electrodes selected simultaneously and the rows selected by the row electrode selecting means. A row selection pattern setting means for outputting a row selection pattern signal corresponding to the voltage applied to the electrodes, and a voltage according to the pattern set by the row selection pattern setting means is applied to each row electrode designated by the row electrode selection means. Since a row voltage generating circuit including a row electrode driving means for driving the liquid crystal display element is selected by simultaneously selecting L row electrodes, the voltage is applied to each of the N row electrodes. The row electrode drive circuit can be realized with a simpler configuration as compared with the case of controlling the voltage polarities respectively. In particular, a desired voltage pattern can be easily set to L row electrodes that are simultaneously selected.

【００７２】請求項２記載の発明によれば、液晶表示装
置が、選択されるべき各行電極に対応した各選択信号を
有意にするとともにそれ以外の各行電極に対応した各選
択信号を非有意にして液晶駆動回路に各選択信号を与え
る選択信号並列出力器と、選択されるべき各行電極に対
応した行選択パターン信号中の対応データを電圧設定信
号として液晶駆動回路に与える電圧設定信号並列出力器
を備えた構成になっているので、液晶駆動回路が容易に
選択すべき各行電極および各行電極に与える電圧パター
ンを決定できる。According to the second aspect of the present invention, the liquid crystal display device renders each selection signal corresponding to each row electrode to be selected significant and makes each selection signal corresponding to each other row electrode insignificant. Selection signal parallel output device for giving each selection signal to the liquid crystal driving circuit and a voltage setting signal parallel output device for giving corresponding data in the row selection pattern signal corresponding to each row electrode to be selected as a voltage setting signal to the liquid crystal driving circuit Since the liquid crystal drive circuit can easily select each row electrode and the voltage pattern to be applied to each row electrode, the liquid crystal drive circuit can determine.

【００７３】請求項３記載の発明によれば、液晶表示装
置が、選択信号並列出力器の並列出力数および電圧設定
信号並列出力器の並列出力数が全行電極数Ｎに等しくな
っているので、行電極同時選択のための構成をより簡略
化できる。According to the third aspect of the invention, in the liquid crystal display device, the number of parallel outputs of the selection signal parallel output device and the number of parallel outputs of the voltage setting signal parallel output device are equal to the number N of all-row electrodes. The configuration for simultaneously selecting the row electrodes can be further simplified.

【００７４】請求項４記載の発明によれば、液晶表示装
置が、選択信号の有意期間を示すデータをシフトするシ
フトレジスタ、および液晶駆動回路に与えられる各選択
信号に応じた選択信号パターンをラッチして液晶駆動回
路に出力するラッチ回路を有する選択信号並列出力器
と、行選択パターン列をシフトするシフトレジスタ、お
よび行選択パターン信号をラッチして液晶駆動回路に出
力するラッチ回路を有する電圧設定信号並列出力器とを
備えた構成になっているので、液晶駆動回路に対して、
選択すべき各行電極および各行電極に与えられる行選択
パターンを確実に供給できる。また、行電極ドライバに
対して、少ないビット幅でデータを供給できるので、行
電極ドライバのピン数をへらすことができる。According to the invention described in claim 4, the liquid crystal display device latches the selection signal pattern corresponding to each selection signal given to the shift register for shifting the data indicating the significant period of the selection signal and the liquid crystal drive circuit. Voltage setting having a selection signal parallel output device having a latch circuit for outputting to the liquid crystal drive circuit, a shift register for shifting the row selection pattern column, and a latch circuit for latching the row selection pattern signal and outputting to the liquid crystal drive circuit Since it has a configuration with a signal parallel output device,
It is possible to reliably supply each row electrode to be selected and the row selection pattern given to each row electrode. Moreover, since the data can be supplied to the row electrode driver with a small bit width, the number of pins of the row electrode driver can be reduced.

【００７５】請求項５記載の発明によれば、液晶表示装
置が、電圧設定信号並列出力器におけるシフトレジスタ
に供給されるシフトクロックの周波数が、選択信号並列
出力器におけるシフトレジスタに供給されるシフトクロ
ックの周波数よりも高くなっているので、ある行電極サ
ブグループを構成する各行電極に印加された電圧パター
ンとは異なるパターンを、次に選択される行電極サブグ
ループを構成する各行電極に容易に印加できる。According to the invention described in claim 5, in the liquid crystal display device, the frequency of the shift clock supplied to the shift register in the voltage setting signal parallel output device is shifted to the shift register in the selection signal parallel output device. Since it is higher than the clock frequency, a pattern different from the voltage pattern applied to each row electrode forming a certain row electrode subgroup can be easily applied to each row electrode forming the next selected row electrode subgroup. Can be applied.

【００７６】請求項６記載の発明によれば、液晶表示装
置が、同時選択行電極数Ｌの自然数倍の並列出力数を有
する電圧設定信号並列出力器と、行電極サブグループ数
Ｍの自然数倍の並列出力数を有する選択信号並列出力器
とを備えた構成になっているので、より簡略化された構
成で、同時選択されるＬ本の行電極に所望の電圧パター
ンを設定できる。また、複数画面を駆動することができ
る。According to the sixth aspect of the invention, the liquid crystal display device includes a voltage setting signal parallel output device having a parallel output number that is a natural number multiple of the number L of simultaneously selected row electrodes, and a natural number of row electrode subgroups M. Since it has a configuration including a selection signal parallel output device having several times the number of parallel outputs, a desired voltage pattern can be set to L row electrodes simultaneously selected with a more simplified configuration. Moreover, a plurality of screens can be driven.

【００７７】請求項７記載の発明によれば、液晶表示装
置が、行選択パターン列をシフトするシフトレジスタ
と、同時に選択される行電極からなるグループの選択切
り替えタイミングに同期したラッチパルスで、行選択パ
ターン信号をラッチして液晶駆動回路に出力するラッチ
回路とを備えた構成になっているので、液晶駆動回路に
対して、行電極サブグループに与えられる行選択パター
ンを確実に供給できる。また、液晶表示素子側からの雑
音のパターン設定側への影響を低減できる。According to the invention described in claim 7, the liquid crystal display device uses the shift register for shifting the row selection pattern column and the latch pulse synchronized with the selection switching timing of the group of the row electrodes selected at the same time. Since the configuration is provided with a latch circuit that latches the selection pattern signal and outputs the selection pattern signal to the liquid crystal drive circuit, the row selection pattern given to the row electrode subgroup can be reliably supplied to the liquid crystal drive circuit. Further, the influence of noise from the liquid crystal display element side on the pattern setting side can be reduced.

【００７８】そして、請求項８記載の発明によれば、液
晶表示装置が、選択信号の有意期間を示すデータをラッ
チパルスでシフトして液晶駆動回路に供給するシフトレ
ジスタを備えた構成になっているので、液晶表示素子側
からの雑音のパターン設定側への影響を低減できる。According to the present invention, the liquid crystal display device has a shift register for shifting the data indicating the significant period of the selection signal by the latch pulse and supplying the data to the liquid crystal drive circuit. Therefore, the influence of noise from the liquid crystal display element side on the pattern setting side can be reduced.

[Brief description of drawings]

【図１】この発明の第１の実施例による液晶表示装置に
おける行電圧発生回路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a first embodiment of the present invention.

【図２】第１の実施例における各部の信号波形例を示す
タイミング図である。FIG. 2 is a timing chart showing an example of signal waveforms of respective parts in the first embodiment.

【図３】この発明の第２の実施例による液晶表示装置に
おける行電圧発生回路の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a second embodiment of the present invention.

【図４】第２の実施例における行電圧の一例を示すタイ
ミング図である。FIG. 4 is a timing chart showing an example of a row voltage in the second embodiment.

【図５】第２の実施例における各部の信号波形例を示す
タイミング図である。FIG. 5 is a timing chart showing an example of signal waveforms of various parts in the second embodiment.

【図６】この発明の第３の実施例による液晶表示装置に
おける行電圧発生回路の構成を示すブロック図である。FIG. 6 is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a third embodiment of the present invention.

【図７】第３の実施例における行電圧の一例を示すタイ
ミング図である。FIG. 7 is a timing chart showing an example of a row voltage in the third embodiment.

【図８】第３の実施例における各部の信号波形例を示す
タイミング図である。FIG. 8 is a timing chart showing an example of signal waveforms of various parts in the third embodiment.

【図９】（ａ）はこの発明の第４の実施例による液晶表
示装置における行電圧発生回路の構成を示すブロック図
である。（ｂ）は各部の信号波形例を示すタイミング図
である。FIG. 9A is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a fourth embodiment of the present invention. (B) is a timing chart showing an example of a signal waveform of each part.

【図１０】（ａ）はこの発明の第５の実施例による液晶
表示装置における行電圧発生回路の構成を示すブロック
図である。（ｂ）は各部の信号波形例を示すタイミング
図である。FIG. 10A is a block diagram showing a configuration of a row voltage generating circuit in a liquid crystal display device according to a fifth embodiment of the present invention. (B) is a timing chart showing an example of a signal waveform of each part.

【図１１】Ｌ＝３の場合の行電圧の一例を示すタイミン
グ図である。FIG. 11 is a timing diagram showing an example of a row voltage when L = 3.

【図１２】Ｌ＝４，８でＫ＝４，８とした場合の選択電
圧列Ａの一例を示す説明図である。FIG. 12 is an explanatory diagram showing an example of a selection voltage sequence A when L = 4 and 8 and K = 4 and 8.

[Explanation of symbols]

１ａ，１ｂ，シフトレジスタ１ａ，２ｂラッチ回路３液晶駆動回路１１シフトレジスタ１２ラッチ回路１３シフトレジスタ 1a, 1b, shift register 1a, 2b latch circuit 3 liquid crystal drive circuit 11 shift register 12 latch circuit 13 shift register

フロントページの続き (72)発明者伊藤雅美神奈川県横浜市神奈川区羽沢町松原1160番地エイ・ジー・テクノロジー株式会社内Continued Front Page (72) Inventor Masami Ito 1160 Matsubara, Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture AZ Technology Co., Ltd.

Claims

[Claims]

1. A liquid crystal display device for simultaneously selecting and driving a plurality of row electrodes of a liquid crystal display element driven by a plurality of row electrodes and column electrodes, wherein the positions of the simultaneously selected row electrodes on the display element. A voltage based on an orthogonal transformation signal obtained by transforming an image signal corresponding to the above is applied to each of the column electrodes, and a voltage based on a row selection pattern signal composed of the orthogonal function is simultaneously selected. A row voltage generating circuit for applying a plurality of row electrodes to the selected row electrode, the row voltage generating circuit includes row electrode selecting means for sequentially designating the row electrodes to be simultaneously selected, and the row electrode selecting means. Row selection pattern setting means for outputting a row selection pattern signal corresponding to the voltage applied to each row electrode selected by, and for each row electrode designated by the row electrode selection means,
A liquid crystal display device comprising: a row electrode driving means for applying a voltage according to the pattern set by the row selection pattern setting means.

2. The row electrode driving means inputs N (N: total number of row electrodes) selection signals, each corresponding to a row electrode, and N voltage setting signals, each corresponding to a row electrode. A liquid crystal drive circuit that inputs and applies a row voltage indicated by the voltage setting signal to a row electrode designated by the selection signal is provided, and the row electrode selection unit is configured to select each selection signal corresponding to each row electrode to be selected. And a selection signal parallel output device that makes each selection signal corresponding to each other row electrode non-significant and gives each selection signal to the liquid crystal drive circuit, and the row selection pattern setting means should be selected. 2. The liquid crystal display device according to claim 1, further comprising a voltage setting signal parallel output device for supplying corresponding data in a row selection pattern signal corresponding to each row electrode to the liquid crystal drive circuit as a voltage setting signal.

3. The number of parallel outputs of the selection signal parallel output device and the number of parallel outputs of the voltage setting signal parallel output device are N for all rows of electrodes.
3. The liquid crystal display device according to claim 2, wherein

4. The selection signal parallel output device uses a shift register that shifts data indicating a significant period of the selection signal and a latch pulse that is synchronized with a selection switching timing of a group of row electrodes that are simultaneously selected. A latch circuit for latching contents and outputting them to the liquid crystal drive circuit, the voltage setting signal parallel output device is a shift register for shifting a row selection pattern column, and the latch pulse,
4. The liquid crystal display device according to claim 2, further comprising a latch circuit which latches the contents of the shift register and outputs the contents to a liquid crystal drive circuit.

5. The liquid crystal display according to claim 4, wherein the frequency of the shift clock supplied to the shift register in the voltage setting signal parallel output device is higher than the frequency of the shift clock supplied to the shift register in the selection signal parallel output device. apparatus.

6. The selection signal parallel output device has a parallel output number that is a natural number multiple of M, where M is the number of groups of row electrodes selected at the same time, and the voltage setting signal parallel output device is 3. The liquid crystal display device according to claim 2, wherein when the number of row electrodes forming each group is L, the number of parallel outputs is a natural multiple of L.

7. The voltage setting signal parallel output device latches the contents of the shift register with a latch pulse synchronized with a shift register for shifting a row selection pattern column and a selection switching timing of a group of row electrodes simultaneously selected. 7. The liquid crystal display device according to claim 6, further comprising a latch circuit for outputting the output to a liquid crystal drive circuit.

8. The selection signal parallel output device shifts data indicating a significant period of the selection signal with a latch pulse synchronized with a selection switching timing of a group of row electrodes selected at the same time, and outputs a tap output of each stage. 7. The liquid crystal display device according to claim 6, further comprising a shift register which is provided to the liquid crystal drive circuit as a selection signal for each group.