[go: up one dir, main page]

JPH06326058A - Treatment method of semiconductor substrate - Google Patents

Treatment method of semiconductor substrate

Info

Publication number
JPH06326058A
JPH06326058A JP5230216A JP23021693A JPH06326058A JP H06326058 A JPH06326058 A JP H06326058A JP 5230216 A JP5230216 A JP 5230216A JP 23021693 A JP23021693 A JP 23021693A JP H06326058 A JPH06326058 A JP H06326058A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
rie
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5230216A
Other languages
Japanese (ja)
Inventor
Norihiro Ikeda
典弘 池田
Yasuhiro Takeda
安弘 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5230216A priority Critical patent/JPH06326058A/en
Publication of JPH06326058A publication Critical patent/JPH06326058A/en
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the degree of a damaged layer formed on the surface of an Si substrate by a method wherein, as a condition under which a silicon oxide film on the Si substrate is etched by an RIE method, the power density of a high-frequency power supply just before at least the Si substrate is exposed is set at less than a specific value. CONSTITUTION:In a wafer 7 in which a silicon oxide film has been formed on the surface of a single-crystal Si substrate, only the silicon oxide film is etched and removed by using an RIE apparatus 1. As an etching condition at this time, the power density of a high-frequency power supply 4 just before at least the silicon substrate is exposed is set at less than about 1.0W/cm<2>. Thereby, the degree of a damaged layer formed on the surface of the Si substrate can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Si基板上に形成され
たSiO2またはSi34をRIE法によってエッチン
グする技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for etching SiO 2 or Si 3 N 4 formed on a Si substrate by the RIE method.

【0002】[0002]

【従来の技術】RIE法(Reactive Ion Etching:反応
性イオンエッチング)については既によく知られている
技術であるので基本構造のみを図2に基づいて説明す
る。図2はRIE装置1を概念的に示した図である。エ
ッチング室2内を真空状態にし、この中に反応ガス(例
えばCF4)3を入れ、高周波電源4から高周波電力を
加えると、放電が生じてプラズマ5が発生する。このプ
ラズマ5中では電界で加速された電子との衝突によって
ガスが解離し、イオンや化学的に極めて活性な原子や分
子が生成される。
2. Description of the Related Art Since RIE (Reactive Ion Etching) is a well known technique, only the basic structure will be described with reference to FIG. FIG. 2 is a diagram conceptually showing the RIE device 1. When the inside of the etching chamber 2 is evacuated, a reaction gas (for example, CF 4 ) 3 is put therein, and high-frequency power is applied from the high-frequency power source 4, electric discharge is generated to generate plasma 5. In this plasma 5, gas is dissociated by collision with electrons accelerated by an electric field, and ions and chemically active atoms and molecules are generated.

【0003】後者の原子や分子はラジカル(CF4では
フッ素F)といわれ、等方性プラズマエッチングに利用
できる。RIE法は前者のイオン(CF4ではCF3 +
CF2 +などの陽イオン)を利用したもので、陰極6と陽
極(図示しない)とを平行平板構造とし、陰極6にウェ
ハ7を置けば、陽イオンが電界で加速されてウェハ7の
表面を衝撃し、変質させ、エッチングを行う。イオン衝
撃は深さ方向だけに生ずるから、エッチングが垂直方向
に進み、異方性エッチングとなる。
The latter atoms and molecules are called radicals (fluorine F in CF 4 ) and can be used for isotropic plasma etching. The RIE method uses the former ions (CF 4 is CF 3 + ,
CF 2 + and other positive ions are used, and the cathode 6 and the anode (not shown) have a parallel plate structure. When the wafer 7 is placed on the cathode 6, the positive ions are accelerated by the electric field and the surface of the wafer 7 is accelerated. Impact, degenerate and etch. Since the ion bombardment occurs only in the depth direction, the etching proceeds in the vertical direction, resulting in anisotropic etching.

【0004】斯かるRIE法において、Si基板上に形
成されたSi酸化膜やSi窒化膜を異方性エッチングす
るには、反応ガスとして、CFx又はCHxy系のガス
を使用しており、例えば、1992年応用物理学関係連
合講演会予稿集28a−NC−6には、反応ガスとし
て、CF4/H2混合ガスを使用すると共に、高周波電源
のパワー密度を2.7W/cm2に設定することが記載さ
れている。
In the RIE method, in order to anisotropically etch a Si oxide film or a Si nitride film formed on a Si substrate, a CF x or CH x F y type gas is used as a reaction gas. For example, in the proceedings 28a-NC-6 of the 1992 Joint Lecture on Applied Physics, CF 4 / H 2 mixed gas is used as the reaction gas, and the power density of the high frequency power source is 2.7 W / cm. It is described that it is set to 2 .

【0005】[0005]

【発明が解決しようとする課題】RIE法において、S
i基板上に形成されたSi酸化膜やSi窒化膜を異方性
エッチングした場合、シリコン基板表面にダメージ層が
形成される。このダメージは、炭素(C)を含んだエ
ッチングガスに伴うダメージ(エッチングダメージ)
と、イオン注入に伴うダメージとに大別される。
In the RIE method, S
When the Si oxide film or Si nitride film formed on the i substrate is anisotropically etched, a damaged layer is formed on the surface of the silicon substrate. This damage is damage due to etching gas containing carbon (C) (etching damage)
And the damage caused by ion implantation.

【0006】炭素を含んだエッチングガスによるエッ
チングダメージについてシリコン酸化膜(SiO2)及
びシリコン窒化膜(Si34)等のドライエッチングに
おいては、炭素を含んだエッチングガス(CHF3、C
4、CH22、C38、C26、CCl4等)が広く用
いられている。この場合には、エッチング中に発生する
炭素原子によってシリコン基板表面が炭化シリコン(S
iC)化するSiC化ダメージが生じ、SiC化層が形
成される。尚、シリコン表面のSiC化については、Su
rface & Interface Anal.,9,275(1986)に詳しく解説さ
れている。
Etching Damage Due to Etching Gas Containing Carbon In dry etching of a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ), etching gas containing carbon (CHF 3 , C
F 4, CH 2 F 2, C 3 F 8, C 2 F 6, CCl 4 , etc.) is widely used. In this case, carbon atoms generated during etching cause the surface of the silicon substrate to change to silicon carbide (S
The SiC damage to be converted to iC) occurs, and the SiC layer is formed. In addition, regarding the conversion of the silicon surface to SiC, Su
rface & Interface Anal., 9,275 (1986).

【0007】また、シリコン基板表面に生じたSiC化
層の下には、シリコン基板の結晶構造が乱れる非晶質化
(アモルファス化)ダメージが生じ、非晶質層(アモル
ファス層)が形成される。この非晶質層は、エッチング
中に発生する炭素原子がシリコン基板に叩きつけられ、
基板内部に不用意に打ち込まれることによって形成され
ると考えられる。
Further, under the SiC layer formed on the surface of the silicon substrate, amorphization damage that disturbs the crystal structure of the silicon substrate occurs, and an amorphous layer (amorphous layer) is formed. . In this amorphous layer, carbon atoms generated during etching are struck on the silicon substrate,
It is considered to be formed by carelessly driving the substrate.

【0008】更に、エッチングガスとしてフロロカーボ
ンガス(CHF3、CF4、CH22、C38等)を用い
た場には、シリコン基板表面のSiC化層の上にC−F
X系ポリマが形成される。このようなダメージ層は、半
導体デバイスを製造する過程において、様々な弊害をも
たらすことになる。例えば、LDD(Lightly Doped Dr
ein)構造のMOSトランジスタを製造する場合には、
ソースやドレイン上のSi酸化膜をRIE法によりエッ
チング除去した後、ソースやドレインに高濃度のイオン
を注入したり、又は、ソースやドレイン上のSi酸化膜
をエッチング除去した後、再びその部分を熱酸化し、こ
の酸化膜の上からソースやドレインに高濃度のイオンを
注入する作業が行われるが、Si基板にダメージ層が形
成されていると、Si基板表面へのイオン注入が円滑に
行われなかったり、Si基板表面に再び酸化膜を形成す
る際の障害となったりする。
Further, when a fluorocarbon gas (CHF 3 , CF 4 , CH 2 F 2 , C 3 F 8, etc.) is used as an etching gas, CF is formed on the SiC layer on the surface of the silicon substrate.
An X- based polymer is formed. Such a damaged layer causes various adverse effects in the process of manufacturing a semiconductor device. For example, LDD (Lightly Doped Dr
When manufacturing a MOS transistor with an ein) structure,
After the Si oxide film on the source or drain is removed by etching by the RIE method, high-concentration ions are implanted into the source or drain, or the Si oxide film on the source or drain is removed by etching, and the portion is removed again. Although thermal oxidation is performed and high-concentration ions are implanted into the source and drain from the top of this oxide film, if a damaged layer is formed on the Si substrate, ion implantation on the Si substrate surface will be performed smoothly. If not, it may become an obstacle when forming an oxide film again on the surface of the Si substrate.

【0009】また、DRAMの製造過程において、ビッ
ト線とMOSトランジスタのソースとを接続する場合に
も、MOSトランジスタ上の酸化膜をRIE法によりエ
ッチングしてコンタクトホールを形成し、ソース上にビ
ット線としてのポリシリコンを堆積させるが、Si基板
にダメージ層が形成されていると、Si基板(ソース)
とビット線とのコンタクト抵抗が増大する。
Also, when connecting the bit line and the source of the MOS transistor in the process of manufacturing the DRAM, the oxide film on the MOS transistor is etched by the RIE method to form a contact hole, and the bit line is formed on the source. Polysilicon is deposited, but if a damaged layer is formed on the Si substrate, the Si substrate (source)
The contact resistance between the bit line and the bit line increases.

【0010】一般的に、C−FX系ポリマ層は、硫酸と
過酸化水素の混合液を140℃に熱したもので溶解でき
るため簡単に除去することができる。また、C−FX
ポリマ層は400℃以上の熱処理によっても除去するこ
とができる。また、前記非晶質層は900℃程度の熱処
理により再び正常に結晶化させることができる。
Generally, the C--F X polymer layer can be easily removed because it can be dissolved by heating a mixed solution of sulfuric acid and hydrogen peroxide at 140 ° C. Further, C-F X-based polymer layer can also be removed by heat treatment above 400 ° C.. Also, the amorphous layer can be normally crystallized again by a heat treatment at about 900 ° C.

【0011】前記SiC化層はドライエッチングによっ
て除去することができるが、今後素子の微細化が進むこ
とを考えると、このようなエッチング処理がきわめて難
しくなることが予想される。例えば、1GDRAMクラ
ス(デザインルール0.15μm)のULSIでは、ソ
ースやドレイン等の拡散層が60nm程度まで浅くなる
ことが予想され、このような数nmオーダのエッチング
を精度良く制御するには、その再現性等の面に問題が生
じる危惧がある。
Although the SiC layer can be removed by dry etching, it is expected that such etching treatment will be extremely difficult in consideration of further miniaturization of the device in the future. For example, in a 1-G DRAM class (design rule 0.15 μm) ULSI, it is expected that the diffusion layers such as the source and drain will be as shallow as about 60 nm. In order to accurately control such etching on the order of several nm, There is a risk that problems may occur in terms of reproducibility.

【0012】また、前記従来例にあっては、2.7W/
cm2という高い密度で高周波電圧を印加するために、
炭素の運動エネルギーやプラズマ密度が高くなって、S
i酸化膜やSi窒化膜がエッチングされた直後にイオン
等の荷電粒子が、強い電界によりSi基板表面に激しく
衝突し、SiC層を主としたダメージが大きくなりやす
い問題がある。
Further, in the above conventional example, 2.7 W /
In order to apply high frequency voltage with high density of cm 2 ,
As the kinetic energy and plasma density of carbon increase, S
Immediately after the i oxide film or the Si nitride film is etched, charged particles such as ions collide with the surface of the Si substrate violently due to a strong electric field, and there is a problem that damage mainly to the SiC layer is likely to increase.

【0013】本発明は斯かる問題点に鑑み、Si基板表
面に形成されるダメージ層の度合いが軽減されるような
半導体基板の処理方法を提供するものである。また、本
発明の第2の目的は、SiC化ダメージ層を精度良く除
去することのできる半導体基板の処理方法を提供するこ
とにある。
In view of the above problems, the present invention provides a method for treating a semiconductor substrate that reduces the degree of a damage layer formed on the surface of a Si substrate. A second object of the present invention is to provide a method for processing a semiconductor substrate that can remove the SiC damage layer with high accuracy.

【0014】[0014]

【課題を解決するための手段】本発明の第1の半導体基
板の処理方法は、シリコン基板上に形成されたシリコン
酸化膜(SiO2)又はシリコン窒化膜(Si34)等
を反応性イオンエッチング(RIE)法によってエッチ
ングする方法であって、前記RIEの条件として、少な
くとも前記シリコン基板が露出する直前の高周波電源の
パワー密度(以下RFパワー密度と称す)を約1.0W
/cm2未満に設定するものである。
A first method for processing a semiconductor substrate according to the present invention is a method for reacting a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) formed on a silicon substrate with reactivity. A method of etching by an ion etching (RIE) method, wherein as a condition of the RIE, at least a power density of a high frequency power source immediately before the silicon substrate is exposed (hereinafter referred to as RF power density) is about 1.0 W.
/ Cm 2 is set.

【0015】反応ガスは、CFxあるいはCHxy等の
フロロカーボンガスそのもの、これらの混合ガス、又は
これらのガスにO2、N2、H2、あるいは不活性ガス
(Ar,He等)を添加した混合ガスなどのCFx又は
CHxy系のガスを用いる。また、本発明の第2の半導
体基板の処理方法は、シリコン基板上に形成されたシリ
コン酸化膜(SiO2)又はシリコン窒化膜(Si
34)等にドライエッチングした後、O2RIE処理を
施したものである。
The reaction gas is a fluorocarbon gas such as CF x or CH x F y itself, a mixed gas thereof, or O 2 , N 2 , H 2 or an inert gas (Ar, He, etc.) in these gases. CF x or CH x F y type gas such as added mixed gas is used. The second semiconductor substrate processing method of the present invention is directed to a silicon oxide film (SiO 2 ) or a silicon nitride film (Si) formed on a silicon substrate.
3 N 4 ) etc. are dry-etched and then subjected to O 2 RIE treatment.

【0016】また、本発明の第3の半導体基板の処理方
法は、シリコン基板上に形成されたシリコン酸化膜(S
iO2)又はシリコン窒化膜(Si34)等にドライエ
ッチングによってコンタクトホールを形成し、その後、
前記コンタクトホールの少なくとも底面にO2RIE処
理を施したものである。
A third semiconductor substrate processing method according to the present invention is a silicon oxide film (S) formed on a silicon substrate.
iO 2 ) or silicon nitride film (Si 3 N 4 ) or the like to form a contact hole by dry etching, and then,
At least the bottom surface of the contact hole is subjected to O 2 RIE treatment.

【0017】[0017]

【作用】即ち、RFパワー密度は約1.0W/cm2を境
に、それよりも低くすると、Si基板表面のダメージの
度合いが軽減されることに着目し、少なくともSi基板
が露出する直前のRFパワー密度を約1.0W/cm2
満に設定することにより、Si基板表面がダメージを受
けにくくなる。
That is, if the RF power density is about 1.0 W / cm 2 and lower than that, the degree of damage on the surface of the Si substrate is reduced, and at least immediately before the exposure of the Si substrate. By setting the RF power density to less than about 1.0 W / cm 2 , the Si substrate surface is less likely to be damaged.

【0018】また、プラズマダメージであるシリコンの
SiC層は、O2RIEにより酸化を伴うことによっ
て、SiC+2O2→SiO2+CO2↑の反応で除去さ
れ、SiO2が形成される。このSiO2をウェット洗浄
等により除去すれば、ダメージのないシリコン基板表面
が得られる。
Further, the silicon SiC layer which is the plasma damage is removed by the reaction of SiC + 2O 2 → SiO 2 + CO 2 ↑ by being accompanied by oxidation by O 2 RIE, and SiO 2 is formed. If this SiO 2 is removed by wet cleaning or the like, a silicon substrate surface without damage can be obtained.

【0019】[0019]

【実施例】本発明の第1の実施例を以下に説明する。S
i基板の表面に、主にSiC層からなるダメージ層が形
成されると、このダメージ層が障害となって、例えば、
Si基板を熱酸化した場合、その表面の酸化が抑制され
る。
EXAMPLE A first example of the present invention will be described below. S
When a damage layer mainly composed of a SiC layer is formed on the surface of the i substrate, the damage layer becomes an obstacle, and, for example,
When the Si substrate is thermally oxidized, the surface oxidation is suppressed.

【0020】出願人は、斯かる事実を次の実験により立
証した。 まず、単結晶Si基板の表面にシリコン酸化膜を形成
したウェハを、通常のRIE装置を使用して、シリコン
酸化膜だけをエッチング除去する。この時のエッチング
条件は次の通りである。 使用ガス:CHF3+Ar (試料ウェハA〜F同条
件) ガス圧力:0.2Torr (試料ウェハA〜F同条
件) 試料ウェハA・・RFパワー密度:0.4W/cm2 試料ウェハB・・RFパワー密度:0.6W/cm2 試料ウェハC・・RFパワー密度:0.8W/cm2 試料ウェハD・・RFパワー密度:1.0W/cm2 試料ウェハE・・RFパワー密度:1.2W/cm2 試料ウェハF・・RFパワー密度:1.4W/cm2 各試料ウェハA〜Fを酸化炉に入れ、酸素雰囲気中、
900℃で65分間の熱酸化を行う。この熱酸化の条件
は、ダメージの全く無い(上記の作業を行っていな
い)単結晶Si基板を用いた場合に、200Åの膜厚の
酸化膜が形成されるように設定した。
The applicant has proved such fact by the following experiment. First, a wafer having a silicon oxide film formed on the surface of a single crystal Si substrate is removed by etching using a normal RIE apparatus. The etching conditions at this time are as follows. Gas used: CHF 3 + Ar (same conditions as sample wafers A to F) Gas pressure: 0.2 Torr (same conditions as sample wafers A to F) Sample wafer A ... RF power density: 0.4 W / cm 2 sample wafer B ... RF power density: 0.6 W / cm 2 sample wafer C ... RF power density: 0.8 W / cm 2 sample wafer D ... RF power density: 1.0 W / cm 2 sample wafer E ... RF power density: 1 .2 W / cm 2 sample wafer F ··· RF power density: 1.4 W / cm 2 Each sample wafer A to F was placed in an oxidation furnace and placed in an oxygen atmosphere.
Thermal oxidation is performed at 900 ° C. for 65 minutes. The conditions of this thermal oxidation were set so that an oxide film having a film thickness of 200 Å was formed when a single crystal Si substrate with no damage (the above work was not performed) was used.

【0021】試料A〜Fの表面に再び形成されたシリ
コン酸化膜の膜厚を、エリプソメトリ(光学式膜厚測定
装置)で測定した結果を図1に示す。図1から、RFパ
ワー密度を約1.0W/cm2未満にすると、その後の熱
酸化工程でSi酸化膜を再度形成できることが分かる。
換言すれば、RFパワー密度を高くすると、Si酸化膜
のエッチング直後に、Si基板の表面にひどいダメージ
を与え、これによるダメージ層がその後のSi酸化膜の
成長を妨げる。
FIG. 1 shows the results of measuring the film thickness of the silicon oxide film formed again on the surfaces of the samples A to F by ellipsometry (optical film thickness measuring device). It can be seen from FIG. 1 that when the RF power density is less than about 1.0 W / cm 2 , the Si oxide film can be formed again in the subsequent thermal oxidation process.
In other words, when the RF power density is increased, the surface of the Si substrate is severely damaged immediately after the Si oxide film is etched, and the damaged layer thereby prevents the subsequent growth of the Si oxide film.

【0022】そこで、例えば、Si基板上のSi酸化膜
をRIE装置でエッチングする場合には、RFパワー密
度を0.6W/cm2に設定しておく。これにより、Si
基板表面のダメージ度合いが軽減され、その後に酸化膜
形成、イオン注入、配線接続等をした時に良好な特性の
素子を得ることができる。また、RFパワー密度を0.
6W/cm2とした場合、RFパワー密度が高いものと
比較して、エッチング速度が遅いので、スループットが
低下する危惧があるが、他の実施例として、当初、RF
パワー密度を2.0W/cm2に設定しておき、Si基板
が露出する直前にRFパワー密度を0.6W/cm2に低
下させるとよい。要するに、Si基板が露出する直前の
RFパワー密度が、Si基板表面のダメージ層が軽減さ
れる程度のものであればよい。
Therefore, for example, when the Si oxide film on the Si substrate is etched by the RIE apparatus, the RF power density is set to 0.6 W / cm 2 . This allows Si
The degree of damage on the surface of the substrate is reduced, and when an oxide film is formed, ions are implanted, and wiring is connected thereafter, an element having excellent characteristics can be obtained. Also, the RF power density is set to 0.
When it is set to 6 W / cm 2 , the etching rate is slower as compared with the one having a high RF power density, and thus there is a fear that the throughput is lowered.
Have configured the power density of 2.0 W / cm 2, the RF power density just before the Si substrate is exposed may be reduced to 0.6 W / cm 2. In short, the RF power density just before the Si substrate is exposed may be such that the damaged layer on the surface of the Si substrate is reduced.

【0023】次に、本発明の第2の実施例を以下に説明
する。図3及び図4はシリコン基板上の絶縁膜にコンタ
クトホールを形成するプロセスを示している。まず、図
3Aにおいて、単結晶シリコン基板8上にフィールド酸
化膜9、ゲート電極10及びソース、ドレインとしての
不純物拡散領域11、12を形成し、その上に、例えば
CVD法によりシリコン酸化膜13を堆積させ、更にこ
のシリコン酸化膜13の上にコンタクトホール形成のた
めのレジストパターン14を形成する。
Next, a second embodiment of the present invention will be described below. 3 and 4 show a process of forming a contact hole in an insulating film on a silicon substrate. First, in FIG. 3A, a field oxide film 9, a gate electrode 10 and impurity diffusion regions 11 and 12 as sources and drains are formed on a single crystal silicon substrate 8, and a silicon oxide film 13 is formed thereon by, for example, a CVD method. After being deposited, a resist pattern 14 for forming a contact hole is formed on the silicon oxide film 13.

【0024】次に、図3Bにおいて、前記レジスト14
をマスクとして、RIE(エッチング条件 RFパワー
密度:2W/cm2、ガス圧力:0.2Torr、使用
ガス:CHF3+Ar)により、前記シリコン酸化膜1
3に、前記シリコン基板8に達するコンタクトホール1
5、16を形成する。この際、前記コンタクトホール1
5、16の底面、即ち、前記シリコン基板8の表面にS
iC化ダメージ層17が形成される。
Next, referring to FIG. 3B, the resist 14 is used.
By using RIE (etching condition RF power density: 2 W / cm 2 , gas pressure: 0.2 Torr, working gas: CHF 3 + Ar) as a mask.
3, the contact hole 1 reaching the silicon substrate 8
5 and 16 are formed. At this time, the contact hole 1
S is formed on the bottom surface of the silicon substrate 8, that is, on the bottom surface of the silicon substrate 8.
The iC conversion damage layer 17 is formed.

【0025】そして、図3Cにおいて、前記レジスト1
4をO2プラズマアッシングすると共に硫酸と過酸化水
素水の混合液に浸して除去する。さて、Si基板の表面
に、主にSiC層からなるダメージ層が形成されると、
このダメージ層が障害となって、例えば、Si基板を熱
酸化した場合、その表面の酸化が抑制されるので、これ
を除去することが必要となる。
Then, in FIG. 3C, the resist 1 is formed.
4 is subjected to O 2 plasma ashing and immersed in a mixed solution of sulfuric acid and hydrogen peroxide solution to be removed. Now, when a damage layer mainly made of a SiC layer is formed on the surface of the Si substrate,
When the damaged layer becomes an obstacle and the Si substrate is thermally oxidized, for example, the oxidation of the surface is suppressed, and therefore it is necessary to remove it.

【0026】出願人は、まず、図3Cの状態の試料を4
枚(試料G〜試料J)準備し、夫々次のような処理を行
った後、熱酸化を行った。 試料ウェハG・・O2RIE処理(通常のRIE装置に
処理ガスとしてO2を用いる) 試料ウェハH・・O3処理(基板温度300℃、O3+O
2(濃度5%)+N2雰囲気) 試料ウェハI・・O2プラズマダウンフロー(マイクロ
波放電プラズマのラジカルのみを照射) 試料ウェハJ・・未処理 *試料ウェハK・・単なるシリコンウェハ(即ち、Si
C化ダメージの全くないもの) 図5は熱酸化後の前記コンタクトホール15、16底面
の酸化膜厚を測定した結果である。シリコン表面にSi
C化ダメージが残っていると、その後の酸化膜の成長が
妨げられることは前述の通りである。この図より、O2
RIE処理を施したものは、試料ウェハKとほぼ同等の
値を示している。
The Applicant first prepared 4 samples of the state shown in FIG. 3C.
Sheets (Sample G to Sample J) were prepared and subjected to the following treatments, respectively, followed by thermal oxidation. Sample wafer G..O 2 RIE processing (O 2 is used as a processing gas in an ordinary RIE device) Sample wafer H..O 3 processing (substrate temperature 300 ° C., O 3 + O)
2 (concentration 5% + N 2 atmosphere) Sample wafer I · · O 2 Plasma downflow (irradiates only radicals of microwave discharge plasma) Sample wafer J · · Untreated * Sample wafer K · · Simple silicon wafer (ie, Si
FIG. 5 shows the results of measuring the oxide film thickness on the bottom surfaces of the contact holes 15 and 16 after thermal oxidation. Si on the silicon surface
As described above, if the carbonization damage remains, the growth of the oxide film thereafter is hindered. From this figure, O 2
The sample subjected to the RIE process shows almost the same value as the sample wafer K.

【0027】このことから、O2RIE処理によりSi
C化ダメージを完全に除去できることがわかる。尚、試
料G〜Iは自動的に前述したポリマ層のダメージも改善
されるが、非晶質層は若干残存する。そこで、図4Dに
おいて、通常のRIE装置を用いて、基板にO2RIE
処理を施す(エッチング条件 RFパワー密度:0.2
〜0.5W/cm2、ガス圧力:0.001〜0.3T
orr、使用ガス:O2)。これにより、図4Eの通
り、SiC化ダメージ部分が改質され、その部分にシリ
コン酸化膜(SiO2)18が形成される。
From this fact, it is possible to obtain Si by O 2 RIE treatment.
It can be seen that the C damage can be completely removed. Samples GI automatically improve the damage of the polymer layer described above, but some amorphous layers remain. Therefore, in FIG. 4D, an O 2 RIE is performed on the substrate by using an ordinary RIE apparatus.
Process (etching condition RF power density: 0.2
~ 0.5 W / cm 2 , gas pressure: 0.001-0.3T
orr, gas used: O 2 ). As a result, as shown in FIG. 4E, the SiC damage portion is modified, and the silicon oxide film (SiO 2 ) 18 is formed in that portion.

【0028】図6はO2RIE処理を20秒間行った時
に形成されるシリコン酸化膜18の膜厚とその時のRF
パワー密度との関係を示している。この図から明らかな
ように、RFパワーの変化に応じて、シリコン酸化膜1
8の膜厚が数nmのオーダで変化することが分かる。こ
のシリコン酸化膜は後述するようにウェット洗浄によっ
て除去されるものではあるが、これに限らず、通常のR
IEによりシリコン表面にSiCダメージ層が形成され
た時に、O2RIE処理を行うことによって、このダメ
ージ層を完全に除去することができ、例えば「発明が解
決しようとする課題」の項目で述べたとおり、LDD構
造のトランジスタを作成するときのように、RIE後に
酸化膜を再び形成する場合に、数nmのオーダで膜厚を
制御することができる。
FIG. 6 shows the film thickness of the silicon oxide film 18 formed when the O 2 RIE process is performed for 20 seconds and the RF at that time.
The relationship with the power density is shown. As is clear from this figure, the silicon oxide film 1 is changed according to the change in RF power.
It can be seen that the film thickness of No. 8 changes on the order of several nm. This silicon oxide film is to be removed by wet cleaning as described later, but not limited to this, it is not limited to normal R
When the SiC damage layer is formed on the silicon surface by IE, the damage layer can be completely removed by performing the O 2 RIE treatment. For example, as described in the section “Problems to be solved by the invention”. As described above, when an oxide film is formed again after RIE as in the case of forming a transistor having an LDD structure, the film thickness can be controlled on the order of several nm.

【0029】尚、前記シリコン酸化膜はコンタクトホー
ルの底面に形成されるので、除去されるものではある
が、そのままこの酸化膜を利用できる個所であれば、特
に除去する必要はなく、それを利用すればよい。しか
も、O2RIEは処理温度が室温付近であるために、不
純物の再拡散が抑制され、浅い接合に対しても十分に対
応可能である。
The silicon oxide film is removed because it is formed on the bottom surface of the contact hole. However, if the silicon oxide film can be used as it is, it is not necessary to remove it. do it. Moreover, since the processing temperature of O 2 RIE is near room temperature, re-diffusion of impurities is suppressed, and it is possible to sufficiently cope with shallow junctions.

【0030】さて、図4Eにおいて、前記シリコン酸化
膜18をウェット洗浄(例えばH2O:HF=20:1
の溶液に30秒間漬浸する)等により除去すると、ダメ
ージのないシリコン基板表面が露出する。その後、スパ
ッタ法等によりアルミ合金や高融点金属をコンタクトホ
ール15、16内に形成し、配線19、20として加工
する。
Now, referring to FIG. 4E, the silicon oxide film 18 is wet-cleaned (for example, H 2 O: HF = 20: 1).
The surface of the silicon substrate which is not damaged is exposed. After that, an aluminum alloy or a refractory metal is formed in the contact holes 15 and 16 by a sputtering method or the like and processed as wirings 19 and 20.

【0031】このように、O2RIEによってSiC化
ダメージ層を除去するので、実験によっても金属−Si
基板間のコンタクト抵抗が低く測定された。図7は前記
試料Gと試料H(各2つずつ)の処理を施した後に、配
線加工した時のコンタクト抵抗を測定したものである
(コンタクトホールサイズ:0.25μm2 、配線材
料:ポリシリコン)。
As described above, since the SiC damage layer is removed by O 2 RIE, the metal-Si is also experimentally tested.
The contact resistance between the substrates was measured to be low. FIG. 7 shows the contact resistance when the wiring is processed after the processing of the sample G and the sample H (two each) (contact hole size: 0.25 μm 2 , wiring material: polysilicon). ).

【0032】両者を比較して明らかなように、SiC化
ダメージ層を除去しただけで(試料G)、コンタクト抵
抗を低減することができる。また、抵抗のばらつきも小
さく、信頼性も向上する。
As is apparent by comparing the two, the contact resistance can be reduced only by removing the SiC damage layer (Sample G). Further, variations in resistance are small and reliability is improved.

【0033】[0033]

【発明の効果】本発明の第1の半導体基板の処理方法に
あっては、Si基板上のSi酸化又はSi窒化膜をRI
E法によりエッチングした際に、Si基板表面に形成さ
れるダメージ層の度合いを軽減することができる。ま
た、第2及び第3の半導体基板の製造方法にあっては、
RIE後のダメージ層を除去することができる。
According to the first semiconductor substrate processing method of the present invention, the Si oxide or Si nitride film on the Si substrate is subjected to RI.
It is possible to reduce the degree of the damage layer formed on the surface of the Si substrate when the etching is performed by the E method. In addition, in the second and third semiconductor substrate manufacturing methods,
The damaged layer after RIE can be removed.

【0034】従って、その後に酸化膜形成、イオン注
入、配線接続等をした時に良好な特性の素子を得ること
ができる。
Therefore, when an oxide film is formed, ions are implanted, wiring is connected, etc., an element having good characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例におけるRIE法でのR
Fパワー密度とその後に形成される熱酸化膜厚との関係
を示すグラフである。
FIG. 1 is an R in the RIE method according to the first embodiment of the present invention.
It is a graph which shows the relationship between F power density and the thermally-oxidized film thickness formed after that.

【図2】通常のRIE装置の概念図である。FIG. 2 is a conceptual diagram of a normal RIE device.

【図3】本発明の第2の実施例における半導体装置の製
造プロセスを示す断面図である。
FIG. 3 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment of the present invention.

【図4】本発明の第2の実施例における半導体装置の製
造プロセスを示す断面図である。
FIG. 4 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment of the invention.

【図5】本発明の第2の実施例における各種ダメージ層
除去試験処理後の熱酸化膜厚を示すグラフである。
FIG. 5 is a graph showing the thermal oxide film thickness after various damage layer removal test treatments in the second embodiment of the present invention.

【図6】本発明の第2の実施例におけるRIE法でのR
Fパワー密度とO2RIE処理時に形成される酸化膜厚
との関係を示すグラフである。
FIG. 6 shows R in the RIE method in the second embodiment of the present invention.
6 is a graph showing a relationship between F power density and an oxide film thickness formed during O 2 RIE processing.

【図7】本発明の第2の実施例におけるSiC化ダメー
ジ層があるものと無いものとのコンタクト抵抗を示す図
である。
FIG. 7 is a diagram showing contact resistances with and without a SiC damage layer in the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 RIE装置 8 シリコン基板 13 シリコン酸化膜 15、16 コンタクトホール 1 RIE device 8 Silicon substrate 13 Silicon oxide film 15, 16 Contact hole

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に形成されたシリコン酸
化膜(SiO2)又はシリコン窒化膜(Si34)等を
反応性イオンエッチング(RIE)法によってエッチン
グする方法であって、前記RIEの条件として、少なく
とも前記シリコン基板が露出する直前の高周波電源のパ
ワー密度を、約1.0W/cm2未満に設定したことを特
徴とする半導体基板の処理方法。
1. A method of etching a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) formed on a silicon substrate by a reactive ion etching (RIE) method, which comprises: As a condition, at least the power density of the high-frequency power source immediately before the silicon substrate is exposed is set to less than about 1.0 W / cm 2 , and the semiconductor substrate processing method.
【請求項2】 シリコン基板上に形成されたシリコン酸
化膜(SiO2)又はシリコン窒化膜(Si34)等を
ドライエッチングした後、O2RIEによって処理する
ことを特徴とした半導体基板の処理方法。
2. A semiconductor substrate comprising a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) formed on a silicon substrate, which is dry-etched and then processed by O 2 RIE. Processing method.
【請求項3】 シリコン基板上に形成されたシリコン酸
化膜(SiO2)又はシリコン窒化膜(Si34)等に
ドライエッチングによってコンタクトホールを形成し、
その後、前記コンタクトホールの少なくとも底面をO2
RIEによって処理することを特徴とした半導体基板の
処理方法。
3. A contact hole is formed in a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) formed on a silicon substrate by dry etching,
Then, at least the bottom surface of the contact hole is O 2
A method for processing a semiconductor substrate, which comprises processing by RIE.
JP5230216A 1993-03-16 1993-09-16 Treatment method of semiconductor substrate Pending JPH06326058A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5230216A JPH06326058A (en) 1993-03-16 1993-09-16 Treatment method of semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5593293 1993-03-16
JP5-55932 1993-03-16
JP5230216A JPH06326058A (en) 1993-03-16 1993-09-16 Treatment method of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH06326058A true JPH06326058A (en) 1994-11-25

Family

ID=26396826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230216A Pending JPH06326058A (en) 1993-03-16 1993-09-16 Treatment method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH06326058A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002543610A (en) * 1999-05-03 2002-12-17 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ Removal method of SiC
JP2013038419A (en) * 2000-09-26 2013-02-21 Applied Materials Inc Method of reducing plasma-induced damage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002543610A (en) * 1999-05-03 2002-12-17 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ Removal method of SiC
JP2012023384A (en) * 1999-05-03 2012-02-02 Imec Method for removal of sic
JP2013038419A (en) * 2000-09-26 2013-02-21 Applied Materials Inc Method of reducing plasma-induced damage

Similar Documents

Publication Publication Date Title
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6168726B1 (en) Etching an oxidized organo-silane film
US8158509B2 (en) Method of manufacturing semiconductor device
US5888309A (en) Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
KR100338484B1 (en) Manufacturing Method and Processing Liquid of Semiconductor Device
JPH08264510A (en) Silicon nitride film etching method and etching apparatus
JPS6252455B2 (en)
US9947768B2 (en) Method for forming spacers for a transistor gate
JP2012023384A (en) Method for removal of sic
US9780191B2 (en) Method of forming spacers for a gate of a transistor
US6083815A (en) Method of gate etching with thin gate oxide
JP2903884B2 (en) Semiconductor device manufacturing method
KR100747671B1 (en) Dry etching method and manufacturing method of semiconductor device
JP3248072B2 (en) Oxide film etching method
US6960531B2 (en) Method of manufacturing electronic device
US6399515B1 (en) Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
JPH05275326A (en) Resist ashing method
US9484217B2 (en) Method of forming contact openings for a transistor
US7402524B2 (en) Post high voltage gate oxide pattern high-vacuum outgas surface treatment
JPH06326058A (en) Treatment method of semiconductor substrate
JP3384622B2 (en) Substrate processing method
JPS628512B2 (en)
JP2002217414A (en) Semiconductor device and method of manufacturing the same
JPH01200628A (en) Dry etching
JPH0637063A (en) Manufacture of semiconductor device