JPH06311399A

JPH06311399A - Adaptive noise reduction device

Info

Publication number: JPH06311399A
Application number: JP5091716A
Authority: JP
Inventors: Ken Ito; 謙伊藤; Kazumasa Ikeda; 一雅池田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-04-20
Filing date: 1993-04-20
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】現在の信号のノイズを低減する。【構成】相関検出手段102 は、現在の信号113 と複数
の遅延信号との相関を検出する。この検出結果に応じ
て、加重加算手段103 は、前記複数の遅延信号にそれぞ
れ重みをつけた後加算する。差分回路104 は、現在の信
号113 と加重加算手段103 の出力114 との差分をとる。
減算回路105 は、現在の信号113 からリミッタ回路106
を介して与えられる差分回路104 の出力115 を減算し、
ノイズが低減された現在の信号を得る。 (57) [Abstract] [Purpose] To reduce the noise of the current signal. Configuration: Correlation detection means 102 detects the correlation between the current signal 113 and a plurality of delayed signals. In accordance with the detection result, the weighted addition means 103 weights each of the plurality of delayed signals and then adds them. The difference circuit 104 takes the difference between the current signal 113 and the output 114 of the weighted addition means 103.
The subtraction circuit 105 uses the limiter circuit 106 from the current signal 113.
Subtract the output 115 of the difference circuit 104 given via
Obtain the current signal with reduced noise.

Description

Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、映像信号記録再生装置
に使用される適応形ノイズ低減装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an adaptive noise reduction device used in a video signal recording / reproducing device.

【０００２】[0002]

【従来の技術】従来の適応形ノイズ低減装置の例として
特公昭61-42907号に示す雑音除去回路が有り、図６の回
路図であらわされる。図６に基づき、以下に説明する。
入力信号601 は、第１の遅延回路605 に入力されるほか
に、第１乃至第３の差分回路608 ，609 ，610 と加算回
路627 に入力する。第１の遅延回路605 は、入力信号60
1 を（１水平周期期間−ｔ）時間分だけ遅延し、その遅
延信号602 を第２の遅延回路606 と第１の差分回路608
及び第１のスイッチ614 に入力する。第２の遅延回路60
6 はさらにｔだけ遅延し、その遅延信号603 を第３の遅
延回路607 と第２の差分回路609 及び第２のスイッチ61
5 に入力する。第３の遅延回路607 も同様にｔだけ遅延
し、その遅延信号604 を第３の差分回路610 と第３のス
イッチ616に入力する。第１乃至第３の差分回路608 ，6
09 ，610 は、それぞれ入力信号601 と遅延信号602 ，6
03 ，604 との減算を行ない、それらの出力差分信号611
，612 ，613 を第１乃至第３の絶対値（ＡＢＳ）回路6
17 ，618 ，619 に入力する。第１乃至第３のＡＢＳ回
路617 ，618 ，619 の出力は、それぞれ第１乃至第３の
比較器620 ，621 ，622 に入力し、そこで基準電圧623
と比較される。第１乃至第３の比較器620 ，621 ，622
の出力は、第１乃至第３のスイッチ614 ，615，616 の
ＯＮ／ＯＦＦを制御するほか制御回路628 に入力する。
第１乃至第３のスイッチ614 ，615 ，616 の出力は、加
算回路627 に入力する。加算回路627 の出力は、制御回
路628 により利得が制御される可変アンプ629 に入力
し、１／Ｎにして出力される。尚、ＮはＯＮにしたスイ
ッチ数に１を加えたものである。2. Description of the Related Art As an example of a conventional adaptive noise reduction device, there is a noise removal circuit shown in Japanese Patent Publication No. 61-42907, which is shown in the circuit diagram of FIG. This will be described below with reference to FIG.
The input signal 601 is input to the first delay circuit 605, and also to the first to third difference circuits 608, 609, 610 and the adder circuit 627. The first delay circuit 605 controls the input signal 60
1 is delayed by (1 horizontal period period-t) time, and the delayed signal 602 is delayed by the second delay circuit 606 and the first difference circuit 608.
And the first switch 614. Second delay circuit 60
6 is further delayed by t, and the delayed signal 603 is delayed by the third delay circuit 607, the second difference circuit 609, and the second switch 61.
Enter in 5. Similarly, the third delay circuit 607 delays by t, and the delayed signal 604 is input to the third difference circuit 610 and the third switch 616. First to third difference circuits 608 and 6
09 and 610 are the input signal 601 and the delayed signals 602 and 6, respectively.
03, 604 are subtracted and their output difference signal 611
, 612 and 613 are used as first to third absolute value (ABS) circuits 6
Input in 17, 618 and 619. The outputs of the first to third ABS circuits 617, 618 and 619 are input to the first to third comparators 620, 621 and 622, respectively, where the reference voltage 623.
Compared to. First to third comparators 620, 621, 622
The output of is controlled by turning on / off the first to third switches 614, 615, 616, and is input to the control circuit 628.
The outputs of the first to third switches 614, 615, 616 are input to the adder circuit 627. The output of the adder circuit 627 is input to the variable amplifier 629 whose gain is controlled by the control circuit 628, converted to 1 / N, and output. Note that N is the number of switches turned ON plus one.

【０００３】次に動作について、説明する。ある時点の
入力信号をｘ（601 ）、遅延信号をそれぞれｙ₀（602
）、ｙ₁（603 ）、ｙ₂（604 ）とすると、図７に示
した関数となる。図６の差分回路、絶対値回路、比較器
では、ｘ（601 ）とｙ₀（602），ｘ（601 ）とｙ₁（6
03 ），ｘ（601 ）とｙ₂（604 ）の相関性をみてい
る。そしてｘ（601 ）と遅延されたｙ₀（602 ）、ｙ₁
（603 ）、ｙ₂（604 ）との差分のそれぞれの絶対値Ａ
₀，Ａ₁，Ａ₂が基準電圧623 より小さいとき、すなわ
ち相関性があると判断したとき、対応したスイッチをＯ
Ｎにして遅延信号を加算回路627 に入力する。加算回路
627 は、それら遅延信号と入力信号601 を加算する。加
算された信号は可変アンプ629 により平均化されノイズ
が低減される。可変アンプ629 からはノイズが低減した
入力信号を得る。Next, the operation will be described. The input signal at a certain time point is x (601) and the delayed signal is y ₀ (602
), Y ₁ (603) and y ₂ (604), the function shown in FIG. 7 is obtained. In the difference circuit, the absolute value circuit, and the comparator of FIG. 6, x (601) and y ₀ (602), x (601) and y ₁ (6
03), looking at the correlation between x (601) and y ₂ (604). Then, y ₀ (602) and y ₁ delayed with x (601)
(603), y ₂ (604) absolute value A of each difference
_{When 0} , A ₁ and A ₂ are smaller than the reference voltage 623, that is, when it is determined that there is a correlation, the corresponding switch is turned on.
It is set to N and the delayed signal is input to the adding circuit 627. Adder circuit
627 adds the delayed signal and the input signal 601. The added signals are averaged by the variable amplifier 629 to reduce noise. The noise-reduced input signal is obtained from the variable amplifier 629.

【０００４】この従来の適応形ノイズ低減回路では、画
面上縦方向や斜め方向の相関をみているので、ノイズ低
減の信号劣化が少ない。図８に、第１乃至第３の比較回
路620 ，621 ，622 の結果による第１乃至第３のスイッ
チ614 ，615 ，616 の動作ロジック表を示すが、絵柄に
よって０から３種類の遅延信号を加算回路627 に加えて
いる。なお図８において、表中の○印は相関性がないこ
とを、×印は相関性があることを示す。そして加算回路
入力は信号ｘ以外の入力を示す。例えば、図７において
画面上、１水平ラインでｔだけずれたＬ₁のような傾き
を有する斜め線の相関をみる場合、ｘ（601 ）とｙ
₀（602 ）とは相関性があるので、第１のスイッチ614
はＯＮと、第２及び第３のスイッチ615 ，616 はＯＦＦ
となる。このため、加算回路627 にはｘ（601 ）とｙ₀
（602 ）が入力され、可変アンプ629の出力は（ｘ＋ｙ
₀）／２となる。これまでは、問題はない。しかし、図
７において１水平ラインでｔ／２近傍にずれたＬ₂のよ
うな傾きをもつ斜め線の相関をみる場合、ｘとｙ₀，ｘ
とｙ₁との相関がみつけにくい。この場合、図９に示す
通り、第１及び第２のスイッチ614 ，615 の動作は４通
りとなりふらつく。なお図９において、表中の○印は相
関性がないことを、×印は相関性があることを示す。そ
して加算回路入力は信号ｘ以外の入力を示す。更に入力
信号の雑音やジッタ等により第１乃至第３の比較器620
，621 ，622 の出力が変化し、これによりスイッチの
動作がふらつきを更に増す原因となる。このスイッチの
ＯＮ／ＯＦＦ動作のふらつきにより、ノイズ低減装置の
出力は、（ｘ＋ｙ₀）／２，（ｘ＋ｙ₁）／２，（ｘ＋
ｙ₀＋ｙ₁）／３，ｘの４通りの中を変化してしまう。
このスイッチ動作のふらつきにより、逆にノイズが増大
し画質劣化となる。In this conventional adaptive noise reduction circuit, since the correlation in the vertical and diagonal directions on the screen is observed, signal deterioration due to noise reduction is small. FIG. 8 shows an operation logic table of the first to third switches 614, 615, 616 according to the results of the first to third comparison circuits 620, 621, 622. It is added to the adder circuit 627. Note that, in FIG. 8, the mark ◯ in the table indicates that there is no correlation, and the mark x indicates that there is correlation. The adder circuit input indicates an input other than the signal x. For example, in FIG. 7, when observing the correlation of a diagonal line having a slope such as L _{1 which} is shifted by 1 horizontal line on the screen, x (601) and y
₀ (602) is correlated with the first switch 614.
Is ON and the second and third switches 615 and 616 are OFF
Becomes Therefore, the adder circuit 627 has x (601) and y _0.
(602) is input, and the output of the variable amplifier 629 is (x + y
₀ ) / 2. So far, there is no problem. However, in FIG. 7, when looking at the correlation of an oblique line having an inclination such as L ₂ which is shifted near t / 2 in one horizontal line, x and y ₀ , x
It is difficult to find the correlation between y and y ₁ . In this case, as shown in FIG. 9, the operations of the first and second switches 614 and 615 become four kinds and fluctuate. Note that, in FIG. 9, the mark ◯ in the table indicates that there is no correlation, and the mark x indicates that there is correlation. The adder circuit input indicates an input other than the signal x. Further, the first to third comparators 620 may be affected by noise or jitter of the input signal.
, 621, 622 output changes, which causes the switch operation to cause more fluctuation. The output of the noise reduction device is (x + y ₀ ) / 2, (x + y ₁ ) / 2, (x +
It changes in 4 ways of y ₀ + y ₁ ) / 3 and x.
The fluctuation of the switch operation causes noise to increase and the image quality to deteriorate.

【０００５】[0005]

【発明が解決しようとする課題】画面上図７のＬ₂に示
すように、遅延回路の遅延時間間隔ｔの中間付近を通る
斜め線の相関をみる場合、入力信号の雑音やジッタ等に
よりよけい相関の有無を判断することが難しく、スイッ
チのＯＮ／ＯＦＦ動作がふらついてしまう。このスイッ
チの動作変化によって逆にノイズが増大し画質劣化とな
る。As shown by L ₂ in FIG. 7 on the screen, when observing the correlation of the diagonal line passing near the middle of the delay time interval t of the delay circuit, the correlation due to noise or jitter of the input signal It is difficult to determine the presence or absence of correlation, and the ON / OFF operation of the switch fluctuates. On the contrary, due to the change in the operation of the switch, noise increases and the image quality deteriorates.

【０００６】本発明は、画面上図７のＬ₂に示すよな斜
め線の相関をみる場合でも、ノイズを低減した信号を得
る適応形ノイズ低減装置を提供することを目的とする。It is an object of the present invention to provide an adaptive noise reduction device that obtains a signal with reduced noise even when the correlation of diagonal lines as shown by L ₂ in FIG. 7 is observed on the screen.

【０００７】[0007]

【課題を解決するための手段】（構成例１）現在の信号
に対し互いに異なる遅延時間を有する複数の遅延信号を
生成する複数の遅延手段と、前記現在の信号と前記複数
の遅延信号との相関を検出する相関検出手段と、前記検
出手段の検出結果に応じて前記複数の遅延信号にそれぞ
れ重みをつけた後、加算して信号を得る加重加算手段
と、前記加重加算手段の出力信号と前記現在の信号との
差分を取る差分手段と、前記差分手段の出力を前記現在
信号から減算する減算手段とからなる。(Structural Example 1) A plurality of delay means for generating a plurality of delay signals having delay times different from each other with respect to a current signal, and the current signal and the plurality of delay signals Correlation detection means for detecting correlation, weighted addition means for weighting the plurality of delayed signals in accordance with the detection result of the detection means, and then adding to obtain a signal, and an output signal of the weighted addition means It comprises a difference means for taking a difference from the present signal and a subtraction means for subtracting the output of the difference means from the present signal.

【０００８】（構成例２）現在の信号に対し互いに異な
る遅延時間を有する複数の遅延信号を生成する複数の遅
延手段と、前記現在の信号から動きを検出する動き検出
手段と、前記動き検出手段の検出結果に応じて、使用す
る前記複数の遅延手段を選択する選択手段と、前記選択
手段で選択された前記遅延手段の複数の遅延信号と前記
現在の信号との相関を検出する相関検出手段と、前記相
関検出手段の検出結果に応じて前記選択手段の出力であ
る前記複数の遅延信号にそれぞれ重みをつけた後、加算
した信号を得る加重加算手段と、前記加重加算手段の出
力信号と前記現在の信号との差分を取る差分手段と、前
記差分手段の出力を前記現在の信号から減算する減算手
段とからなる。(Structure example 2) A plurality of delay means for generating a plurality of delayed signals having different delay times with respect to the current signal, a motion detecting means for detecting motion from the current signal, and the motion detecting means. Selection means for selecting the plurality of delay means to be used according to the detection result of 1., and correlation detection means for detecting the correlation between the plurality of delay signals of the delay means selected by the selection means and the current signal A weighted addition means for obtaining an added signal after weighting each of the plurality of delayed signals output from the selection means according to the detection result of the correlation detection means, and an output signal of the weighted addition means It comprises a difference means for taking a difference from the present signal and a subtraction means for subtracting the output of the difference means from the present signal.

【０００９】[0009]

【作用】（構成例１）前記相関検出手段は、現在の信号
と複数の遅延信号との相関を検出する。前記相関検出手
段の結果に応じて、加重加算手段は、前記複数の遅延信
号にそれぞれ重みをつけた後加算する。前記差分手段
は、前記加重加算手段の出力信号と前記現在の信号との
差分を取る。前記減算手段は、前記現在の信号から前記
差分手段の出力を減算し、ノイズが低減された現在の信
号を得る。(Structure example 1) The correlation detecting means detects the correlation between the current signal and a plurality of delayed signals. In accordance with the result of the correlation detection means, the weighted addition means weights each of the plurality of delayed signals and then adds the weighted delayed signals. The difference means calculates the difference between the output signal of the weighted addition means and the current signal. The subtraction means subtracts the output of the difference means from the current signal to obtain a noise-reduced current signal.

【００１０】（構成例２）この構成例２が、構成例１と
違うところは、次の通りである。前記動き検出手段は、
現在の信号から動きを検出する。前記選択手段は、前記
動き検出手段の検出結果に応じて、使用する前記複数の
遅延信号を選択する。前記相関検出手段は、前記選択さ
れた複数の遅延信号と前記現在の信号との相関を検出す
る。前記加重加算手段は、前記相関検出手段の検出結果
に応じて、前記選択された複数の遅延信号にそれぞれ重
みをつけた後加算する。前記差分手段は、前記加重加算
手段の出力信号と前記現在の信号との差分を取る。前記
減算手段は、前記現在の信号から前記差分手段の出力を
減算し、ノイズが低減された現在の信号を得る。(Structure example 2) The structure example 2 is different from the structure example 1 in the following points. The motion detecting means,
Detect motion from current signal. The selecting means selects the plurality of delay signals to be used according to the detection result of the motion detecting means. The correlation detecting means detects a correlation between the selected delayed signals and the current signal. The weighted addition means weights each of the selected delay signals according to the detection result of the correlation detection means, and then adds the weighted delay signals. The difference means calculates the difference between the output signal of the weighted addition means and the current signal. The subtraction means subtracts the output of the difference means from the current signal to obtain a noise-reduced current signal.

【００１１】[0011]

【実施例】図１は、本発明の適応形ノイズ低減装置の構
成を示すブロック図である。図１について以下に説明す
る。入力信号（例えば輝度信号）101 は、第１の遅延回
路107 に入力し、その遅延回路107 はｔ₁時間分、入力
信号101 を遅延する。第１の遅延回路107 の出力は、第
２の遅延回路108 に入力し、その遅延回路108 はさらに
ｔ₂時間分、第１の遅延回路107 の出力を遅延する。第
２の遅延回路108 の出力は、第３乃至第６の遅延回路10
9 ，110 ，111,112 に順次入力する。第３乃至第６の遅
延回路109 ，110 ，111,112 は、それぞれ入力信号をｔ
₃，ｔ₄，ｔ₅，ｔ₆時間分遅延する。第１，第２，第
４，第５，第６の遅延回路107 ，108，110 ，111 ，112
の遅延出力信号と入力信号101 は、相関検出手段102
と加重加算手段103 にそれぞれ入力する。第３の遅延回
路109 の出力113 は現在の信号である。この現在の信号
113 は、第４の遅延回路110 に入力するほか、相関検出
手段102 ，差分回路104 と減算回路105 にそれぞれ入力
する。相関検出手段102は、現在の信号113 と各遅延回
路107 ，108 ，110 ，111 ，112 の出力との相関を検出
し、その相関検出結果を加重加算手段103 に入力する。
加重加算手段103は、相関検出手段102 の相関結果に基
づいて、第１，第２，第４，第５，第６の遅延回路107
，108 ，110 ，111 ，112 の遅延出力信号で加重加算
を行なう。その結果、加重加算手段103 は、現在の信号
113 と相関の高い遅延信号114 を出力する。加重加算処
理については、後述する。遅延信号114 は、差分回路10
4 に入力する。差分回路104 は、現在の信号113 と遅延
信号114 との差分処理を行ない、その結果の差分信号11
5 はリミッタ回路106 に入力する。リミッタ回路106
は、画像の輪郭ボケを防止するため差分信号115 に対し
て振幅制限を行ない、振幅制限された差分信号115 は減
算回路105 に入力する。減算回路105 では、現在の信号
113 から差分回路104 の差分出力115 を減算した信号を
出力する。以上、相関検出に基づいて加重加算を行な
い、その結果である相関性の高い遅延信号を用いるの
で、劣化の少ないノイズ低減された現在の信号を得るこ
とができる。1 is a block diagram showing the configuration of an adaptive noise reduction apparatus according to the present invention. FIG. 1 will be described below. An input signal (for example, a luminance signal) 101 is input to the first delay circuit 107, which delay circuit 107 delays the input signal 101 by t ₁ time. The output of the first delay circuit 107 is input to the second delay circuit 108, and the delay circuit 108 further delays the output of the first delay circuit 107 by t ₂ time. The output of the second delay circuit 108 is the third to sixth delay circuits 10
Input 9, 110, 111, 112 sequentially. The third to sixth delay circuits 109, 110, 111, 112 respectively input the input signal to t
Delay by ₃ , t ₄ , t ₅ , t ₆ hours. First, second, fourth, fifth and sixth delay circuits 107, 108, 110, 111, 112
The delayed output signal and the input signal 101 of the
And the weighted addition means 103 respectively. The output 113 of the third delay circuit 109 is the current signal. This current signal
113 is input to the fourth delay circuit 110, and is also input to the correlation detecting means 102, the difference circuit 104 and the subtraction circuit 105. The correlation detecting means 102 detects the correlation between the current signal 113 and the outputs of the delay circuits 107, 108, 110, 111 and 112, and inputs the correlation detection result to the weighted addition means 103.
The weighted addition means 103, based on the correlation result of the correlation detection means 102, the first, second, fourth, fifth and sixth delay circuits 107.
, 108, 110, 111, 112 delayed output signals are used for weighted addition. As a result, the weighted addition means 103
The delayed signal 114 having a high correlation with 113 is output. The weighted addition process will be described later. The delayed signal 114 is the difference circuit 10
Enter in 4. The difference circuit 104 performs difference processing between the current signal 113 and the delayed signal 114 and outputs the difference signal 11 as a result.
5 is input to the limiter circuit 106. Limiter circuit 106
Limits the amplitude of the differential signal 115 in order to prevent the contour blurring of the image, and the differential signal 115 whose amplitude is limited is input to the subtraction circuit 105. In the subtraction circuit 105, the current signal
A signal obtained by subtracting the difference output 115 of the difference circuit 104 from 113 is output. As described above, since the weighted addition is performed based on the correlation detection and the delayed signal having a high correlation as a result is used, it is possible to obtain the noise-reduced current signal with less deterioration.

【００１２】ここで、第２と第３の遅延回路108 ，109
の合計遅延時間、第４と第５の遅延回路110 ，111 の合
計遅延時間をそれぞれ１水平走査期間とすれば、水平３
ラインを使ってノイズの低減された現在の信号を得る。Here, the second and third delay circuits 108 and 109
, And the total delay time of the fourth and fifth delay circuits 110, 111 are each one horizontal scanning period
Use the line to get the current signal with reduced noise.

【００１３】また、第２と第３の遅延回路108 ，109 の
合計遅延時間、第４と第５の遅延回路110 ，111 の合計
遅延時間をそれぞれ１フィールド期間とすれば、フィー
ルド間隔の信号を使ってノイズの低減された現在の信号
を得る。更に、第２と第３の遅延回路108 ，109 の合計
遅延時間、第４と第５の遅延回路110 ，111 の合計遅延
時間をそれぞれ１フレーム期間とすれば、フレーム間隔
の信号を使ってノイズの低減された現在の信号を得る。If the total delay time of the second and third delay circuits 108 and 109 and the total delay time of the fourth and fifth delay circuits 110 and 111 are each one field period, signals of field intervals are obtained. To obtain the current signal with reduced noise. Furthermore, assuming that the total delay time of the second and third delay circuits 108 and 109 and the total delay time of the fourth and fifth delay circuits 110 and 111 are each one frame period, noise is generated by using signals at frame intervals. To obtain a reduced current signal of.

【００１４】次に、第１，第２，第３の遅延回路107 ，
108 ，109 を除き、第４，第５，第６の遅延回路110 ，
111 ，112 の遅延時間をそれぞれ（１水平期間−ｔ），
ｔ，ｔ時間とした場合の実施例を以下に説明する。Next, the first, second and third delay circuits 107,
With the exception of 108 and 109, the fourth, fifth and sixth delay circuits 110,
Delay time of 111 and 112 respectively (1 horizontal period-t),
An example in which t and t are set will be described below.

【００１５】図２は、水平２ラインを使って現在の信号
のノイズを低減する適応形ノイズ低減装置の構成を示す
回路図である。現在の信号（例えば輝度信号）201 は、
第１の遅延回路202 に入力するとともに、第１，第２，
第３，第４の差分回路204 ，205 ，206 ，207 と減算回
路208 に入力する。第１の遅延回路202 では（１水平走
査期間−ｔ）時間分遅延し、遅延信号203 を出力する。
遅延信号203 は、第２の遅延回路209 、第１の差分回路
204 及び第１の加重加算器210 に入力する。第２の遅延
回路209 は、これに入力する遅延信号203 をさらにｔ時
間分遅延し、遅延信号211 を出力する。遅延信号211
は、第３の遅延回路212 ，第２の差分回路205 及び第２
の加重加算器213 に入力する。第３の遅延回路212 は、
これに入力する遅延信号211 をさらにｔ時間分遅延し、
遅延信号214 を出力する。遅延信号214 は、第３の差分
回路206 と第１の加重加算器210 に入力する。第１，第
２及び第３の差分回路204 ，205 ，206 では、現在の信
号201 と遅延信号203 ，211，214 のそれぞれとの減算
を行ない、出力差分信号215 ，216 ，217 を得る。差分
信号215 ，216 ，217 は、それぞれ第１，第２及び第３
の絶対値（ＡＢＳ）回路218 ，219 ，220 に入力され
る。第１，第２及び第３のＡＢＳ回路218 ，219，220
は、入力された差分信号215 ，216 ，217 の絶対値をと
り、その絶対値を示す信号221 ，222 ，223 をそれぞれ
出力する。第１及び第３のＡＢＳ回路218，220 の出力
信号221 ，223 は、第５の差分回路224 に入力する。第
５の差分回路224 は、出力信号221 と出力信号223 との
減算を行ない、出力差分信号225 を得る。出力差分信号
225 は、第１のローパス・フィルタ（ＬＰＦ）226 に入
力する。第１のＬＰＦ226 からの低域成分信号227 は、
第１の加重加算器210 に入力する。第１の加重加算器21
0 では、遅延信号203 と遅延信号214 との加算を行う。
その加算比は、低域成分信号227 で制御する。第１の加
重加算器210 の出力信号228 は、第２の加重加算器213
に入力する。第２のＡＢＳ回路219 の出力信号222 は、
第２のローパス・フィルタ（ＬＰＦ）229 に入力する。
第２のＬＰＦ229 の出力低域成分信号230 は、第２の加
重加算器213 に入力する。第２の加重加算器213 では、
遅延信号211 と第１の加重加算器210 の出力228 との加
算を行なう。その加算比は、低域成分信号230 で制御す
る。第２の加重加算器213 の出力信号231 は、第４の差
分回路207 に入力する。第４の差分回路207 では、現在
の信号201 と第２の加重加算器213 の出力信号231 との
減算を行なう。画像の輪郭ボケを防止するため、第４の
差分回路207 の差分出力232 をリミッタ回路233 に入力
する。リミッタ回路233 で振幅制限された信号は、減算
回路208 に入力する。減算回路208 では、現在の信号20
1 とリミッタ回路233 の出力信号との減算を行ない、減
算信号234 を出力する。この減算信号234 は、ノイズを
低減された現在の信号である。FIG. 2 is a circuit diagram showing the configuration of an adaptive noise reduction device for reducing the noise of the current signal by using two horizontal lines. The current signal (eg luminance signal) 201 is
It is input to the first delay circuit 202 as well as the first, second, and
It is input to the third and fourth difference circuits 204, 205, 206, 207 and the subtraction circuit 208. The first delay circuit 202 delays by (1 horizontal scanning period-t) time and outputs a delay signal 203.
The delayed signal 203 is the second delay circuit 209, the first difference circuit
204 and the first weighted adder 210. The second delay circuit 209 further delays the delay signal 203 input thereto by t time and outputs a delay signal 211. Delayed signal 211
Is the third delay circuit 212, the second difference circuit 205, and the second
Input to the weighted adder 213. The third delay circuit 212 is
The delay signal 211 input to this is further delayed by t hours,
The delayed signal 214 is output. The delayed signal 214 is input to the third difference circuit 206 and the first weighted adder 210. In the first, second and third difference circuits 204, 205 and 206, the current signal 201 and the delayed signals 203, 211 and 214 are subtracted to obtain output difference signals 215, 216 and 217. The differential signals 215, 216 and 217 are respectively the first, second and third
Are input to the absolute value (ABS) circuits 218, 219 and 220. First, second and third ABS circuits 218, 219, 220
Takes the absolute values of the input difference signals 215, 216, 217 and outputs signals 221, 222, 223 indicating the absolute values, respectively. The output signals 221, 223 of the first and third ABS circuits 218, 220 are input to the fifth difference circuit 224. The fifth difference circuit 224 subtracts the output signal 221 and the output signal 223 to obtain an output difference signal 225. Output difference signal
225 inputs to the first low pass filter (LPF) 226. The low frequency component signal 227 from the first LPF 226 is
Input to the first weighted adder 210. First weighted adder 21
At 0, the delay signal 203 and the delay signal 214 are added.
The addition ratio is controlled by the low frequency component signal 227. The output signal 228 of the first weighted adder 210 is the output signal 228 of the second weighted adder 213.
To enter. The output signal 222 of the second ABS circuit 219 is
Input to the second low pass filter (LPF) 229.
The output low frequency component signal 230 of the second LPF 229 is input to the second weighted adder 213. In the second weighted adder 213,
The delayed signal 211 and the output 228 of the first weighted adder 210 are added. The addition ratio is controlled by the low frequency component signal 230. The output signal 231 of the second weighted adder 213 is input to the fourth difference circuit 207. The fourth difference circuit 207 subtracts the current signal 201 from the output signal 231 of the second weighted adder 213. The difference output 232 of the fourth difference circuit 207 is input to the limiter circuit 233 in order to prevent the contour blurring of the image. The signal whose amplitude is limited by the limiter circuit 233 is input to the subtraction circuit 208. The subtractor circuit 208 outputs the current signal 20
1 is subtracted from the output signal of the limiter circuit 233, and the subtraction signal 234 is output. This subtracted signal 234 is the current signal with reduced noise.

【００１６】次に、適応形ノイズ低減装置の動作を説明
する。図３は、図２の適応形ノイズ低減装置の動作を説
明するための図である。図３を参照するに、ある時点に
おける現在の信号をｘ（201 ），遅延信号をｙ₀（203
），ｙ₁（211 ），ｙ₂（214 ）とし、これらの信号
を用いてノイズ低減装置の動作を説明する。なお、ｙ₀
（203 ）は、現在の信号ｘ（201 ）に対し、（１水平走
査期間−ｔ）時間分遅延されている遅延信号である。遅
延信号ｙ₁（211 ）は、現在の信号ｘ（201 ）に対し、
１水平走査期間前の遅延信号である。遅延信号ｙ₂（21
4 ）は、現在の信号ｘ（201 ）に対し、（１水平走査期
間＋ｔ）時間分遅延されている遅延信号である。Next, the operation of the adaptive noise reduction device will be described. FIG. 3 is a diagram for explaining the operation of the adaptive noise reduction device of FIG. Referring to FIG. 3, the current signal at a certain time point is x (201) and the delayed signal is y ₀ (203
), Y ₁ (211), y ₂ (214), and the operation of the noise reduction device will be described using these signals. Note that y ₀
(203) is a delayed signal delayed by (1 horizontal scanning period-t) time with respect to the current signal x (201). Delayed signal y ₁ (211) is the current signal x (201)
This is a delayed signal one horizontal scanning period before. Delayed signal y ₂ (21
4) is a delayed signal delayed by (1 horizontal scanning period + t) time with respect to the current signal x (201).

【００１７】まず、現在の信号ｘ（201 ）と、第１，第
２，第３の遅延回路202 ，209 ，212 で順次遅延処理が
行なわれる。この遅延処理によって得られた遅延信号ｙ
₀（203 ），ｙ₁（211 ），ｙ₂（214 ）は、第１，第
２，第３の差分回路204 ，205 ，206 に入力する。各差
分回路204 ，205 ，206 は、減算処理を行なう。減算処
理によって、出力信号ｘ−ｙ₀（215 ），ｘ−ｙ₁（21
6 ），ｘ−ｙ₂（217）を得る。出力信号ｘ−ｙ₀（215
），ｘ−ｙ₁（216 ），ｘ−ｙ₂（217 ）は、対応す
る第１，第２，第３のＡＢＳ回路218 ，219 ，220 に入
力する。第１，第２，第３のＡＢＳ回路218 ，219 ，22
0 は、信号ｘ−ｙ₀（215 ），ｘ−ｙ₁（216 ），ｘ−
ｙ₂（217 ）の絶対値Ａ₀（221 ），Ａ₁（222 ），Ａ
₂（223）をそれぞれ出力する。絶対値Ａ₀（221 ）と
Ａ₂（223 ）は、第５の差分回路224 に入力し、減算処
理される。その結果、第５の差分回路224 は、絶対値Ａ
₂−Ａ₀（225 ）を出力する。出力Ａ₂−Ａ₀（225 ）
は、第１のＬＰＦ（226 ）を経て、第１の加重加算器21
0 に入力する。第１の加重加算器210 では、第１のＬＰ
Ｆ226 を経たＡ₂−Ａ₀（227 ）をある設定値Ｍで振幅
制限を行ない、ｋ₁＝（１／２）×（１／Ｍ）×（ＬＰ
Ｆ（Ａ₂−Ａ₀）＋Ｍ）とｋ₁を設定する。ただし、Ｌ
ＰＦ（Ａ₂−Ａ₀）は、第１のＬＰＦ226 を経た絶対値
Ａ₂−Ａ₀の値である。このとき、ｋ₁は０≦ｋ₁＜１
の範囲をとる。第１の加重加算器210の出力をＢ₁（228
）とすると、Ｂ₁＝ｋ₁×ｙ₀＋（１−ｋ₁）×ｙ₂
の式でＢ₁（228)は与えられる。First, the current signal x (201) and the first, second and third delay circuits 202, 209 and 212 are sequentially delayed. Delay signal y obtained by this delay processing
₀ (203), y ₁ (211) and y ₂ (214) are input to the first, second and third difference circuits 204, 205 and 206. Each difference circuit 204, 205, 206 performs subtraction processing. By the subtraction process, the output signals x−y ₀ (215) and x−y ₁ (21
6), xy ₂ (217) is obtained. Output signal x−y ₀ (215
), Xy ₁ (216) and xy ₂ (217) are input to the corresponding first, second and third ABS circuits 218, 219, 220. First, second, and third ABS circuits 218, 219, 22
0 is the signal x−y ₀ (215), x−y ₁ (216), x−
Absolute values of y ₂ (217) A ₀ (221), A ₁ (222), A
₂ (223) is output respectively. The absolute values A ₀ (221) and A ₂ (223) are input to the fifth difference circuit 224 and subjected to subtraction processing. As a result, the fifth difference circuit 224 outputs the absolute value A
_2- A ₀ (225) is output. Output A ₂ −A ₀ (225)
Goes through the first LPF (226) to the first weighted adder 21
Enter 0. In the first weighted adder 210, the first LP
The amplitude of A ₂ −A ₀ (227) after passing through F226 is limited by a certain set value M, and k ₁ = (1/2) × (1 / M) × (LP
_{_{F (A 2 -A 0) +}} M) and setting a k _1. However, L
PF (A ₂ −A ₀ ) is the value of absolute value A ₂ −A ₀ passed through the first LPF 226. At this time, k ₁ is 0 ≦ k ₁ <1
Range. The output of the first weighted adder 210 is set to B ₁ (228
), B ₁ = k ₁ × y ₀ + (1-k ₁ ) × y ₂
In the formula, B ₁ (228) is given.

【００１８】ｘ（201 ）とｙ₀（203 ）とが相関性が高
く、ｘ（201 ）とｙ₂（214 ）とが相関性が低いとき、
Ａ₀は約零，Ａ₂は約Ｍとなる。その結果、ｋ₁は約１
となり、第１の加重加算器210 の出力Ｂ₁（228 ）は、
ｙ₀となる。逆にｘ（201 ）とｙ₀（203 ）とが相関性
が低く、ｘ（201 ）とｙ₂（241 ）とが相関性が高いと
き、Ａ₀は約Ｍ，Ａ₂は約零となる。その結果、ｋ₁は
約零となり、第１の加重加算器210 の出力Ｂ₁（228 ）
は、ｙ₂となる。ｘ（201 ）とｙ₀（203 ），ｘ（201)
とｙ₂（214 ）とも相関性が同程度のとき、Ａ₂−Ａ₀
は約零となって、ｋ₁は約 0.5となる。その結果、第１
の加重加算器210 の出力Ｂ₁（228 ）は、（１／２）×
（ｙ₀＋ｙ₂）となる。When x (201) and y ₀ (203) have a high correlation and x (201) and y ₂ (214) have a low correlation,
A ₀ is about zero and A ₂ is about M. As a result, k ₁ is about 1
And the output B ₁ (228) of the first weighted adder 210 is
It becomes y ₀ . Conversely, when x (201) and y ₀ (203) have a low correlation and x (201) and y ₂ (241) have a high correlation, A ₀ is about M and A ₂ is about zero. . As a result, k ₁ becomes approximately zero, and the output B ₁ (228) of the first weighted adder 210
Becomes y ₂ . x (201) and y ₀ (203), x (201)
And y ₂ (214) have similar correlation, A ₂ −A ₀
Becomes about zero and k ₁ becomes about 0.5. As a result, the first
The output B ₁ (228) of the weighted adder 210 is (1/2) ×
(Y ₀ + y ₂ ).

【００１９】同様に、第２の加重加算器213 では、第２
のＬＰＦ229 を経た絶対値Ａ₁（230 ）に基づき、遅延
信号ｙ₁（211 ）と第１の加重加算器210 の出力Ｂ
₁（228）との加重加算を行う。第２の加重加算器213
では第２のＬＰＦ229 を経た絶対値Ａ₁（230 ）をある
設定値Ｎで振幅制御を行ない、ｋ₂＝（１／Ｎ）×ＬＰ
Ｆ（Ａ₁）とｋ₂を設定する。ただし、ＬＰＦ（Ａ₁）
は、第２のＬＰＦ229 を経た絶対値Ａ₁の値である。こ
のとき、ｋ₂は０≦ｋ₂≦１の範囲の値をとる。第２の
加重加算器213 の出力をＢ₂（231 ）とすると、Ｂ₂＝
ｋ₂×Ｂ₁＋（１−ｋ₂）×ｙ₁の式でＢ₂（231 ）は
与えられる。ｘ（201 ）とｙ₁（211 ）との相関性が高
いときは、Ａ₁（222 ）は約零となってｋ₂は約零とな
り、第２の加重加算器213 の出力Ｂ₂（231 ）は、Ｂ₂
＝ｙ₁となる。逆に、ｘ（201 ）とｙ₁（214 ）との相
関性が低いときには、Ａ₁は約Ｎとなって、ｋ₂は約１
となり、Ｂ₂＝Ｂ₁となる。第２の加重加算器213 の出
力Ｂ₂（231 ）は、第４の差分回路207 に入力する。こ
の第４の差分回路207 は現在の信号ｘ（201 ）と第２の
加重加算器213 の出力Ｂ₂（231 ）との減算を行ない、
ｘ−Ｂ₂（232 ）を出力する。第４の差分回路207 の出
力（ｘ−Ｂ₂）（232 ）は、画像の輪郭ボケを防止する
ためリミッタ回路232 で振幅制限を受けた後に、減算回
路208 に入力する。減算回路208 は、現在の信号ｘ（20
1 ）から差分出力（ｘ−Ｂ₂）（232 ）を減算し、信号
（234 ）を出力する。出力信号（234 ）は、ノイズを低
減された現在の信号である。Similarly, in the second weighted adder 213,
Of the delay signal y ₁ (211) and the output B of the first weighted adder 210 based on the absolute value A ₁ (230) of the LPF 229 of
₁ Weighted addition with (228). Second weighted adder 213
Then, the absolute value A ₁ (230) passing through the second LPF 229 is subjected to amplitude control with a certain set value N, and k ₂ = (1 / N) × LP
Set F (A ₁ ) and k ₂ . However, LPF (A ₁ )
Is the value of the absolute value A ₁ that has passed through the second LPF 229. At this time, k ₂ takes a value in the range of 0 ≦ k ₂ ≦ 1. If the output of the second weighted adder 213 is B ₂ (231), then B ₂ =
B ₂ (231) is given by the equation of k ₂ × B ₁ + (1-k ₂ ) × y ₁ . When the correlation between x (201) and y ₁ (211) is high, A ₁ (222) becomes approximately zero and k ₂ becomes approximately zero, and the output B ₂ (231) of the second weighted adder 213 ) Is B ₂
= Y ₁ . Conversely, when the correlation between x (201) and y ₁ (214) is low, A ₁ is about N and k ₂ is about 1
And B ₂ = B ₁ . The output B ₂ (231) of the second weighted adder 213 is input to the fourth difference circuit 207. The fourth difference circuit 207 subtracts the current signal x (201) from the output B ₂ (231) of the _second weighted adder 213,
x-B ₂ (232) is output. The output (x−B ₂ ) (232) of the fourth difference circuit 207 is input to the subtraction circuit 208 after being subjected to amplitude limitation by the limiter circuit 232 in order to prevent contour blurring of the image. The subtraction circuit 208 calculates the current signal x (20
The difference output (x−B ₂ ) (232) is subtracted from 1) and the signal (234) is output. The output signal (234) is the current signal with reduced noise.

【００２０】例えば、画面上左斜め下がり線の相関をみ
る場合、ｋ₁は約１，ｋ₂は約１となり、第２の加重加
算器213 の出力はＢ₂＝ｙ₀となる。そして、現在の信
号ｘ（201 ）から差分信号（ｘ−ｙ₀）（231 ）を減算
することによって得られた信号（234 ）は、信号の劣化
を抑えながらノイズの低減が行なわれている。For example, when observing the correlation of the diagonally downward left line on the screen, k ₁ is about 1, k ₂ is about 1, and the output of the second weighted adder 213 is B ₂ = y ₀ . The signal (234) obtained by subtracting the difference signal (x-y ₀ ) (231) from the current signal x (201) has noise reduced while suppressing signal deterioration.

【００２１】次に、現在の信号の雑音やジッタ等の影響
について説明する。ｘ（201 ）とｙ₀（203 ），ｘ（20
1 ）とｙ₂（214 ）共に相関性が同程度あった場合に
は、第１の加重加算器210 の出力Ｂ₁（228 ）は、Ｂ₁
＝（１／２）×（ｙ₀＋ｙ₂）となる。このとき、現在
の信号の雑音やジッタ等によって第１のＬＰＦ226 の出
力（Ａ₂−Ａ₀）が±（１／１０）×Ｍ変動した際、ｋ
₁の変動は0.45≦ｋ₁≦0.55となる。そして、出力Ｂ₁
（228 ）は、Ｂ₁＝（0.45×ｙ₀＋0.55×ｙ₂）〜（0.
55×ｙ₀＋0.45×ｙ₂）の範囲の変動である。この範囲
の変動は、従来のようなロジッチスイッチを用いた場合
のＢ₁＝ｙ₀〜（１／２）×（ｙ₀＋ｙ₂）〜ｙ₀に比
べ十分小さい為、スイッチ切り換えによる画質劣化は発
生しにくい。Next, the influence of current signal noise and jitter will be described. x (201) and _{y 0 (203), x (} 20
If both 1) and y ₂ (214) have a similar correlation, the output B ₁ (228) of the first weighted adder 210 is B ₁
= (1/2) × (y ₀ + y ₂ ). At this time, when the output (A ₂ −A ₀ ) of the first LPF 226 changes ± (1/10) × M due to noise or jitter of the current signal, k
The variation of ₁ is 0.45 ≦ k ₁ ≦ 0.55. And output B ₁
(228) is B ₁ = (0.45 × y ₀ + 0.55 × y ₂ ) to (0.
The variation is in the range of 55 × y ₀ + 0.45 × y ₂ ). Variations in this range, since sufficiently small compared with the _{_{B 1 = y 0 ~ (1/2}} ) × (y 0 + y 2) ~y 0 in the case of using a conventional logic switch switches such as, image quality degradation due to the switch switching Is unlikely to occur.

【００２２】以上、画面上縦方向の線、左右斜め方向の
線の相関をみる場合でも相関性の高い遅延信号を加重加
算により得るため、相関検出時の雑音やジッタ等による
影響が少なくなる。これにより、信号劣化が少なくノイ
ズが低減された現在の信号を得ることができる。As described above, even when observing the correlation between the vertical lines on the screen and the diagonal lines on the left and right sides, a delayed signal having a high correlation is obtained by weighted addition, so that the influence of noise and jitter at the time of correlation detection is reduced. This makes it possible to obtain a current signal with less signal deterioration and reduced noise.

【００２３】図４は、水平２ラインを使って現在の信号
のノイズを低減する適応形ノイズ低減装置の構成を示
す。図２に示したノイズ低減装置に対して、第２の加重
加算器213 の加算比制御を変えた実施例である。図２と
の相違点を主体にして説明する。第１並びに第３の差分
回路204 ，206 は、現在の信号201 と遅延信号203 ，21
4 との減算を行ない、その差分出力215 ，217 をそれぞ
れ対応する第１並びに第３のＡＢＳ回路218 ，220 に入
力する。第１並びに第３のＡＢＳ回路218 ，220では、
対応する差分信号215 ，217 の絶対値Ａ₀（221 ），Ａ
₂（223 ）を取る。出力信号Ａ₀（221 ），Ａ₂（223
）は、第５の差分回路224 と加算回路235に入力する。
第５の差分回路224 の出力についての処理は、図２に示
した実施例と同じであるため、説明は省略する。加算回
路235 は、信号Ａ₀（221 ），Ａ₂（223 ）の加算を行
ない、その加算出力Ａ₀＋Ａ₂（236 ）を第２のＬＰＦ
229に入力する。第２のＬＰＦ229 からの低減成分信号2
30 は、第２の加重加算器213 に入力する。第２の加重
加算器213 では、遅延信号211 と第１の加重加算器210
の出力228 との加算を行なう。その加算比は、低減成分
信号230 で制御する。次に、この適応形ノイズ低減装置
の動作を、図４を参照しながら説明する。途中までは、
図２での動作と同じなので、第１並びに第３のＡＢＳ回
路218 ，220の出力として絶対値Ａ₀（221 ），Ａ₂（2
23 ）が出力されるところまでは説明を省略する。第４
の差分回路224 では絶対値Ａ₀（221 ）とＡ₂（223 ）
の減算処理を行ない、信号（Ａ₂−Ａ₀）（225 ）を出
力する。第１の加重加算器210での処理は、図２の場合
と同じで、ｋ₁＝（１／２）×（１／Ｍ）×（ＬＰＦ
（Ａ₂−Ａ₀）＋Ｍ）とｋ₁を設定したとき、第１の加
重加算器210 の出力Ｂ₁（228 ）は、Ｂ₁＝ｋ₁×ｙ₀
＋（１−ｋ₁）×ｙ₂となる。第２の加重加算器213 で
は、遅延信号211 と第１の加重加算器210 の出力228 と
の加算を行なう。その加算比は、絶対値Ａ₀＋Ａ₂（23
6 ）の低域成分230 で制御する。第２の加重加算器213
では、第２のＬＰＦ229 を経たＡ₀＋Ａ₂（230 ）をあ
る設定値Ｌで振幅制限を行ない、ｋ₂＝（１／Ｌ）×Ｌ
ＰＦ（Ａ₂＋Ａ₀）とｋ₂を設定する。ただしＬＰＦ
（Ａ₂＋Ａ₀）は、第２のＬＰＦ229 を経た絶対値Ａ₀
＋Ａ₂の値である。このときｋ₂は、０≦ｋ₂≦１の範
囲の値をとる。第２の加重加算器213 の出力231 をＢ₂
とすると、Ｂ₂＝ｋ₂×Ｂ₁＋（１−ｋ₂）×ｙ₁の式
でＢ₂は与えられる。FIG. 4 shows the configuration of an adaptive noise reduction apparatus that reduces noise in the current signal by using two horizontal lines. This is an embodiment in which the addition ratio control of the second weighted adder 213 is different from that of the noise reduction device shown in FIG. The difference from FIG. 2 will be mainly described. The first and third difference circuits 204 and 206 are configured to detect the current signal 201 and the delayed signals 203 and 21.
The difference outputs 215 and 217 are input to the corresponding first and third ABS circuits 218 and 220, respectively. In the first and third ABS circuits 218 and 220,
Absolute values A ₀ (221), A of the corresponding difference signals 215, 217
_{Take 2} (223). Output signals A ₀ (221), A ₂ (223
) Is input to the fifth difference circuit 224 and the addition circuit 235.
The processing for the output of the fifth difference circuit 224 is the same as that of the embodiment shown in FIG. The adder circuit 235 adds the signals A ₀ (221) and A ₂ (223) and outputs the addition output A ₀ + A ₂ (236) to the second LPF.
Enter in 229. Reduced component signal 2 from the second LPF 229
30 is input to the second weighted adder 213. In the second weighted adder 213, the delayed signal 211 and the first weighted adder 210
Is added to the output 228 of. The addition ratio is controlled by the reduction component signal 230. Next, the operation of this adaptive noise reduction apparatus will be described with reference to FIG. Halfway,
Since the operation is the same as that in FIG. 2, the absolute values A ₀ (221) and A ₂ (2) are output as the outputs of the first and third ABS circuits 218 and 220.
The description up to the point where 23) is output is omitted. Fourth
In the difference circuit 224 of, the absolute values A ₀ (221) and A ₂ (223)
Then, the signal (A ₂ −A ₀ ) (225) is output. The processing in the first weighted adder 210 is the same as in the case of FIG. 2, and k ₁ = (1/2) × (1 / M) × (LPF
When (A ₂ −A ₀ ) + M) and k ₁ are set, the output B ₁ (228) of the first weighted adder 210 is B ₁ = k ₁ × y ₀
It becomes + (1-k ₁ ) × y ₂ . The second weighted adder 213 adds the delayed signal 211 and the output 228 of the first weighted adder 210. The addition ratio is the absolute value A ₀ + A ₂ (23
It is controlled by the low frequency component 230 of 6). Second weighted adder 213
Then, the amplitude of A ₀ + A ₂ (230) passing through the second LPF 229 is limited by a certain set value L, and k ₂ = (1 / L) × L
Set PF (A ₂ + A ₀ ) and k ₂ . However, LPF
(A ₂ + A ₀ ) is the absolute value A ₀ that has passed through the second LPF 229.
It is the value of + A ₂ . At this time, k ₂ takes a value in the range of 0 ≦ k ₂ ≦ 1. The output 231 of the second weighted adder 213 is set to B ₂
_{_{When, B 2 = k 2 × B}} 1 + (1-k 2) expression in B ₂ of × y ₁ is given.

【００２４】ｘ（201 ）とｙ₀（203 ），ｘ（201 ）と
ｙ₂（214 ）とも相関性が高いとき、通常の絵柄ではｘ
（201 ）とｙ₁（211 ）との相関性も高いといえる。こ
のため、ｋ₂は約零となり、Ｂ₂＝ｙ₁となって第２の
加重加算器213 はｙ₁を出力する。次に、ｘ（201 ）と
ｙ₀（203 ）との相関性が低く、ｘ（201 ）とｙ₂（21
4 ）との相関性が高い場合には、Ａ₀（221 ）は約Ｍ，
Ａ₂（223 ）は約零となり、Ａ₀＋Ａ₂は約Ｍとなる。
Ｌ＜Ｍとしておけば、ｋ₂は約１となり、第２の加重加
算器213 の出力231 は、Ｂ₂＝Ｂ₁＝ｙ₂となる。When there is a high correlation between x (201) and y ₀ (203) and x (201) and y ₂ (214), x is a normal pattern.
It can be said that the correlation between (201) and y ₁ (211) is also high. Therefore, k ₂ becomes approximately zero, B ₂ = y _1, and the second weighted adder 213 outputs y ₁ . Next, the correlation between x (201) and y ₀ (203) is low, and x (201) and y ₂ (21
4) is high, A ₀ (221) is about M,
A ₂ (223) becomes approximately zero, and A ₀ + A ₂ becomes approximately M.
If L <M, then k ₂ will be approximately 1, and the output 231 of the second weighted adder 213 will be B ₂ = B ₁ = y ₂ .

【００２５】以上、図２のノイズ低減装置と同様に、画
面上縦方向線、左右斜め方向線の相間をみる場合でも、
相関性の高い遅延信号を加重加算により得るため、相関
検出時の雑音やジッタによる影響が少なくなる。これに
より、信号劣化が少なくノイズが低減された現在の信号
を得ることができる。As described above, similarly to the noise reducing device of FIG. 2, even when the phase between the vertical lines on the screen and the left and right diagonal lines is observed,
Since a delayed signal with high correlation is obtained by weighted addition, the influence of noise and jitter during correlation detection is reduced. This makes it possible to obtain a current signal with less signal deterioration and reduced noise.

【００２６】図５は、本発明の適応形ノイズ低減装置の
第２の実施例を示す。以下、図５に基づいて構成を説明
する。入力信号501 は、第１の遅延手段502 ，動き検出
手段504 ，第２の遅延手段503 に入力する。第１の遅延
手段502 は、フィールド間隔もしくはフレーム間隔遅延
した複数の遅延信号と現在の信号505 を生成し、選択手
段507 の一方の入力端子に入力する。第２の遅延手段50
3 は、水平３ライン遅延した複数の遅延信号と現在の信
号506 を生成し、選択手段507 の他方の入力端子に入力
する。動き検出手段504 は、入力信号501 から信号が動
画なのか、静止画なのかを検出し、その検出結果を、選
択手段507 の制御端子に入力する。入力信号が動画のと
き、選択手段507 は、第２の遅延手段506 の出力を選択
し、複数の遅延信号514 と現在の信号513 を出力する。
入力信号が静止画のとき、選択手段507 は、第１の遅延
手段502 の出力を選択し、複数の遅延信号514 と現在の
信号513 を出力する。複数の遅延信号514 は、相関検出
手段508 と加重加算手段509 に入力する。現在の信号51
3 は、相関検出手段508 ，差分回路510 ，減算回路512
に入力する。相関検出手段508 では、現在の信号513 と
遅延信号514 との相関を検出し、その結果を加重加算手
段509 に入力する。加重加算手段509 では、相関検出手
段508 の検出結果の出力に基づいて、複数の遅延信号51
4 の加重加算処理を行なう。加重加算手段509 の出力51
4 は、差分回路510 に入力する。差分回路510 では、現
在の信号513 と加重加算手段509 の出力514 との差分処
理を行ない、差分信号515 を出力する。差分信号515
は、リミッタ回路511 に入力する。画像の輪郭ボケを防
止するため、リミッタ回路511 は、差分信号515 の振幅
を制限し、その出力を減算回路512 に入力する。減算回
路512 は、現在の信号513からリミッタ回路511 で振幅
制限された差分信号515 を減算し、その減算結果の信号
516 を出力する。出力信号516 は、ノイズ低減された現
在の信号である。FIG. 5 shows a second embodiment of the adaptive noise reduction apparatus of the present invention. The configuration will be described below with reference to FIG. The input signal 501 is input to the first delay means 502, the motion detection means 504, and the second delay means 503. The first delay means 502 generates a plurality of delayed signals delayed by the field interval or frame interval and the current signal 505, and inputs them to one input terminal of the selection means 507. Second delay means 50
3 generates a plurality of delayed signals delayed by three horizontal lines and a current signal 506, and inputs the present signal 506 to the other input terminal of the selecting means 507. The motion detecting means 504 detects from the input signal 501 whether the signal is a moving image or a still image, and inputs the detection result to the control terminal of the selecting means 507. When the input signal is a moving image, the selection means 507 selects the output of the second delay means 506 and outputs a plurality of delayed signals 514 and the current signal 513.
When the input signal is a still image, the selection means 507 selects the output of the first delay means 502 and outputs a plurality of delayed signals 514 and the current signal 513. The plurality of delayed signals 514 are input to the correlation detection means 508 and the weighted addition means 509. Current signal 51
3 is a correlation detection means 508, a difference circuit 510, a subtraction circuit 512
To enter. The correlation detection means 508 detects the correlation between the current signal 513 and the delayed signal 514 and inputs the result to the weighted addition means 509. In the weighted addition means 509, based on the output of the detection result of the correlation detection means 508, a plurality of delayed signals 51
Performs the weighted addition process of 4. Output 51 of weighted addition means 509
4 is input to the difference circuit 510. The difference circuit 510 performs difference processing between the current signal 513 and the output 514 of the weighted addition means 509, and outputs a difference signal 515. Difference signal 515
Is input to the limiter circuit 511. In order to prevent the image from being blurred, the limiter circuit 511 limits the amplitude of the difference signal 515 and inputs the output to the subtraction circuit 512. The subtraction circuit 512 subtracts the difference signal 515 whose amplitude is limited by the limiter circuit 511 from the current signal 513 and outputs the signal of the subtraction result.
It outputs 516. The output signal 516 is the noise reduced current signal.

【００２７】以上、動き検出手段504 と選択手段507 を
設けることによって、入力信号が動画若しくは静止画で
あっても、ノイズの低減した現在の信号を得ることがで
きる。また、図１に示したブロックを複数用意し、それ
らブロックの出力を動き検出手段の検出結果で切り換え
るようにしてもよい。As described above, by providing the motion detecting means 504 and the selecting means 507, it is possible to obtain the current signal with reduced noise even if the input signal is a moving image or a still image. It is also possible to prepare a plurality of blocks shown in FIG. 1 and switch the outputs of these blocks according to the detection result of the motion detecting means.

【００２８】[0028]

【発明の効果】本発明によれば、画面上縦方向の線、左
右斜め方向の線の相関をみる場合でも、相関性の高い信
号を加重加算により得るため、相関検出時の雑音やジッ
タ等による影響が少なくなる。これにより、信号劣化が
少なくノイズが低減された現在の信号を得ることができ
る。更に、入力信号が、動画若しくは静止画であって
も、ノイズの低減された現在の信号を得ることができ
る。According to the present invention, even when observing the correlation between the lines in the vertical direction on the screen and the lines in the left and right diagonal directions, since a highly correlated signal is obtained by weighted addition, noise or jitter at the time of correlation detection The effect of is reduced. This makes it possible to obtain a current signal with less signal deterioration and reduced noise. Furthermore, even if the input signal is a moving image or a still image, it is possible to obtain the current signal with reduced noise.

[Brief description of drawings]

【図１】本発明の適応形ノイズ低減装置の第１の実施例
を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of an adaptive noise reduction device of the present invention.

【図２】図１の適応形ノイズ低減装置の第１の具体例を
示す回路図である。FIG. 2 is a circuit diagram showing a first specific example of the adaptive noise reduction device of FIG.

【図３】図２の適応形ノイズ低減装置を動作を説明する
ための図である。FIG. 3 is a diagram for explaining the operation of the adaptive noise reduction device of FIG.

【図４】図１の適応形ノイズ低減装置の第２の具体例を
示す回路図である。4 is a circuit diagram showing a second specific example of the adaptive noise reduction device of FIG. 1. FIG.

【図５】本発明の適応形ノイズ低減装置の第２の実施例
を示すブロック図である。FIG. 5 is a block diagram showing a second embodiment of the adaptive noise reduction device of the present invention.

【図６】従来の適応形ノイズ低減装置を示す回路図であ
る。FIG. 6 is a circuit diagram showing a conventional adaptive noise reduction device.

【図７】従来の適応形ノイズ低減装置の動作を説明する
図である。FIG. 7 is a diagram illustrating an operation of a conventional adaptive noise reduction device.

【図８】従来の適応形ノイズ低減装置のスイッチ群の動
作ロジックを示す表である。FIG. 8 is a table showing an operation logic of a switch group of a conventional adaptive noise reduction device.

【図９】従来の適応形ノイズ低減装置のスイッチ群の動
作ロジックを示す表である。FIG. 9 is a table showing an operation logic of a switch group of a conventional adaptive noise reduction device.

[Explanation of symbols]

102 …相関検出手段、103 …加重加算手段、104 …差分
回路、105 …減算回路、106 …リミッタ回路、107 ，10
8 ，109 ，110 ，111 ，112 …遅延回路、502，503 …
遅延手段、504 …動き検出手段、507 …選択手段、508
…相関検出手段、509 …加重加算手段、510 …差分回
路、511 …リミッタ回路、512 …減算回路。102 ... Correlation detection means, 103 ... Weighted addition means, 104 ... Difference circuit, 105 ... Subtraction circuit, 106 ... Limiter circuit, 107, 10
8, 109, 110, 111, 112 ... Delay circuit, 502, 503 ...
Delay means, 504 ... motion detection means, 507 ... selection means, 508
... correlation detection means, 509 ... weighted addition means, 510 ... difference circuit, 511 ... limiter circuit, 512 ... subtraction circuit.

Claims

[Claims]

1. A plurality of delay means for generating a plurality of delay signals having delay times different from each other with respect to a current signal, and a correlation detection means for detecting a correlation between the current signal and the plurality of delay signals. Weighted addition means for weighting the plurality of delayed signals according to the detection result of the detection means and then adding them to obtain a signal, and taking a difference between the output signal of the weighted addition means and the current signal An adaptive noise reduction apparatus comprising: a difference means and a subtraction means for subtracting the output of the difference means from the current signal.

2. Between the difference means and the subtraction means,
The adaptive noise reduction device according to claim 1, further comprising limiter means.

3. A plurality of delay means for generating a plurality of delay signals having mutually different delay times with respect to a current signal, a motion detecting means for detecting a motion from the current signal, and a detection result of the motion detecting means. According to, selection means for selecting the plurality of delay means to be used, correlation detection means for detecting the correlation between the plurality of delay signals of the delay means selected by the selection means and the current signal, Weighted addition means for obtaining an added signal after weighting each of the plurality of delayed signals output from the selection means according to the detection result of the correlation detection means, an output signal of the weighted addition means, and the current An adaptive noise reduction apparatus comprising: a difference unit that takes a difference from a signal; and a subtraction unit that subtracts an output of the difference unit from the current signal.

4. Between the difference means and the subtraction means,
The adaptive noise reduction device according to claim 3, further comprising limiter means.