[go: up one dir, main page]

JPH06300813A - Device for measuring element characteristic - Google Patents

Device for measuring element characteristic

Info

Publication number
JPH06300813A
JPH06300813A JP5113760A JP11376093A JPH06300813A JP H06300813 A JPH06300813 A JP H06300813A JP 5113760 A JP5113760 A JP 5113760A JP 11376093 A JP11376093 A JP 11376093A JP H06300813 A JPH06300813 A JP H06300813A
Authority
JP
Japan
Prior art keywords
voltage
test signal
current
digital
waveform data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5113760A
Other languages
Japanese (ja)
Inventor
Katsuhiro Koga
克宏 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP5113760A priority Critical patent/JPH06300813A/en
Publication of JPH06300813A publication Critical patent/JPH06300813A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

PURPOSE:To instantaneously respond to modification at the time when amplitude of a test signal of current and voltage for applying on an element to be measured is modified in a device for measuring an element characteristic. CONSTITUTION:A digital waveform data are supplied to DCA 20 from a digital waveform data storing means 100 and a serrate waveform test signal is generated. When the maximum values of current and voltage for applying on an element to be measured 50 are modified on an operation panel 11, the serrate waveform test signal is amplified or attenuated with a multiplier 110 and the digital waveform data responding to a plurality of measuring points need not be calculated again respectively because the amplitude is regulated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は素子特性測定装置に関
し、特に素子の特性が急峻に変化する場合にも素子を破
壊することなく観測及び測定ができる素子特性測定装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element characteristic measuring apparatus, and more particularly to an element characteristic measuring apparatus capable of observing and measuring without destroying the element even when the characteristic of the element changes sharply.

【0002】[0002]

【従来の技術】図4は、被測定素子50に電圧を印加し
たときに素子50に流れる電流を測定する従来の素子特
性測定装置(パラメータ・アナライザ)のブロック図を
示している。マイクロプロセッサ(CPU)10は、測
定項目に従って設定条件に合ったデジタル波形データを
バス5に乗せて、順次デジタル・アナログ変換器(DA
C)20に送る。測定項目の設定には操作パネル11を
用い、設定条件はランダム・アクセス・メモリ(RA
M)12に記憶される。リード・オンリ・メモリ(RO
M)13には、CPU10が処理するプログラム等が記
憶されている。DAC20は、CPU10からのデジタ
ル波形データをアナログ信号に変換する。増幅器30
は、このアナログ信号を増幅し、電流及び電圧検出回路
40を介して被測定素子50に印加する。
2. Description of the Related Art FIG. 4 is a block diagram of a conventional device characteristic measuring apparatus (parameter analyzer) for measuring a current flowing through a device 50 to be measured when a voltage is applied to the device under test 50. The microprocessor (CPU) 10 puts the digital waveform data which meets the setting conditions according to the measurement item on the bus 5 and sequentially processes the digital-analog converter (DA).
C) Send to 20. The operation panel 11 is used to set the measurement items, and the setting conditions are random access memory (RA
M) 12 is stored. Read Only Memory (RO
M) 13 stores programs and the like processed by the CPU 10. The DAC 20 converts the digital waveform data from the CPU 10 into an analog signal. Amplifier 30
Amplifies this analog signal and applies it to the device under test 50 via the current and voltage detection circuit 40.

【0003】電流及び電圧検出回路40において、バッ
ファ41は、被測定素子50に発生する電圧を正確に検
出するために設けられている。電圧検出用アナログ・デ
ジタル変換器(ADC)42は、バッファ41からの信
号をデジタル・データに変換してCPU10に送る。こ
のデジタル・データは、被測定素子50の電圧値に対応
している。電流検出用抵抗器43は、被測定素子50に
流れる電流を検出するために設けられる。電流検出用増
幅器44は、電流検出用抵抗器43の両端間電圧を検出
し、電流検出用アナログ・デジタル変換器(ADC)4
5に送る。電流検出用ADC45は、電流検出用増幅器
44からの信号をデジタル・データに変換してCPU1
0に送る。CPU10は、電流検出用抵抗器43の抵抗
値が既知であるため、抵抗器43の両端間電圧に対応し
たこのデジタル・データと抵抗器43の抵抗値のデータ
からオームの法則を用いて被測定素子50の電流値を算
出することができる。電流検出用抵抗器43の抵抗値の
データは、RAM12又はROM13に記憶しておけば
良い。これらの動作を繰り返すことにより、CPU10
は全パラメータ・カーブを収集する。なお、得られたデ
ータは、一旦RAM12に記憶するなどした後、表示器
60に表示しても良い。
In the current / voltage detection circuit 40, the buffer 41 is provided to accurately detect the voltage generated in the device under test 50. The voltage detection analog-digital converter (ADC) 42 converts the signal from the buffer 41 into digital data and sends it to the CPU 10. This digital data corresponds to the voltage value of the device under test 50. The current detection resistor 43 is provided to detect the current flowing through the device under test 50. The current detection amplifier 44 detects the voltage across the current detection resistor 43, and detects the current detection analog-digital converter (ADC) 4
Send to 5. The current detection ADC 45 converts the signal from the current detection amplifier 44 into digital data to convert the signal to the CPU 1.
Send to 0. Since the resistance value of the current detecting resistor 43 is known, the CPU 10 measures the digital value corresponding to the voltage across the resistor 43 and the resistance value data of the resistor 43 using Ohm's law. The current value of the element 50 can be calculated. The resistance value data of the current detection resistor 43 may be stored in the RAM 12 or the ROM 13. By repeating these operations, the CPU 10
Collects all parameter curves. The obtained data may be stored in the RAM 12 and then displayed on the display 60.

【0004】図5は、被測定素子50に所定の電流を流
したときに素子50で発生する電圧を測定する従来の素
子特性測定装置のブロック図を示している。これは、電
流検出用抵抗器43の両端間電圧である電流検出用増幅
器44の出力電圧を演算増幅器46の反転入力端に入力
する一方で、DAC20の出力電圧を演算増幅器46の
非反転入力端に入力し、演算増幅器46の出力を増幅器
30の非反転入力端に入力している。これによれば、D
AC20の出力電圧を制御することによって、電流検出
用抵抗器43の両端間電圧を制御できる。つまり、非測
定素子50に流れる電流を制御できる。例えば、仮に電
流検出用抵抗器43の両端間電圧が高くなると演算増幅
器46の出力電圧が下がり、電流検出用抵抗器43の両
端間電圧を下げる方向に働く。その逆に電流検出用抵抗
器43の両端間電圧が低くなれば、電流検出用抵抗器4
3の両端間電圧を上げる方向に働く。電流及び電圧検出
回路40は、上述と同様に被測定素子50の電流値及び
電圧値を検出する。
FIG. 5 is a block diagram of a conventional device characteristic measuring apparatus for measuring the voltage generated in the device 50 when a predetermined current is passed through the device under test 50. This is because the output voltage of the current detection amplifier 44, which is the voltage across the current detection resistor 43, is input to the inverting input terminal of the operational amplifier 46, while the output voltage of the DAC 20 is input to the non-inverting input terminal of the operational amplifier 46. And the output of the operational amplifier 46 is input to the non-inverting input terminal of the amplifier 30. According to this, D
By controlling the output voltage of the AC 20, the voltage across the current detecting resistor 43 can be controlled. That is, the current flowing through the non-measurement element 50 can be controlled. For example, if the voltage across the current detecting resistor 43 increases, the output voltage of the operational amplifier 46 decreases, and the voltage across the current detecting resistor 43 decreases. On the contrary, if the voltage across the current detecting resistor 43 becomes low, the current detecting resistor 4
It works to increase the voltage between both ends of 3. The current / voltage detection circuit 40 detects the current value and the voltage value of the device under test 50 as described above.

【0005】図6に示すように、DAC20が被測定素
子50に供給する試験信号は、波形が複数の階段(ステ
ップ)を有し、巨視的に所定の傾斜を有する鋸歯状波形
が好適である。これは、被測定素子50の全パラメータ
・カーブを収集するためである。ただし試験信号は、場
合によっては正弦波その他の波形でも良い。各階段(ス
テップ)は夫々測定点に対応しており、被測定素子50
の電流値及び電圧値が測定される。操作パネル11でこ
の鋸歯状波形試験信号の振幅を設定すると、CPU10
は、その振幅(つまり、鋸歯状波形試験信号の最大値)
に合わせて複数の測定点の値を夫々計算し直し、DAC
20が出力するアナログ鋸歯状波形試験信号を変更す
る。よって、振幅が変更されれば、鋸歯状波形の傾斜も
変わることになる。CPU10は、各測定点において、
ADC45からのデジタル・データにより被測定素子5
0に流れる電流値を算出していく。この測定点の個数
は、任意に設定できるようにしても良い。
As shown in FIG. 6, the test signal supplied from the DAC 20 to the device under test 50 is preferably a sawtooth waveform having a plurality of steps and a macroscopically predetermined inclination. . This is to collect all parameter curves of the device under test 50. However, the test signal may be a sine wave or other waveforms in some cases. Each stair (step) corresponds to a measurement point, and the device under test 50
The current value and voltage value of are measured. When the amplitude of the sawtooth waveform test signal is set on the operation panel 11, the CPU 10
Is its amplitude (that is, the maximum value of the sawtooth test signal)
Recalculate the values of multiple measurement points according to the
The analog sawtooth waveform test signal output by 20 is changed. Therefore, if the amplitude is changed, the slope of the sawtooth waveform is also changed. CPU10, at each measurement point,
Device under test 5 by digital data from ADC45
The value of the current flowing to 0 is calculated. The number of measurement points may be set arbitrarily.

【0006】ダイオードやトランジスタなどのpn接合
を有する半導体素子は、逆方向電圧を増加させていく
と、ある一定電圧に達したところで降伏現象を起こし、
流れる電流が急激に増加する。図7は、トランジスタの
コレクタ電流Icとコレクタ・ベース間電圧Vcbが電
圧Vxに達した時点で電流値が急激に増加し、降伏現象
が起きることを示している。従来、カーブ・トレーサで
半導体素子の降伏電圧を測定する場合には、操作者が表
示器を観測しながら操作パネルで電圧を増加させ、降伏
現象が現れた時点で操作パネルを操作して被測定素子に
印加する最大電圧(振幅)を低下させていた。最大電圧
を低下させるのは、被測定素子の破壊を防ぐためであ
る。この操作では、カーブトレーサが被測定素子に印加
する電圧をアナログ的に発生させているため、操作パネ
ルの操作に瞬時に応答して印加電圧が低下することを利
用している。
A semiconductor element having a pn junction such as a diode or a transistor causes a breakdown phenomenon when a certain voltage is reached when the reverse voltage is increased,
The flowing current increases rapidly. FIG. 7 shows that when the collector current Ic of the transistor and the collector-base voltage Vcb reach the voltage Vx, the current value sharply increases and a breakdown phenomenon occurs. Conventionally, when measuring the breakdown voltage of a semiconductor device with a curve tracer, the operator increases the voltage on the operation panel while observing the display, and when the breakdown phenomenon appears, the operation panel is operated to perform the measurement. The maximum voltage (amplitude) applied to the device was reduced. The reason why the maximum voltage is lowered is to prevent destruction of the device under test. In this operation, the curve tracer generates the voltage to be applied to the element to be measured in an analog manner, so that the applied voltage is reduced in response to the operation of the operation panel instantaneously.

【0007】[0007]

【発明が解決しようとする課題】図4に示した素子特性
測定装置は、上述のように、DAC20にデジタル波形
データを送り、そのデジタル波形データをデジタル・ア
ナログ変換して、試験信号を発生させている。よって、
その振幅を操作パネルで変更する場合には、各測定点
(ステップ)のすべてを夫々算出して変更している。よ
って、半導体素子の降伏電圧などの急峻に変化する特性
を測定する場合、カーブトレーサと異なり、振幅を変更
しても、被測定素子に印加する信号を操作に応答して瞬
時に変更させることができなかった。従って、従来の素
子特性測定装置では、被測定素子に供給される電流又は
電圧が予想外に増加してしまい、素子を破壊する恐れが
あった。
As described above, the device characteristic measuring apparatus shown in FIG. 4 sends digital waveform data to the DAC 20 and converts the digital waveform data into digital-analog to generate a test signal. ing. Therefore,
When the amplitude is changed by the operation panel, all the measurement points (steps) are calculated and changed. Therefore, when measuring characteristics such as breakdown voltage of a semiconductor device that changes rapidly, unlike a curve tracer, even if the amplitude is changed, the signal applied to the device under test can be instantly changed in response to an operation. could not. Therefore, in the conventional device characteristic measuring device, the current or voltage supplied to the device under test unexpectedly increases, and the device may be destroyed.

【0008】そこで本発明目的は、デジタル回路を利用
した素子特性測定装置において、被測定素子に印加する
電流値又は電圧値の設定を変更した場合に、その変更に
対して応答性の良い素子特性測定装置を提供することで
ある。本発明の他の目的は、被測定素子に印加する電流
値又は電圧値の振幅を瞬時に変化させることが可能な素
子特性測定装置を提供することである。本発明のさらに
他の目的は、被測定素子に印加される電流値又は電圧値
をリアルタイムで観測及び測定できる素子特性測定装置
を提供することである。
Therefore, an object of the present invention is to provide an element characteristic measuring device using a digital circuit, which has a good response to the change when the setting of the current value or voltage value applied to the element to be measured is changed. It is to provide a measuring device. Another object of the present invention is to provide an element characteristic measuring apparatus capable of instantaneously changing the amplitude of a current value or a voltage value applied to a measured element. Still another object of the present invention is to provide an element characteristic measuring device capable of observing and measuring the current value or voltage value applied to the element to be measured in real time.

【0009】[0009]

【課題を解決するための手段及びその作用】本発明の素
子特性測定装置は、被測定素子に供給する電圧又は電流
の試験信号のデジタル波形データを記憶する記憶手段1
00と、デジタル波形データを受けて電圧又は電流の試
験信号を出力するデジタル・アナログ変換器20と、電
圧又は電流の試験信号の振幅を設定する設定手段11
と、電圧又は電流の試験信号を供給したときの被測定素
子の電流値又は電圧値を夫々検出する検出手段40と、
被測定素子の特性を表示する表示装置とを有する素子特
性測定装置において、設定手段11の設定に応じてデジ
タル・アナログ変換器20が出力する電圧又は電流の試
験信号の振幅を調整する振幅調整手段110を具えてい
る。これによって、記憶手段100が記憶しているデジ
タル波形データを変更することなく設定手段11の設定
に従って電圧又は電流の試験信号の振幅を調整可能なこ
とを特徴としている。
A device characteristic measuring apparatus according to the present invention comprises a storage means 1 for storing digital waveform data of a test signal of voltage or current supplied to a device under test.
00, a digital-analog converter 20 for receiving a digital waveform data and outputting a voltage or current test signal, and a setting means 11 for setting the amplitude of the voltage or current test signal.
And a detection means 40 for detecting the current value or voltage value of the device under test when a test signal of voltage or current is supplied, respectively,
In an element characteristic measuring device having a display device for displaying the characteristic of the device under test, an amplitude adjusting means for adjusting the amplitude of the voltage or current test signal output from the digital-analog converter 20 according to the setting of the setting means 11. It has 110. Thus, the amplitude of the voltage or current test signal can be adjusted according to the setting of the setting unit 11 without changing the digital waveform data stored in the storage unit 100.

【0010】DAC20が出力する試験信号は、バッフ
ァとして機能する増幅器30を介して被測定素子50に
印加しても良い。記憶手段100の出力するデジタル波
形データは複数の測定点に対応しているが、本発明によ
れば設定手段11で電流値又は電圧値の最大値を変更し
た場合でも振幅調整手段110が試験信号の振幅(最大
値)を調整するので、これら複数測定点に対応したデジ
タル波形データを夫々変更する必要はない。よって、被
測定素子50に印加する試験信号の最大値の変更を高速
に行うことができる。
The test signal output from the DAC 20 may be applied to the device under test 50 via the amplifier 30 functioning as a buffer. Although the digital waveform data output from the storage means 100 corresponds to a plurality of measurement points, according to the present invention, even when the maximum value of the current value or the voltage value is changed by the setting means 11, the amplitude adjusting means 110 causes the test signal to change. Since the amplitude (maximum value) of is adjusted, it is not necessary to change the digital waveform data corresponding to the plurality of measurement points. Therefore, the maximum value of the test signal applied to the device under test 50 can be changed at high speed.

【0011】[0011]

【実施例】図1は、本発明の素子特性測定装置の1好適
実施例のブロック図を示している。図4と対応するブロ
ックについては、同じ符号を付している。本発明は、図
5に示した回路に対しても容易に適用できる。そこで、
以下の説明では、本発明を用いて図4の回路を改良した
場合を主に説明する。
1 shows a block diagram of one preferred embodiment of the device characteristic measuring apparatus of the present invention. The blocks corresponding to those in FIG. 4 are denoted by the same reference numerals. The present invention can be easily applied to the circuit shown in FIG. Therefore,
In the following description, the case where the circuit of FIG. 4 is improved by using the present invention will be mainly described.

【0012】図4と比較すると図1に示した本発明の1
好適実施例は、デジタル波形データ記憶手段100と乗
算器(振幅調整手段)110とが新たに設けられてい
る。デジタル波形データ記憶手段100は、DAC20
が階段(ステップ)状のアナログ鋸歯状波形試験信号を
発生するためのデジタル波形データを発生する。ただ
し、試験信号の波形は鋸歯状波形に限定されるものでは
ない。デジタル波形データ記憶手段100にはメモリ
(記憶手段)を使用し、CPU10がアドレスを供給す
ると対応するデジタル波形データを出力するようにして
良い。操作パネル(設定手段)11は、被測定素子50
に印加する試験信号の電流又は電圧の振幅(最大値)を
設定するために使用する。乗算器110は、CPU10
の制御の下にDAC20からの鋸歯状波形試験信号の振
幅が、操作パネル11で設定した最大値(試験信号の振
幅)に合致するように鋸歯状波形試験信号を増幅又は減
衰してその振幅を調整し、増幅器30に供給する。検出
回路(検出手段)40は、被測定素子50の電流値及び
電圧値を検出する。ここでいう測定点(ステップ)と
は、図6に示すDAC20の出力波形(試験信号)の各
階段、つまり、各ステップに対応している。
Compared with FIG. 4, one of the present invention shown in FIG.
In the preferred embodiment, a digital waveform data storage means 100 and a multiplier (amplitude adjusting means) 110 are newly provided. The digital waveform data storage means 100 includes a DAC 20.
Generates digital waveform data for generating a stepped analog sawtooth waveform test signal. However, the waveform of the test signal is not limited to the sawtooth waveform. A memory (storage means) may be used as the digital waveform data storage means 100, and when the CPU 10 supplies an address, the corresponding digital waveform data may be output. The operation panel (setting means) 11 is a device under test 50.
It is used to set the amplitude (maximum value) of the current or voltage of the test signal applied to the. The multiplier 110 is the CPU 10
Under the control of, the amplitude of the sawtooth waveform test signal from the DAC 20 is amplified or attenuated so that the amplitude of the sawtooth waveform test signal matches the maximum value (amplitude of the test signal) set on the operation panel 11, It is adjusted and supplied to the amplifier 30. The detection circuit (detection means) 40 detects a current value and a voltage value of the device under test 50. The measurement point (step) mentioned here corresponds to each step of the output waveform (test signal) of the DAC 20 shown in FIG. 6, that is, each step.

【0013】本発明の素子特性測定装置によれば、DA
C20が試験信号を出力するためのデジタル波形データ
はすくなくとも1種類あれば良い。被測定素子50に印
加する電流値又は電圧値の最大値の設定を変更したとき
は、デジタル波形データ記憶手段がDAC20に供給す
るデジタル波形データを変更するのではなく、乗算器1
10で試験信号の増幅又は減衰を行うことにより試験信
号の振幅を調整する。これによれば、試験信号の最大値
を変更する度にCPU10が複数ある測定点に夫々対応
したデジタル波形データを夫々算出する必要がなく、単
に操作パネルの設定に基づいて乗算器110の増幅又は
減衰の比率を制御するだけで良い。これによって、最大
値の変更をすばやく行える。増幅又は減衰の比率は、設
定された最大値と現在の試験信号の振幅を比較すれば容
易に算出できる。
According to the device characteristic measuring apparatus of the present invention, DA
The digital waveform data for the C20 to output the test signal may be at least one type. When the setting of the maximum value of the current value or the voltage value applied to the device under test 50 is changed, the digital waveform data storage means does not change the digital waveform data supplied to the DAC 20, but the multiplier 1
The amplitude of the test signal is adjusted by amplifying or attenuating the test signal at 10. According to this, it is not necessary for the CPU 10 to calculate the digital waveform data respectively corresponding to the plurality of measurement points each time the maximum value of the test signal is changed, and the amplification or multiplication of the multiplier 110 is simply performed based on the setting of the operation panel. All you have to do is control the damping ratio. This allows the maximum value to be changed quickly. The amplification or attenuation ratio can be easily calculated by comparing the set maximum value with the amplitude of the current test signal.

【0014】図2は、本発明の他の実施例を示してい
る。DAC20は、はしご型抵抗回路(R−2Rラダー
回路など)のように基準電圧とデジタル・データを乗算
したアナログ信号出力が得られるデジタル・アナログ変
換器を使用する。乗算回路110は、基準電圧VrとC
PU10が供給するデジタル・データを乗算し、DAC
20に供給する基準電圧Vr’を基準電圧Vrに対して
増幅又は減衰する。基準電圧Vr’に比例して、DAC
20が出力する鋸歯状波形試験信号の振幅は変化する。
従って、図1の場合と同様に被測定素子50に印加する
電流値又は電圧値の最大値を変更しても、デジタル波形
データ記憶手段100が記憶しているデジタル波形デー
タを変更する必要がない。即ち、CPU10が複数の測
定点に対応したデジタル波形データを夫々算出し直す必
要がないので、設定値の変更があった場合もすばやく応
答できる。
FIG. 2 shows another embodiment of the present invention. The DAC 20 uses a digital-analog converter such as a ladder resistance circuit (R-2R ladder circuit or the like) that can obtain an analog signal output by multiplying a reference voltage and digital data. The multiplication circuit 110 uses the reference voltages Vr and C
Multiplies the digital data supplied by PU10 and
The reference voltage Vr ′ supplied to 20 is amplified or attenuated with respect to the reference voltage Vr. In proportion to the reference voltage Vr ', the DAC
The amplitude of the sawtooth waveform test signal output by 20 changes.
Therefore, as in the case of FIG. 1, even if the maximum value of the current value or the voltage value applied to the device under test 50 is changed, it is not necessary to change the digital waveform data stored in the digital waveform data storage means 100. . That is, since it is not necessary for the CPU 10 to recalculate the digital waveform data corresponding to a plurality of measurement points, a quick response can be made even when the set value is changed.

【0015】図3は、本発明のさらに他の実施例を示し
ている。これは、乗算器110をDAC20とデジタル
波形データ記憶手段100との間に配置し、デジタル的
にDAC20に供給するデジタル波形データを乗算し、
DAC20が出力する鋸歯状波形試験信号の振幅を調整
するものである。この場合も上述と同様にデジタル波形
データ記憶手段100が記憶しているデジタル波形デー
タを変更する必要がない。図1及び図2と比較してここ
で使用する乗算器110は、デジタル的に乗算を行う点
が異なるだけで、乗算器110によってDAC20が出
力する鋸歯状波形試験信号を増幅又は減衰する点は同じ
である。
FIG. 3 shows still another embodiment of the present invention. This is because a multiplier 110 is arranged between the DAC 20 and the digital waveform data storage means 100, and digital waveform data supplied to the DAC 20 is multiplied,
The amplitude of the sawtooth waveform test signal output from the DAC 20 is adjusted. Also in this case, similarly to the above, it is not necessary to change the digital waveform data stored in the digital waveform data storage means 100. The multiplier 110 used here is different from that shown in FIGS. 1 and 2 only in that the multiplication is performed digitally, and the multiplier 110 amplifies or attenuates the sawtooth waveform test signal output from the DAC 20. Is the same.

【0016】以上本発明の素子特性測定装置を説明した
が、本発明を図5に示した従来回路に適用することは容
易である。例えば、図2に対応した回路を考えるなら、
CPU10とDAC20の間にデジタル波形データ記憶
手段100を配置し、演算増幅回路46とDAC20と
の間に乗算器110を配置すれば良い。図3及び図4に
対応した回路についても同様である。また、本発明の装
置で測定可能な被測定素子は、半導体素子に限るもので
ない。例えば、抵抗器、コンデンサなどであっても良
い。本発明の装置は、設定値の変更操作に対する応答性
が良いため、操作パネルを用いた設定値の変更操作に対
して時間的なズレが実質的に生じない。従って、種々の
素子の電気特性をリアルタイムで観測及び測定できる。
Although the device characteristic measuring apparatus of the present invention has been described above, it is easy to apply the present invention to the conventional circuit shown in FIG. For example, considering a circuit corresponding to FIG.
The digital waveform data storage means 100 may be arranged between the CPU 10 and the DAC 20, and the multiplier 110 may be arranged between the operational amplifier circuit 46 and the DAC 20. The same applies to the circuits corresponding to FIGS. 3 and 4. The device under test that can be measured by the device of the present invention is not limited to the semiconductor device. For example, it may be a resistor or a capacitor. Since the device of the present invention has good responsiveness to the setting value changing operation, there is substantially no time lag with respect to the setting value changing operation using the operation panel. Therefore, the electrical characteristics of various elements can be observed and measured in real time.

【0017】[0017]

【発明の効果】本発明の素子特性測定装置は、被測定素
子に印加する電流値又は電圧値の最大値の設定値を変更
した場合において、デジタル・アナログ変換器(DA
C)が出力する試験信号の複数の測定点に対応したデジ
タル波形データを夫々再算出する必要はなく、振幅調整
手段(乗算器)を用いてDACが出力する試験信号を振
幅を調整する。従って、操作パネルで設定値を変更した
場合にも、その変更操作に対して高速に応答できる。こ
れによって、被測定素子の特性を測定する際に設定値の
変更操作に対して時間的なズレが実質的に生じないの
で、デジタル処理を用いた装置でありながら、アナログ
のカーブトレーサのようにリアルタイムで被測定素子の
特性の観測及び測定が可能となる。よって、特性が急峻
に変化する場合でも素子の破壊を避けることができる。
The device characteristic measuring apparatus of the present invention can change the digital / analog converter (DA) when the set value of the maximum value of the current value or the voltage value applied to the measured element is changed.
It is not necessary to recalculate the digital waveform data corresponding to the plurality of measurement points of the test signal output by C), and the amplitude of the test signal output by the DAC is adjusted using the amplitude adjusting means (multiplier). Therefore, even when the setting value is changed on the operation panel, it is possible to respond to the changing operation at high speed. As a result, when measuring the characteristics of the device under test, there is virtually no time lag with respect to the operation of changing the set value.Therefore, although it is a device that uses digital processing, it can be used like an analog curve tracer. It is possible to observe and measure the characteristics of the device under test in real time. Therefore, even when the characteristics change sharply, it is possible to avoid destruction of the element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の素子特性測定装置1実施例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of an element characteristic measuring device of the present invention.

【図2】本発明の素子特性測定装置の他の実施例を示す
ブロック図である。
FIG. 2 is a block diagram showing another embodiment of the device characteristic measuring apparatus of the present invention.

【図3】本発明の素子特性測定装置のさらに他の実施例
を示すブロック図である。
FIG. 3 is a block diagram showing still another embodiment of the device characteristic measuring apparatus of the present invention.

【図4】素子特性測定装置の1従来例のブロック図であ
る。
FIG. 4 is a block diagram of a conventional example of an element characteristic measuring device.

【図5】素子特性測定装置の他の従来例のブロック図で
ある。
FIG. 5 is a block diagram of another conventional example of the device characteristic measuring apparatus.

【図6】DACが出力する試験信号の波形を示す図であ
る。
FIG. 6 is a diagram showing a waveform of a test signal output from a DAC.

【図7】半導体素子の特性の1例を示す図である。FIG. 7 is a diagram showing an example of characteristics of a semiconductor element.

【符号の説明】[Explanation of symbols]

10 CPU 11 操作パネル(設定手段) 12 ランダム・アクセス・メモリ 13 リード・オンリ・メモリ 20 デジタル・アナログ変換器 30 増幅器 40 特性検出回路(検出手段) 50 被測定素子 60 表示装置 100 記憶手段 110 振幅調整手段 10 CPU 11 Operation Panel (Setting Means) 12 Random Access Memory 13 Read Only Memory 20 Digital-Analog Converter 30 Amplifier 40 Characteristic Detection Circuit (Detection Means) 50 Measured Element 60 Display Device 100 Storage Means 110 Amplitude Adjustment means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 被測定素子に供給する電圧又は電流の試
験信号のデジタル波形データを記憶する記憶手段と、上
記デジタル波形データを受けて上記電圧又は電流の試験
信号を出力するデジタル・アナログ変換器と、上記電圧
又は電流の試験信号の振幅を設定する設定手段と、上記
電圧又は電流の試験信号を供給したときの上記被測定素
子の電流値又は電圧値を夫々検出する検出手段と、上記
被測定素子の特性を表示する表示装置とを有する素子特
性測定装置において、 上記設定手段の設定に応じて上記デジタル・アナログ変
換器が出力する上記電圧又は電流の試験信号の振幅を調
整する振幅調整手段を具え、 上記記憶手段が記憶している上記デジタル波形データを
変更することなく上記設定手段の設定に従って上記電圧
又は電流の試験信号の振幅を調整可能なことを特徴とす
る素子特性測定装置。
1. Storage means for storing digital waveform data of a voltage or current test signal supplied to a device under test, and a digital-analog converter for receiving the digital waveform data and outputting the voltage or current test signal. A setting means for setting the amplitude of the voltage or current test signal, a detecting means for detecting the current value or the voltage value of the device under test when the voltage or current test signal is supplied, and the detecting means. An element characteristic measuring device having a display device for displaying the characteristic of the measuring element, wherein an amplitude adjusting means for adjusting the amplitude of the test signal of the voltage or current output from the digital-analog converter according to the setting of the setting means. The test signal of the voltage or current according to the setting of the setting means without changing the digital waveform data stored in the storage means. Element characteristic measuring device, wherein the width adjustable to.
JP5113760A 1993-04-16 1993-04-16 Device for measuring element characteristic Pending JPH06300813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5113760A JPH06300813A (en) 1993-04-16 1993-04-16 Device for measuring element characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5113760A JPH06300813A (en) 1993-04-16 1993-04-16 Device for measuring element characteristic

Publications (1)

Publication Number Publication Date
JPH06300813A true JPH06300813A (en) 1994-10-28

Family

ID=14620453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5113760A Pending JPH06300813A (en) 1993-04-16 1993-04-16 Device for measuring element characteristic

Country Status (1)

Country Link
JP (1) JPH06300813A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016509334A (en) * 2012-12-18 2016-03-24 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Arc extinguishing method and power supply system with power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135879A (en) * 1986-11-28 1988-06-08 Nippon Denshi Eng Kk Power source circuit
JPH0269681A (en) * 1988-09-03 1990-03-08 Nec Yamagata Ltd Method for measuring electric characteristic of semiconductor device
JPH04312086A (en) * 1991-04-11 1992-11-04 Sony Corp Waveform signal generation circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135879A (en) * 1986-11-28 1988-06-08 Nippon Denshi Eng Kk Power source circuit
JPH0269681A (en) * 1988-09-03 1990-03-08 Nec Yamagata Ltd Method for measuring electric characteristic of semiconductor device
JPH04312086A (en) * 1991-04-11 1992-11-04 Sony Corp Waveform signal generation circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016509334A (en) * 2012-12-18 2016-03-24 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Arc extinguishing method and power supply system with power converter
US10002749B2 (en) 2012-12-18 2018-06-19 Trumpf Huettinger Gmbh + Co. Kg Extinguishing arcs in a plasma chamber
US10312064B2 (en) 2012-12-18 2019-06-04 Trumpf Huettinger Gmbh + Co. Kg Extinguishing arcs in a plasma chamber

Similar Documents

Publication Publication Date Title
US4553091A (en) Automatic vertical calibration method and system for an oscilloscope
US5268601A (en) Logarithmic amplifier circuit with temperature compensation
JP2814362B2 (en) High precision voltage measuring device
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
US6066976A (en) Apparatus and method for improved dynamic range
JP2000009792A (en) Test burn-in system and test burn-in system calibrating method therefor
JP2011022135A (en) Temperature measurement using diode by offsetting saturation current
JPH06300813A (en) Device for measuring element characteristic
JPH0547070B2 (en)
JPS63158470A (en) Signal measuring device and method
JP3236297B2 (en) Measurement method and measurement circuit for particle current
US4368425A (en) System for and method of testing transistors
JPH0623981Y2 (en) Self-diagnosis device for electrical measuring devices
US3659200A (en) Method and apparatus for automatically determining characteristic parameters
US12461131B2 (en) Device inspection apparatus and device inspection method
JP3205828B2 (en) Temperature measurement method
JPH0712852A (en) Waveform measurement device with waveform generation function
JP3000746B2 (en) Method for measuring characteristics of semiconductor device
JP2672690B2 (en) Semiconductor device testing method
JPH06273451A (en) Ripple voltage-measuring apparatus
RU2051342C1 (en) Method of measuring nonuniformity of temperature field
JPH07174789A (en) Trigger device
JP3162705B2 (en) measuring device
JP2006133097A (en) Testing device
SU243720A1 (en) ELECTRONIC MULTI-DEFINITION MILLIVOLTMETER EFFECTIVE VALUES