JPH0628384B2

JPH0628384B2 - 増幅回路

Info

Publication number: JPH0628384B2
Application number: JP60068929A
Authority: JP
Inventors: 龍志下川; 誠一上田; 安治鎌田; 賢吉山下; 和男加藤; 秀夫佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-04-03
Filing date: 1985-04-03
Publication date: 1994-04-13
Anticipated expiration: 2009-04-13
Also published as: JPS61228779A

Description

【発明の詳細な説明】〔技術分野〕本発明は、広周波数帯域かつ高出力が得られる増幅回路
に関し、特に各種ディスプレイ装置の如き映像機器、計
測機器等に用いて好適なものである。

〔背景技術〕

映像機器としては、一般にテレビジョン受信機が知られ
ているが、近年に至り、電子計算機から供給される映像
信号や色信号にもとづき所望の画像を受像管に表示する
ディスプレイ装置が多々見られるようになっきた。上記
映像機器では、高周波数の映像信号、色信号を増幅する
ために高周波数帯域かつ高増幅度の増幅回路、いわゆる
ビデォアンプが必要である。そして、テレビジョン受信
機においは、入門カラーテレビ（昭和５７，７、２
第６版第１刷発行、発行所東京電機大学出版局、ＰＰ１
８７〜１４０）に示す如き増幅回路が使用されている。

ところで、テレビジョン受信機に使用されているビデォ
アンプの周波数帯域は、当業者間に知られているように
４、５MHz程度である。

しかし、電子計算機のデータ処理用端末機器として使用
されるディスプレイ装置は、高分解能で精細度の高い画
像が要求される。このため走査線が１０００本以上に及
ぶものもあり、また受像管（陰極線管）のシャドウマス
クも微細化されている。

そして、高分解能かつ精細度の高い画像を表示するに
は、受像管の電子ビームを微小に調整する必要があり、
このためには高出力のビデォアンプが要求されること
が、本発明者等の検討により明らかになった。

また、高速度でデータ処理を行うためには周波数応答を
早めなければならず、このためには周波数帯域が広帯域
（例えば２００MHz）のビデォアンプが要求されること
も、本発明者等の検討により明らかになった。

一方、ディスプレイ装置に限らず電子機器は一般に小型
かつ軽量化される傾向にあり、電子機器を構成する各回
路は半導体集積回路にて形成されるようになってきた。
そして、上記ビデォアンプを半導体集積回路化する場
合、ベース蓄積電荷が多く遮断周波数の低いＰＮＰトラ
ンジスタは上記ビデォアンプには不向きなこと、高出力
を得るには大電流を流すので、放熱には格別の配慮が必
要なこと、等が判明した。

また、ビデォアンプには入力信号として少なくとも赤
（Ｒ）信号、緑（Ｇ）信号、青（Ｂ）信号のいわゆる三
原色信号が供給されることが多いが、上記各信号間の干
渉を低減するためクロストーク特性を良好にする必要の
あることも判明した。更に上記三原色信号Ｒ、Ｇ、Ｂ
は、直流阻止がなされた状態でビデォアンプに供給され
るので、いわゆるペディスタルレベルの変動を入力レベ
ルに対応して設定すれば、安定した映像を映し得ること
も判明した。

そして、本発明者等は上記技術的な問題点と技術的動向
とを検討することにより、半導体集積回路の形成にあた
っては、超微細プロセスデバイスと呼ばれている半導体
集積回路技術が好適であり、三原色信号のそれぞれにつ
いて個別に半導体集積回路化されたビデォアンプを設
け、発熱量を低減するとともにクロストーク特性を良好
にし得ることに気付いた。

また、上記超微細プロセスデバイスによりＮＰＮトラン
ジスタを形成し、ビデォアンプを構成することにより、
広帯域の周波数帯域が得られることに気付いた。更に、
いわゆる電力増幅回路を半導体集積回路内に設ける事な
く、高出力を得る回路技術をも開発した。更に上記ペデ
ィスタルレベルの設定については、ペディスタルレベル
が表れる期間において出力信号のレベル検出を行い、そ
のレベルによってビデォアンプのペディスタルレベルを
安定化し得る回路技術を開発した。

〔発明の目的〕

本発明の目的は、広周波数帯域を有し、かつ高出力が得
られる上にクロストーク特性の良好な増幅回路を提供す
ることにある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明の概要を簡単に述べれば、
下記の通りである。

すなわち、入力信号である各色信号を個別の半導体集積
回路に構成された増幅回路に供給するとともに、各増幅
回路を広周波数帯域の増幅手段と、複数の電圧−電流変
換手段と、各電圧−電流変換手段の出力電流を合成する
電流合成手段とによって構成することにより、広周波数
帯域かつ高出力である上にクロストーク特性の良好な増
幅回路を得る、という本発明の目的を達成するものであ
る。

〔実施例〕

以下、第１図〜第４図を参照して本発明を適用した増幅
回路の一実施例を説明する。なお、第１図は上記増幅回
路を適用したディスプレイ装置のプロックダイアグラ
ム、第２図は上記増幅回路の回路構成を示すプロックダ
イアグラム、第３図は上記増幅回路の回路図、第４図は
回路動作を説明するための波形図である。

本実施例の特徴は、Ｒ、Ｇ、Ｂの三原色信号が供給され
る増幅回路（ビディォアンプとして応用）を超微細プロ
セスデバイスにより個別の半導体集積回路にて形成し、
広周波数帯域かつ高出力である上にクロストークの良好
な増幅動作を行うことにある。

先ず、第１図についてディスプレイ装置の全体構造を説
明する。

１は電子計算機であり、Ｒ，Ｇ，Ｂの三原色を表わす色
信号をディジタル信号によってＤ／Ａ変換器２に供給す
る。Ｄ／Ａ変換器２からは、アナログ化されたＲ，Ｇ，
Ｂの三原色信号が得られ、それぞれライン１₁，１₂，１
₃を介して増幅回路１１，１２，１３に供給される。

増幅回路１１〜１３は、それぞれ個別の半導体集積回路
（以下においてＩＣという）にて形成されている。これ
は各増幅回路１１〜１３を同一半導体基板上に形成した
場合、三原色信号Ｒ，Ｇ，Ｂが互いに隣接する増幅回路
にリークしてクロストークが悪化することを低減するた
めである。

また、各増幅回路１１〜１３を個別のＩＣに形成するこ
とにより、１個のＩＣから発生する熱が低減されるの
で、放熱が容易になる、という利点もある。

各増幅回路１１〜１３によって増幅された三原色信号
Ｒ，Ｇ，Ｂは、受像管３の各カソードＫ₁，Ｋ₂，Ｋ₃に
供給され、三原色信号Ｒ，Ｇ，Ｂのレベルに対応した色
彩の画像が映し出される。

ところで、上記各増幅回路１１〜１３は、それぞれ個別
のＩＣで形成されているが、実際には同一の回路構成で
ある。そこで、各増幅回路１１〜１３の回路構成の説明
は、説明の便宜のためＲ信号を増幅するために設けられ
た増幅回路１１について述べる。

第２図について増幅回路１１の回路構成を述べる。な
お、ＩＣにおいて数字を囲んだ丸は外部接続端子を示す
ものである。

２１は緩衝増幅器であり、２の増幅器Ａ，Ｂが設けられ
ているが、この回路構成は２の映像を重複した状態で表
示する等、いわばディスプレイ装置の付加価値を高める
ためのものであり、基本的には１個の増幅器であってよ
い。そして、増幅器Ａには直流阻止用コンデンサＣ₁を
介して上記Ｒ信号が供給される。

２２はスイッチ回路であり、上記増幅器Ａ，Ｂの出力信
号を選択的に後段に伝達するために設けられている。そ
して、スイッチ回路２２は、２個のスイッチＳ₁，Ｓ₂に
よって構成されているが、２個のスイッチＳ₁，Ｓ₂の切
り換えは、制御信号Ｖａ，Ｖｂによって行われる。な
お、スイッチＳ₁，Ｓ₂は両者をともにオン状態になすこ
とができ、何れか一方のみをオン状態になすことも可能
である。

ＩＣ外に設けられた抵抗Ｒ₁は、増幅回路１１の利得を
所望の値に設定するものであるが、これは基本値を設定
するものであり、利得の微調整は次段の利得制御回路２
４によって行われる。

利得制御回路２４は、電圧利得を制御する利得回路２４
ａと上記利得回路２４ａを駆動する駆動回路２４ｂとに
よって構成されている。なお、駆動回路２４ｂは、基準
電圧Vref₁と制御信号Ｖｃとの比較により利得回路２４
ａの電圧利得を制御する。

２５は電圧−電流変換回路であり、複数のカレントミラ
ー回路、すなわち本実施例においては８個の並列接続さ
れたカレントミラー回路から構成されている。この回路
構成によれば、１個のカレントミラー回路の出力電流が
小電流であっても、本発明でいう電流合成手段に相当す
るライン１ａを流れる電流は、カレントミラー回路の個
数に比例して大電流になる。

なお、ライン１ａを流れる電流は、次段の出力回路２６
から電流を吸い込むものである。

出力回路２６は、電流−電圧変換を行うとともに負荷抵
抗Ｒ１の電圧降下として得られる出力電圧Ｖ₀をカソー
ドＫ₁に供給するものであり、出力電圧Ｖ₀の一部は帰還
信号Ｖｆを得るため可変抵抗ＶＲにも供給される。

すなわち、出力電圧Ｖ₀は、Ｒ信号や同期信号を含むも
のであり、その間にはペディスタル期間もある。そし
て、増幅器Ａ，Ｂの入力端をみるとＲ信号が交流成分と
して供給されているので、直流バイアスを設定しなけれ
ばならないが、その電圧レベルはペディスタルレベルに
設定する必要がある。上記帰還信号Ｖｆはこの目的で得
るものであるが、実際に帰還する必要があるのはペディ
スタルレベルのみでよい。以下に述べるが検出回路２７
は上記目的を達成するために設けられている。

検出回路２７は、基準電圧Vref₂と帰還信号Ｖｆとの比
較によりペディスタルレベルを得る比較器２７ａ、ペデ
ィスタルレベルが得られる期間においてオン状態に切り
換えられるスイッチＳ₃、ペディスタルレベル期間外に
おいてペデスタルレベルを保持するコンデンサＣ₂、増
幅器２７ｂ、そして制御信号Ｖ_Ｄに基づいてペディスタ
ル期間においてスイッチＳ₃をオン状態に切り換える制
御回路２７ｃによって構成されている。なお、１４番端
子に入力される制御信号Ｖ_Ｄはペディスタル期間におい
てハイレベルに変化する信号であって、Ｒ信号のペディ
スタル期間に同期して供給されるものである。

増幅器２７ｂの出力電圧Ｖｐは、ペディスタルレベルに
対応した電圧であって、抵抗Ｒａ，Ｒｂを介して増幅器
Ａ，Ｂのバイアス電圧を所定の電圧レベルに設定する。

なお、増幅回路１２，１３も上記増幅回路１１と同一の
回路構成になされているが、図示の便宜のため５番端子
から１０番端子、及び上記各端子に接続される外付け部
品の図示を省略する。

次に第３図及び第４図を参照して、上記増幅回路１１の
回路動作を更に詳細に説明する。なお、増幅器Ａ，Ｂは
同一の回路構成であるので、それぞれの回路部品に共通
の符号を付し、増幅器Ｂについては′を付すものとす
る。更に制御回路２３ａ，２３ｂ，２７ｃも同一の回路
構成であるので、それぞれ回路部品に共通の符号を付
し、制御信号２３ｂ，２７ｃに′及び″を付すものとす
る。

２１番端子に供給される電源電圧Vcc₂は、出力回路２６
に供給されている電源電圧Vcc₁より低電圧である。そし
て、２２番端子と２３番端子との２の接地ラインが設け
られているが、これは電圧−電流回路２５を流れる電流
が大電流であり、この電流によってＧＮＤレベルが変動
するのを低減することを目的としたものである。すなわ
ち、ＩＣにおける接地ラインはインダクタンス分を有し
ているので、高周波分を含む電流が流れると、電圧降下
が発生してＧＮＤレベルが変動し、ひいては映像が変動
する一因となる。しかし、本実施例の如きＩＣ構造にな
すことによって、上記現象を低減することが可能にな
る。

増幅器Ａにおいて、トランジスタＱ₁は入力トランジス
タであって、Ｒ信号の電圧レベルに対応して抵抗Ｒ₁₁，
Ｒ₁₂，トランジスタＱ₂を流れる電流を制御する。

トランジスタＱ₂，Ｑ₃はカレントミラー回路を構成して
いるので、トランジスタＱ₃〜Ｑ₅、抵抗Ｒ₁₃，Ｒ₁₄を流
れる電流も上記トランジスタＱ₁によって制御されるこ
とになる。

一方、抵抗Ｒ₁₅，Ｒ₁₆，Ｒ₁₇とトランジスタＱ₆，Ｑ₇も
カレントミラー回路を構成しているが、これはトランジ
スタＱ₈，Ｑ₉を流れる電流を規定するものである。

いま仮りに、Ｒ信号がハイレベルになってトランジスタ
Ｑ₁，Ｑ₂を流れる電流が増大したとすると、トランジス
タＱ₃を流れる電流も増大し、その分トランジスタＱ₈の
ベース電流が低減する。そして、トランジスタＱ₈から
トランジスタＱ₇に流れていた電流が減少するので、そ
の減少分をダイオード接続されたトランジスタＱ₉から
吸い込むようになる。従って、抵抗Ｒ₁₈の電圧降下分が
大になり、これが出力電圧としてスイッチＳ₁を介して
次段に供給される。

この場合、制御回路２３ａによって上記出力電圧の伝達
が以下のように制御される。

制御信号Ｖａがハイレベルのとき、トランジスタＱ₁₁の
エミッタ電圧が高レベルになるので、このトランジスタ
Ｑ₁₁はオフになり、電源Vcc₂が抵抗Ｒ₂₁を介してトラン
ジスタＱ₁₂に印加される。そして、トランジスタＱ₁₄が
オン状態に動作して、トランジスタＱ₁₅にベース電流が
供給され、オン状態に動作する。なお、トランジスタＱ
₁₃はトランジスタＱ₁₅のベース電圧がコレクタ電圧以上
に上昇するのを防止するためであり、抵抗Ｒ₂₂はトラン
ジスタＱ₁₅にバイアス電圧を供給するものである。

このように、トランジスタＱ₁₅がオン状態になると、上
記抵抗Ｒ₁₈を流れる電流が増大し、その電圧降下分も大
になる。この場合、スイッチＳ₁として動作するトラン
ジスタＱ₂₁のベース電圧が低下するので、これがオフに
なり、増幅器Ａの出力電圧の伝達が阻止される。

一方、制御信号Ｖａがローレベルに切り換えられたとき
は、トランジスタＱ₁₁がオン状態になり、電源Vcc₂，抵
抗Ｒ₂₁，トランジスタＱ₁₁に電流が流れ、トランジスタ
Ｑ₁₂のコレクタ電圧が低下して、トランジスタＱ₁₃〜Ｑ
₁₅が全てオフになる。従って、抵抗Ｒ₁₈には、トランジ
スタＱ₇による吸い込み電流とトランジスタＱ₂₁のベー
ス電流とが流れ、トランジスタＱ₂₁がオンとなる。換言
すれば、スイッチＳ₁が閉状態になり、増幅器Ａの出力
電圧の伝達が行われる。

上記回路動作は、増幅器Ｂ，制御回路２３ｂについても
同様に行われる。したがって、ライン１₁₁には、制御信
号Ｖａ，Ｖｂのレベルを変化せしめることにより、増幅
器Ａ，Ｂの何れか一方の出力電圧、又は両方の出力電圧
の合成電圧が選択的に表れることになる。なお、増幅器
Ｂは上記増幅器Ａと同様に動作し、制御回路２３ｂは上
記制御回路２３ａと同様に動作する。

また、増幅器Ａ，Ｂの接地ラインと後述する定電圧回路
１００のラインとは、他の接地ラインとは別に２３番端
子を介してＧＮＤされている。これは、上記ＧＮＤライ
ンのレベル変動が特に初段において発生すると、後段に
おいてそのまま増幅され、映像の変動が大になるので、
この減少を低減するためになされたものである。

そして、ライン１₁₁に表れた出力電圧は、２個の抵抗
Ｒ，Ｒ₁を介して利得回路２４ａに供給される。

ところで、３１は定電流回路であり、抵抗Ｒ₃₁，Ｒ₃₂は
トランジスタＱ₃₁にバイアス電圧を供給し、トランジス
タＱ₃₁を介してトランジスタＱ₃₂〜トランジスタＱ₃₈に
供給されるベース電流を安定化する。そして、抵抗
Ｒ₃₃，Ｒ₃₄はトランジスタＱ₃₂を流れる電流を規定し、
抵抗Ｒ₃₅はバイアス電圧を供給する。トランジスタ
Ｑ₃₃，Ｑ₃₇，Ｑ₃₈はＮ個のトランジスタからなり、その
個数によって、換言すればエミッタ面積に比例して、所
望の電流量が得られるようになされている。

ここで、利得回路２４ａについて述べると、トランジス
タＱ₄₂，Ｑ₄₃のエミッタ電圧Ｖｘは、上記増幅器Ａ，Ｂ
の出力電圧によって決定され、トランジスタＱ₄₁，Ｑ₄₄
のエミッタ電圧ＶｙはトランジスタＱ₃₅及び抵抗Ｒによ
って決定される。抵抗Ｒ₃₆，Ｒ₃₇は、負荷抵抗である
が、抵抗Ｒ₃₇の電圧降下分として出力電圧が得られる。

上記利得回路２４ａの出力電圧は、上記電圧Ｖｘとトラ
ンジスタＱ₄₁〜Ｑ₄₄のバイアス電圧Ｖｓ，Ｖｔとの差電
圧によって制御され、上記バイアス電圧Ｖｓ，Ｖｔの設
定は駆動回路２４ｂによって行われる。

抵抗Ｒ₄₁，Ｒ₄₂トランジスタＱ₅₁，Ｑ₅₂，Ｑ₅₃トランジ
スタＱ₅₂，Ｑ₅₃の各ベース抵抗Ｒは、カレントミラー回
路を構成し、トランジスタＱ₅₄，Ｑ₅₅等を流れる電流を
決定する。また、抵抗Ｒ₄₃，Ｒ₄₄はトランジスタＱ₅₄に
バイアス電圧を供給するが、これと同時に電圧Vref₁₁も
供給される。

一方、抵抗Ｒ₆₁，Ｒ₆₂，トランジスタＱ₇₁，Ｑ₇₂，
Ｑ₇₃，トランジスタＱ₇₂，トランジスタＱ₇₃の各エミッ
タ抵抗Ｒは、カレントミラー回路を構成し、トランジス
タＱ₆₁〜Ｑ₆₄を流れる電流をエミッタ側において規定す
る。また、上記トランジスタＱ₆₁〜Ｑ₆₄のコレクタ側は
トランジスタＱ₆₅，Ｑ₆₆よって所定の電流に規定され
る。なお、上記トランジスタＱ₆₅，Ｑ₆₆のベース電圧
は、抵抗Ｒ₇₁，Ｒ₇₂、トランジスタＱ₈₁，Ｑ₈₂，Ｑ₈₃に
よって構成された定電圧回路１００によって所定電圧レ
ベルに保持される。

そして、トランジスタＱ₆₁，Ｑ₆₂を流れる電流によって
決定される電圧Ｖｓと、トランジスタＱ₆₃，Ｑ₆₄を流れ
る電流によって決定される電圧Ｖｔとは、以下に述べる
ように電圧Vref₁₁とVref₁₂とによって決定される。

すなわち、電圧Vref₁₂は、抵抗Ｒ₄₅を介してトランジス
タＱ₆₁，Ｑ₆₂の各ベースに供給される一方、抵抗Ｒ₄₆〜
Ｒ₄₈を介してトランジスタＱ₆₃，Ｑ₆₄の各ベースに供給
されている。したがって、この状態では、抵抗Ｒ₄₆〜Ｑ
₄₈の電圧降下分だけトランジスタＱ₆₁，Ｑ₆₂の高レベル
になる。

ところが、トランジスタＱ₅₄はオン状態であるから、ト
ランジスタＱ₅₅，Ｑ₅₆で構成されたカレントミラー回路
が動作し、トランジスタＱ₅₇，Ｑ₅₆，抵抗Ｒ₄₉を介して
出力電流が得られる。トランジスタＱ₅₃を流れる電流は
所定の電流量に規定されているので、上記出力電流は抵
抗Ｒ₄₈を介してトランジスタＱ₆₃，Ｑ₆₄のベースに流れ
る。そこで、トランジスタＱ₆₄，Ｑ₆₅を流れる電流も増
大し、これに対応して電圧Ｖｔが上昇する。故に、抵抗
Ｒ₄₅〜Ｒ₄₇は、いわゆるアッテネータとして機能し、ア
ッテネータの切り換え動作が電圧Vref₁₁によって行わ
れ、電圧Ｖｓ，Ｖｔがアッテネータ出力に相当する。

利得回路２４ａにおいて、Ｖｓ−Ｖｙの電圧差によって
トランジスタＱ₄₁がオンになり、抵抗Ｒ₃₇を流れる電流
が決定され、これと同時にＶｔ−Ｖｘの電圧差によって
トランジスタＱ₄₃もオンになる。抵抗Ｒ₃₇には、トラン
ジスタＱ₄₁，Ｑ₄₃の和の電流が流れ、抵抗Ｒ₃₇による電
圧降下分が拡大される。すなわち、電圧Ｖｓ，Ｖｔによ
って倍掛けの増幅が行われることになる。抵抗Ｒ₃₆，Ｒ
₃₇はトランジスタＱ₄₁からＱ₄₄の飽和を防止する（アー
リー効果を防ぐ）ために、抵抗値はそれぞれ異なる値に
設定されている。また、上記回路動作から明らかなよう
に、利得回路２４ａは電流−電圧変換動作も行うもので
ある。

利得回路２４ａの出力電圧は、次段の電圧−電流変換回
路２５に供給されるが、この回路にはオフセット電圧調
整回路３１も関連している。

上記調整回路３１において、抵抗Ｒ₈₁，Ｒ₈₂はトランジ
スタＱ₉₁，Ｑ₉₂にバイアス電圧を供給し、抵抗Ｒ₈₃，Ｒ
₈₄はトランジスタＱ₉₃にバイアス電圧を供給する。そし
て、抵抗ＶＲ₂を制御すると、トランジスタＱ₉₃のバイ
アス電圧が変化するので、トランジスタＱ₉₁，Ｑ₉₂，抵
抗Ｒ₈₆を流れる電流が制御され、抵抗Ｒ₈₆の電圧降下分
が調整される。この電圧降下分が、電圧−電流変換回路
２５のオフセット調整に利用される。

次に、電圧−電流変換回路２５の回路動作を説明する。
しかし、本回路は７組の電圧−電流変換回路２５ａ〜２
５ｈによって構成され、しかも回路構成が同一であるこ
とから、回路２５ａに付いて説明する。

トランジスタＱ₁₁₁，Ｑ₁₁₃には電源Vcc₃が供給され、抵
抗Ｒ₉₁，Ｒ₉₂トランジスタＱ₁₁₂，Ｑ₁₁₃を流れる電流は
利得回路２４ａの電圧によって制御される。トランジス
タＱ₁₁₂とＱ₁₁₄及びＱ₁₁₅とはカレントミラー回路を構
成しているので、トランジスタＱ₁₁₃によってトランジ
スタＱ₁₁₂〜Ｑ₁₁₅のベース電流を制御することにより、
トランジスタＱ₁₁₆のベース電流も制御される。この
際、上記調整電圧によって、トランジスタＱ₁₁₇，Ｑ₁₁₈
を流れる電流が制御され、トランジスタＱ₁₁₆のベース
電流の微調整がなされる。

トランジスタＱ₁₁₆は、カレントミラー回路を構成する
トランジスタＱ₁₂₁，Ｑ₁₂₂にベース電流を供給するが、
その電流量は利得回路２４ａの出力電圧に対応して変化
するものである。従って、出力回路２６，ライン１ａか
らトランジスタＱ₁₂₂，抵抗Ｒ₉₇を介して流れる電流
は、利得回路２４ａの出力電圧、更に遡ればＲ信号の電
圧レベルに対応して変化することになる。

説明の便宜のため、１個の電圧−電流変換回路２５ａの
吸い込み電流をＩａとすると、これと同一量の電流が各
電圧−電流変換回路２５ｂ〜２５ｈによって吸い込まれ
る。この結果、ラインＩａを介して出力回路２６から吸
い込まれる電流は、８Ｉａの電流量になる。

そして、電源Vcc₁から抵抗Ｒ₁、出力コンデンサの影響
を排除するＮチャネルのＭＯＳトランジスタＱａ、ベー
スが交流的に接地されているトランジスタＱｂを介し
て、上記８Ｉａの電流が電圧−電流変換回路２５によっ
て吸い込まれる。そして、上記の如く出力電圧Ｖ₀が得
られ、これが受像管のカソードＫ₁に供給される。抵抗
Ｒ₁₀₀ＶＲはペディスタルレベルをクランプするための
帰還回路を構成し、第４図に示すような波形の帰還信号
Ｖｆが検出回路２７に供給される。なお、ペデスタルレ
ベルは、同図のＰに相当する。

次に、検出回路２７の回路動作を説明する。

抵抗Ｒ₁₁₁，トランジスタＱ₁₃₁〜Ｑ₁₃₈、そして各トラ
ンジスタＱ₁₃₁〜Ｑ₁₃₆のベースに接続された抵抗Ｒは、
定電流回路を構成するものである。

トランジスタＱ₁₄₁，Ｑ₁₄₂は比較回路２７ａを構成し、
抵抗Ｒ₁₂₁，Ｒ₁₂₂は基準電圧Vref₂を得るものである。
トランジスタＱ₁₄₃，Ｑ₁₄₄はクランパーであり、そのバ
イアス電圧は抵抗Ｒ₁₂₃，Ｒ₁₂₄，トランジスタＱ₁₄₅に
よって供給される。

比較回路２７ａによってペディスタルレベルＰが検出さ
れると、トランジスタＱ₁₄₆が駆動され、スイッチＳ₃に
電流が供給される。

一方、スイッチＳ₃を構成するトランジスタＱ₁₄₇，Ｑ
₁₄₈には、トランジスタＱ₁₄₉，Ｑ₁₅₁，Ｑ₁₅₂抵抗Ｒ₁₂₆
で構成された定電流回路からベース電流が供給される
が、スイッチＳ₃は制御回路２７ｃによって開閉制御が
なされる。

制御信号Ｖ_Ｄは、上記ペディスタルレベルＰの期間に対
応してローレベルになり、その他の期間ではハイレベル
を保持するようになされている。制御回路Ｖ_Ｄがハイレ
ベルのとき、上記制御回路２３ａで述べたような回路動
作が制御回路２７ｃにおいても行われ、トランジスタＱ
₁₅″がオン状態に動作する。

一方、制御信号Ｖ_Ｄがローレベルの期間においては、上
記トランジスタＱ₁₅″はオフ状態になる。そして、トラ
ンジスタＱ₁₅″がオフのときは、レベルシフターとして
設けられたトランジスタＱ₁₅₃，Ｑ₁₅₄を介しての電流吸
い込みがなく、トランジスタＱ₁₄₇がオン状態になり、
トランジスタＱ₁₄₈がオフになる。

従って、比較回路２７ａの出力信号のペディスタルレベ
ルは、抵抗Ｒ₁₂₇を介して記憶素子として設けられたコ
ンデンサＣ₂に充電され、そのレベルが記憶される。

上記動作に対し、トランジスタＱ₁₅″がオン状態のとき
は、トランジスタＱ₁₄₈がオン状態になり、抵抗Ｒ₁₂₇，
トランジスタＱ₁₄₈，Ｑ₁₃₇，抵抗Ｒを介してコンデンサ
Ｃ₂の放電を行う。この動作は繰り返して行われ、抵抗
Ｒ₁₂₈を介して比較回路を構成するトランジスタＱ₁₆₁に
帰還信号Ｖｆのレベルに対応した直流電圧が供給される
ことになる。トランジスタＱ₁₆₂のバイアス電圧は、抵
抗Ｒ₁₃₂トランジスタＱ₁₆₃等で構成された定電圧回路に
よって所定の電圧レベルに保持される。従って、トラン
ジスタＱ₁₆₄，Ｑ₁₆₂を流れる電流は、コンデンサＣ₂の
充電電圧によって変化し、その変化レベルは帰還信号Ｖ
ｆのレベル変化に対応する。

トランジスタＱ₁₆₄，Ｑ₁₆₅，Ｑ₁₆₆，抵抗Ｒ₁₃₅はカレン
トミラー回路を構成しているので、上記電流変化はトラ
ンジスタＱ₁₆₆から抵抗Ｒａ，Ｒｂを介してトランジス
タＱ₁，Ｑ₁′に供給されるベース電流の変化となる。す
なわち、増幅器Ａ，Ｂの直流バイアスは、Ｒ信号のペデ
ィスタルレベルによって所定のレベル値に保持される。
したがって、上記のようにＲ信号を交流成分で供給して
も、受像管に映しだされる映像の変動を低減し得る。

〔効果〕

本発明は、入力信号を増幅する電圧増幅回路と、該電圧
増幅回路の出力信号の電圧レベル変化を電流変化に変換
する複数の電圧−電流変換回路と、これら複数の電圧−
電流変換回路の出力電流を合成し、高出力電流を得る電
流合成手段と、該電流合成手段により合成された出力電
流にもとづき高出力を得る出力回路とにより増幅回路を
構成し、上記電圧増幅回路と電圧−電流変換回路と電流
合成手段とは一つの半導体基板において集積回路として
形成し、上記出力回路は上記半導体集積回路とは別個に
構成し接続するようにしたので、半導体集積回路内に高
耐圧の素子を設けることなく高出力の増幅回路を得るこ
とができるとともに、半導体集積回路化した場合におけ
る放熱量を低減し、特性の劣化、寿命の低下を防止する
ことができるという効果がある。

以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。

例えば、緩衝増幅器は更に多数を設けてもよい。また、
制御回路２３についても同様である。

更に、電圧−電流変換回路の数についても、使用目的に
合わせて任意に変更し得る。

〔利用分野〕

以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野であるビデォアンプに
適用した場合について説明したが、それに限定されるこ
となく、例えばオシロスコープの如く広帯域の増幅回路
を必要とする計測機器に利用することができる。

更に、ディジタル信号による通信機等にも利用すること
ができる。

また、オーディオ機器に利用してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すディスプレイ装置のブ
ロックダイアグラムを示し、第２図は上記ディスプレイ装置に応用される増幅回路の
ブロックダイアグラムを示し、第３図は上記増幅回路の回路図を示し、第４図は回路動作を説明する波形図を示す。１……電子計算機、２……Ｄ／Ａ変換器、３……受像
管、１１……増幅回路、２１……緩衝増幅器、２２……
スイッチ回路、２３……制御回路、２４……利得制御回
路、２５……電圧−電流変換回路、２６……出力回路、
２７……検出回路、１ａ……信号合成手段、Ｖｆ……帰
還信号、Ｖｄ，Ｖａ，Ｖｂ……制御信号、Ｒ……入力信
号、Ｖ₀……出力電圧、Ｑ₁〜Ｑ₁₆₆……トランジスタ、
Ｒ₁〜Ｒ₁₃₇……抵抗、Ｉｃ……半導体集積回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山下賢吉茨城県日立市大みか町５丁目２番１号株式会社日立製作所大みか工場内 (72)発明者加藤和男茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者佐藤秀夫茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (56)参考文献特開昭61−274410（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】(1) 入力信号を増幅する電圧増幅回路、 (2) 上記電圧増幅回路の出力信号の電圧レベル変化を
電流変化に変換する複数の電圧−電流変換回路、 (3) 上記複数の電圧−電流変換回路の出力電流を合成
し、高出力電流を得る電流合成手段、 (4) 上記電流合成手段により合成された出力電流にも
とづき高出力を得る出力回路、とを具備した増幅回路であって、上記電圧増幅回路と電圧−電流変換回路と電流合成手段
とは一つの半導体基板上において集積回路として形成さ
れ、上記出力回路は上記半導体集積回路とは別個に構成
され接続されていることを特徴とする増幅回路。