JPH0623796B2 - Logic analyzer - Google Patents
Logic analyzerInfo
- Publication number
- JPH0623796B2 JPH0623796B2 JP4399189A JP4399189A JPH0623796B2 JP H0623796 B2 JPH0623796 B2 JP H0623796B2 JP 4399189 A JP4399189 A JP 4399189A JP 4399189 A JP4399189 A JP 4399189A JP H0623796 B2 JPH0623796 B2 JP H0623796B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- channel
- probe
- display order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 claims description 95
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Tests Of Electronic Circuits (AREA)
Description
この発明は、ロジック・アナライザに関し、特にそのタ
イミング解析表示の技術に関する。The present invention relates to a logic analyzer, and more particularly to a technique of timing analysis display thereof.
マイクロプロセッサ等のデジタル応用機器の動作解析を
してソフトウエア及びハードウエアのデバッグを行うた
めにはロジック・アナライザが用いられる。このロジッ
ク・アナライザの解析表示機能として、各信号のタイミ
ングを解析してディスプレイに表示するタイミング表示
機能がある。 第9図は、ロジック・アナライザにおいて、タイミング
表示機能を実行するための構成の従来のブロック図であ
る。 図において、1はデータ取込装置で、ロジック・アナラ
イザに接続されるプローブからの複数チャネルのデジタ
ル信号が、このデータ取込装置1に備えられるデータメ
モリに記憶される。 ロジック・アナライザに接続されるプローブには複数種
類のものがあり、例えばロジック・プローブと呼ばれる
汎用プローブのほか、GP−IBバス上の情報観測を容
易になすためのプローブやRS232−Cバス上の情報
観測を容易になすためのプローブ、さらにはマイクロプ
ロセッサの入出力信号の観測を容易になすためのプロー
ブ等の専用プローブがある。 データ取込装置1に記憶されたデジタルデータは、後述
するように、表示制御装置2からの制御信号にしたがっ
て読み出され、ディスプレイ3に表示される。 第10図及び第11図はディスプレイ3の表示画面の一
例である。これらの図に示すように、ディスプレイのタ
イミング表示領域4には、プローブからの複数チャネル
のデジタル信号が1チャネル毎に行を変えて表示され
る。 この場合、各行の表示データはプローブからの複数チャ
ネルのデジタル信号のどのチャネルのデータであるかを
画面上で知ることができる必要がある。そこで、ディス
プレイ3には、タイミングデータ表示領域4の左横に信
号識別表示領域5が設けられ、この表示領域5に、第1
0図の画面では、プローブの各チャネルに応じたチャネ
ル番号が表示され、第11図では、そのチャネルの信号
名が表示されている。 どのチャネルをどの行にするかのチャネル表示順序及び
信号名のデータは、選択装置6から表示制御装置2に供
給される。 選択装置6には、専用プローブ用ROM71〜7nから
のチャネル表示順序及び各チャネルに対応する信号名デ
ータが、それぞれ供給されると共に、汎用プローブ用R
AM8からのチャネル表示順序及び対応する信号名デー
タが供給される。 選択装置6は、例えばキーボード等のプローブ種別設定
装置9からの、ロジック・アナライザに接続されるプロ
ーブに応じた選択信号により選択制御される。そして、
汎用プローブが選択されたときは、RAM8よりのチャ
ネル表示順序及び信号名データが選択装置6から表示制
御装置2に供給され、また、専用プローブが選択された
ときは、専用プローブ用ROM71〜7nのうちの、選
択された専用プローブ用ROMよりのチャネル表示順序
及び信号名データが選択装置6から表示制御装置2に供
給される。 専用プローブの場合には、どのチャネルの信号がどのよ
うな信号であるかは予め判っているので、各専用プロー
ブROM用71〜7nには、ディスプレイ表示したとき
各チャネルの信号間の関係を見るなど、解析のやり易さ
を考慮して定められたチャネル表示順序及び各チャネル
の信号名が書き込まれている。 したがって、ロジック・アナライザに専用プローブが接
続されたときは、表示制御装置2では選択された専用プ
ローブ用ROMからのチャネル表示順序及び信号名デー
タを基にディスプレイ3の表示画面の画面データを作成
し、その画面表示をディスプレイ3において行う。 汎用プローブは、被解析物例えばデジタルICの端子ピ
ンに接続するためのクリップをチャネル数分だけ有する
が、そのチャネル数は例えばディスプレイ3に表示可能
な比較的少ないチャネル数例えば16チャネルとされ
る。そして、各チャネルに対応するクリップが接続され
る被解析物により、また、同じ被解析物でもクリップの
接続位置が異なることにより各チャネルの信号が異なる
ことになる。そこで、RAM8には、第12図に示すよ
うなチャネル表示順序ファイル及び第13図に示すよう
な信号名ファイルを用意しておき、初期状態では表示順
序ファイルの表示順序1〜16に、例えばチャネル0〜
チャネル16を順番に書き込み、また、信号名ファイル
の各チャネルの信号名として「NAME0」〜「NAM
E15」を書き込んでおく。そして、キーボード等の変
更装置10によって、表示順序ファイル及び信号名ファ
イルの内容を適宜変えて、チャネル間の信号を見易くな
るように各チャネルの表示順序を変え、また、信号名を
変えることができるようにしている。 したがって、汎用プローブが選択されたときは表示制御
装置2は、このRAM8からのチャネル表示順序及び信
号名データを基にディスプレイ3の表示画面の画面デー
タを作成し、その画面表示をディスプレイ3において行
う。A logic analyzer is used to analyze the operation of a digital application device such as a microprocessor and debug the software and hardware. As an analysis display function of this logic analyzer, there is a timing display function of analyzing the timing of each signal and displaying it on the display. FIG. 9 is a conventional block diagram of a configuration for performing a timing display function in a logic analyzer. In the figure, reference numeral 1 is a data acquisition device, and digital signals of a plurality of channels from a probe connected to a logic analyzer are stored in a data memory provided in the data acquisition device 1. There are multiple types of probes connected to the logic analyzer. For example, a general-purpose probe called a logic probe, a probe for easily observing information on the GP-IB bus, and a RS232-C bus are provided. There are dedicated probes such as probes for facilitating observation of information and probes for facilitating observation of input / output signals of a microprocessor. The digital data stored in the data capturing device 1 is read out according to a control signal from the display control device 2 and displayed on the display 3, as described later. FIG. 10 and FIG. 11 are examples of the display screen of the display 3. As shown in these drawings, in the timing display area 4 of the display, digital signals of a plurality of channels from the probe are displayed in different rows for each channel. In this case, it is necessary to know on the screen which display data of each row is the data of the digital signals of the plurality of channels from the probe. Therefore, the display 3 is provided with a signal identification display area 5 on the left side of the timing data display area 4, and the display area 5 has a first identification area.
On the screen of FIG. 0, the channel number corresponding to each channel of the probe is displayed, and in FIG. 11, the signal name of that channel is displayed. The data of the channel display order and the signal name indicating which channel is set in which row is supplied from the selection device 6 to the display control device 2. The selection device 6 is supplied with the channel display order from the dedicated probe ROMs 7 1 to 7 n and the signal name data corresponding to each channel, and is supplied with a general-purpose probe R.
The channel display order and corresponding signal name data from AM8 are supplied. The selection device 6 is selectively controlled by a selection signal from a probe type setting device 9 such as a keyboard according to a probe connected to the logic analyzer. And
When the general-purpose probe is selected, the channel display order and the signal name data from the RAM 8 are supplied from the selection device 6 to the display control device 2, and when the dedicated probe is selected, the dedicated probe ROMs 7 1 to 7 n. Among them, the channel display order and the signal name data from the selected dedicated probe ROM are supplied from the selection device 6 to the display control device 2. In the case of dedicated probes, the signal of which channel is known what signal is either in advance, in the 7 1 ~7n for each dedicated probe ROM, and a relationship between the signal of each channel when the display representation The channel display order and the signal name of each channel determined in consideration of ease of analysis such as viewing are written. Therefore, when the dedicated probe is connected to the logic analyzer, the display controller 2 creates the screen data of the display screen of the display 3 based on the channel display order and the signal name data from the selected dedicated probe ROM. , The screen is displayed on the display 3. The general-purpose probe has as many clips as the number of channels for connecting to an object to be analyzed, for example, a terminal pin of a digital IC, and the number of channels is, for example, a relatively small number of channels that can be displayed on the display 3, for example, 16 channels. Then, the signals of the respective channels are different depending on the analyzed object to which the clip corresponding to each channel is connected and also for the same analyzed object because the clip connection positions are different. Therefore, in the RAM 8, a channel display order file as shown in FIG. 12 and a signal name file as shown in FIG. 13 are prepared. 0 to
Channels 16 are written in order, and "NAME0" to "NAM" are used as the signal names of the channels in the signal name file.
E15 ”is written in advance. The contents of the display order file and the signal name file can be changed by the changing device 10 such as a keyboard to change the display order of each channel so that the signals between the channels can be easily seen and the signal name can be changed. I am trying. Therefore, when the general-purpose probe is selected, the display control device 2 creates screen data of the display screen of the display 3 based on the channel display order and the signal name data from the RAM 8, and displays the screen data on the display 3. .
上述のように、従来は、汎用プローブが使用されるとき
はチャネル表示順序及び信号名データは、変更が可能で
あるが、専用プローブが使用されるときは、ROMに書
き込まれたチャネル表示順序及び信号名データに基づい
てディスプレイ画面に表示が行われるため、チャネル表
示順序及び信号名の変更はできなかった。 ところで、前述したように、専用プローブ用ROMには
比較し易くなるように関連のある信号を隣りに並べるな
ど考慮されたチャネル表示順序及びその信号名が書き込
まれている。しかしながら、すべての関連のある信号を
画面上隣りに並べることは事実上不可能である。そこ
で、比較したい信号が離れた表示位置にあることを考慮
して、従来は第10図及び第11図に示すようにタイミ
ング観測用ライン11を表示画面上に設けるなどの手立
てを講じていたが、見にくいことは否めなかった。 また、信号名はROMの設計者が選んだ名称であり、ロ
ジック・アナライザのユーザが独自の信号名を付与した
ことも多々ある。 また、マイクロプロセッサ用の専用プローブとしてステ
ート解析用データ変換回路を経ないマイクリプロセッサ
の入出力信号をそのままロジック・アナライザに供給で
きるようにした専用プローブを本出願人は先に提案した
(平成1年2月8日出願)が、このようなマイクロプロ
セッサ用の専用プローブの場合にはチャネル数が、例え
ば40本等のように非常に多くなる。このように信号チ
ャネル数が多くなると、ロジック・アナライザのディス
プレイ画面の一画面に全信号を一度に表示できない。こ
のため、同一画面にない信号を比較する場合、2画面を
交互に表示して比較するなど、極めて比較しにくいとい
う欠点があった。 この発明は、汎用プローブ、先方プローブにかかわら
ず、チャネル表示順序及び信号名の変更が可能であるロ
ジック・アナライザを提供することを目的とする。As described above, conventionally, when the general-purpose probe is used, the channel display order and the signal name data can be changed, but when the dedicated probe is used, the channel display order and the signal name data written in the ROM are changed. Since the display is performed on the display screen based on the signal name data, the channel display order and the signal name could not be changed. By the way, as described above, the dedicated probe ROM is written with the channel display order and its signal name in consideration of, for example, arranging related signals next to each other for easy comparison. However, it is virtually impossible to have all relevant signals side by side on the screen. Therefore, in consideration of the fact that the signals to be compared are at distant display positions, conventionally, a measure such as providing a timing observation line 11 on the display screen as shown in FIGS. 10 and 11 has been taken. , It was hard to see. Further, the signal name is a name selected by the ROM designer, and the user of the logic analyzer often gives a unique signal name. Further, the present applicant previously proposed a dedicated probe as a dedicated probe for a microprocessor that can directly supply the input / output signals of a microprocessor without passing through a state analysis data conversion circuit to a logic analyzer (1991). However, in the case of such a dedicated probe for a microprocessor, the number of channels is extremely large, such as 40, for example. With such a large number of signal channels, it is impossible to display all signals at one time on one screen of the display screen of the logic analyzer. For this reason, when comparing signals that are not on the same screen, there is a drawback in that it is extremely difficult to make a comparison, such as displaying two screens alternately. An object of the present invention is to provide a logic analyzer capable of changing a channel display order and a signal name regardless of a general-purpose probe and a destination probe.
この発明によるロジック・アナライザは、 プローブからの複数チャネルのデジタルデータを取り込
み、記憶するデータ取込手段と、 上記記憶したデジタルデータをタイミング形式で表示す
るための表示手段と、 上記プローブからの各チャネルのデータの上記表示手段
における表示順序を定めるチャネル表示順序データ及び
チャネルの信号名データを記憶する、上記プローブの種
類に応じた複数の第1の記憶手段と、 上記複数の第1の記憶手段のうちから使用されるプロー
ブの種類に応じた第1の記憶手段を選択する選択手段
と、 この選択手段で選択された第1の記憶手段からのチャネ
ル表示順序データ及び各チャネルの信号名データが書き
込まれる書き替え可能の第2の記憶手段と、 この第2の記憶手段の上記チャンネル表示順序データを
書き替える手段と、 上記第2の記憶手段からの上記チャネル表示順序データ
にしたがって、上記データ取込手段からのデジタルデー
タ及びその信号名を上記表示手段に表示する表示制御手
段とを備える。The logic analyzer according to the present invention includes a data capturing means for capturing and storing digital data of a plurality of channels from a probe, a display means for displaying the stored digital data in a timing format, and each channel from the probe. Of the plurality of first storage means for storing the channel display order data and the signal name data of the channel that determine the display order of the data of the above-mentioned display means, and the plurality of first storage means. Selection means for selecting a first storage means according to the type of probe used, and channel display order data and signal name data for each channel from the first storage means selected by the selection means Rewritable second storage means, and the channel display order data of the second storage means Means for rewriting, in accordance with the channel display order data from said second storage means, and display control means for displaying the digital data and signal names from the data capturing means on the display means.
ロジック・アナライザに接続されるプローブに応じた第
1の記憶手段が選択手段により選択され、その選択され
た第1の記憶手段からのチャネル表示順序データ及び各
チャネルの信号名データが第2の記憶手段に書き込まれ
る。そして、表示制御手段により、この第2の記憶手段
のチャンネル表示順序データにしたがって、データ取込
手段からのデジタルデータ及びその信号名が表示手段に
表示される。 第2の記憶手段は、書き替えが可能であり、変更手段に
よりチャネル表示順序データ及び信号名を書き替えるこ
とができる。 したがって、専用プローブが選択されたときにも、各チ
ャネルの表示画面上での表示順序を変えることができる
と共に、信号名も任意に変更することができる。The first storage means corresponding to the probe connected to the logic analyzer is selected by the selection means, and the channel display order data and the signal name data of each channel from the selected first storage means are stored in the second storage. Written to the means. Then, the display control means displays the digital data from the data fetching means and its signal name on the display means in accordance with the channel display order data of the second storage means. The second storage means can be rewritten, and the channel display order data and the signal name can be rewritten by the changing means. Therefore, even when the dedicated probe is selected, the display order on the display screen of each channel can be changed, and the signal name can be arbitrarily changed.
第1図は、この発明によるロジック・アナライザにおい
て、タイミング表示機能を実行するための構成の一実施
例のブロック図である。 この発明においては、第1図から明らかなように、選択
装置16と表示制御装置12との間にチャネル表示順序
ファイル及び信号名ファイルを備えるRAM14が設け
られる。 171〜17nは、前述の従来例のROM71〜7nと
同様の専用プローブ用ROMであり、これらのROM1
71〜17nからのチャネル表示順序及び信号名データ
が選択装置16に供給される。また、この例では汎用プ
ローブに対してROM18が設けられる。このROM1
8には汎用プローブがロジック・アナライザに接続され
た時のチャネル表示順序及び信号名の初期設定値が書き
込まれており、このROM18からのチャネル表示順序
及び信号名データも選択装置16に供給される。 選択装置16の出力はROM14に供給される。このR
AM14はチャネル表示順序ファイル及び信号名ファイ
ルを備えるが、前述の従来の汎用プローブ用RAM8と
異なり、マイクロプロセッサ用の専用プローブのように
チャネル数が多いものを考慮して多数チャネル分がスト
アできる容量を有する。したがって、プローブ種別設定
装置19によっていずれかのプローブが選択されたとき
は、選択されたプローブ用ROMからのチャネル表示順
序データがチャネル表示順序ファイルに全て書き込まれ
ると共に、信号名データが信号名ファイルに全て書き込
まれる。 なお、汎用プローブ用の初期値設定用ROM18を設け
る代わりに、汎用プローブを選択したときに、ソフト的
にRAM14に初期値を書き込むようにすることもでき
る。 このRAM14の記憶内容はキーボード等の変更装置1
5によって書き替え可能である。 そして、表示制御装置12は、このRAM14からのチ
ャネル表示順序及び信号名データに基づいて、ディスプ
レイ13に、データ取り込み装置11に記憶されたプロ
ーブからの複数チャネル分のデジタルデータ及びチャネ
ル番号あるいはチャネルに応じた信号名を表示する。 第1図装置はマイクロコンピュータを用いて構成するこ
とができ、その場合のハードウエアを第2図に示す。 同図において、21はCPU、22はプログラムRO
M、23はワークエリア用のRAM、24は通信バス、
27はキーボードである。プローブ25からの複数チャ
ネル分のデジタルデータはデータ取込装置11に記憶さ
れ、CPU21からの読み出し要求を受けて適宜通信バ
ス24に送り出される。そして、表示制御装置12はC
PU21からの制御にしたがってディスプレイ13に前
述したようなタイミングデータ表示を行う。 なお、この例ではプローブ認識装置26が通信バス24
に対して接続され、ロジック・アナライザにプローブが
接続されると自動的にプローブの種別が認識されるよう
にされている。すなわち、各プローブは、どの種類のプ
ローブであるかを示す識別信号を有し、この識別信号が
ロジック・アナライザにプローブが接続されるとプロー
ブ識別装置26でデコードされ、プローブの種別が判別
される。 次に、表示制御装置12の機能を詳細に説明するため
に、第3図の機能ブロック図を参照して説明しよう。 選択装置16からのチャネル表示順序データは、RAM
14のチャネル表示順序ファイル14Aに転送され、書
き込まれる。また、選択装置16からの信号名データ
は、RAM14の信号ファイル14Bに転送され、書き
込まれる。 チャネル表示順序ファイル14Aには、第12図に示し
たものと同様に、第1番目〜第N番目(N≧専用プロー
ブのチャネル数の最大値)のそれぞれに表示されるチャ
ネル番号が書き込まれる。また、信号名ファイル14B
には、第13図に示したものと同様に、チャネルCh0
〜ChNの信号名が書き込まれる。 これらのファイル14A及び14Bへの書き込みは、コ
ントローラ30によって制御される。このコントローラ
30には、キーボード31からのキー入力データが供給
される。また、表示画面上のカーソル位置の情報やタッ
チパネル形式の画面に表示されたソフトキーに対するキ
ー入力データが、画面情報入力手段32からこのコント
ローラ30に供給される。 表示制御装置12は、データ書き込みコントロール部1
21と、チャネル番号又は信号名書き込みコントロール
部122と、ビデオRAM(以下VRAMという)12
3と、セレクタ124とからなる。VRAM123には
チャネル番号/信号名記憶領域とデータ記憶領域とが設
けられる。 データ書き込みコントロール部121は、コントローラ
30からの制御指令を受けて、チャネル表示順序ファイ
ル14Aのチャネル番号を参照しながら、データ取り込
み装置11のデータメモリから対応するチャネルのデー
タを読み出して、VRAM123のデータ記憶領域のそ
の画面上の表示順位に対応するアドレスに書き込む。こ
の場合に、初めは表示順序の第1番目から画面に表示可
能なチャネル数、例えば16番目までをVRAM123
に書き込む。その後は、例えば次候補キーを押すことに
より、16チャネル分づつデータをVRAM123に書
き込む。なお、ディスクプレイ13の画面の一番上の行
に表示する表示順序ファイル上の表示順序をキー入力に
より指定して、その指定された後の16チャネル分のデ
ータをVRAM123に書き込むようにしてもよい。 チャネル番号又は信号名書き込みコントロール部122
は、コントローラ30からの制御指令を受けて、チャネ
ル表示順序ファイル14Aのチャネル番号を参照しなが
ら、チャネル表示順序ファイル14Aからのチャネル番
号データ又は信号名ファイル14Bからの信号名データ
をセレクト124から取り出す。そして、セレクタ12
4で選択したチャネル番号データ又は信号名データをV
RAM123のチャネル番号/信号名記憶領域のその表
示順位に対応するアドレスに書き込む。この場合に、デ
ータ記憶領域に書き込まれた16チャネル分のデータの
それぞれに対応するチャネル番号又は信号名がVRAM
123に書き込まれることになる。 そして、前述の第10図及び第11図に示したようにし
て、VRAM123のデータ記憶領域からのデータはデ
ィスプレイ13のタイミングデータ表示領域4に、VR
AM123のチャネル番号/信号名記憶領域からのデー
タはディスプレイ13の信号識別表示領域5に、それぞ
れ表示される。 信号識別表示領域5にチャネル番号を表示するか、信号
名を表示するかは、ディスプレイ13上に表示されたソ
フトキーを操作することにより切り替えられる。つま
り、ソフトキーを操作すると、その操作情報に応じた信
号がコントローラ30からチャネル番号又は信号名書き
込みコントロール部122に供給され、コントロール部
122の出力によりセレクタ124が切り替えられる。 信号識別表示領域5にチャネル番号を表示するチャネル
番号表示画面のモードのときにおける表示制御装置12
での動作のフローチャートを第4図に示す。 また、チャネル番号又は信号名表示領域に信号名を表示
する信号名表示画面のモードのときにおける表示制御装
置12での動作のフローチャートを第5図に示す。 この例では、チャネル番号表示画面において、表示され
ているチャネル番号を変更することにより、表示順序を
変更することができる。この表示順序変更時の動作を、
第6図のフローチャートを参照しながら説明しよう。 先ず、ディスプレイ13の表示画面が表示順序変更可能
画面、この例ではチャネル番号表示画面であるか否か判
別し(ステップ301)、チャネル番号表示画面であれ
ば、表示順序変更可能となる。 操作者は、例えば比較したい2つのチャネルのデータの
うちの一方のデータの表示順序の上又は下のチャネル番
号表示位置にカーソルを移し、比較したい他方のデータ
のチャネル番号をキーボード31から入力する。 コントローラ30では、カーソルで選択された表示順序
i(iは表示順序ファイル14A上の表示順序)が一時
記憶される(ステップ302)。そして、チャネル番号
のキー入力を受けて(ステップ303)、表示順序ファ
イル14Aの表示順序iのチャネル番号をキー入力され
たチャネル番号に書き替える(ステップ304)。次
に、表示制御装置12にコントローラ30より制御信号
を供給し、前述と同様の手順で表示順序iに対応するV
RAM123のアドレスの内容を、キー入力したチャネ
ル番号及びそのチャネルのデータに書き替える(ステッ
プ305)。そして、その新たなチャネル番号表示画面
をディスプレイ13に表示する(ステップ306)。 同様にして、信号名表示画面においては、カーソルで選
択した表示順序位置のチャネルの信号名の変更が可能で
ある。第7図にそのフローチャートを示す。 先ず、ディスプレイ13の表示画面が信号名表示画面で
あるか否か判別し(ステップ401)、信号名表示画面
であれば、信号名変更可能となる。操作者は、変更した
い信号名表示位置にカーソルを移し、新たな信号名をキ
ーボード31から入力する。 コントローラ30では、カーソルで選択された表示順序
iが一時記憶され(ステップ402)、表示順序ファイ
ル14Aの表示順序iのチャネル番号が検索される(ス
テップ403)。そして、信号名のキー入力を受けて
(ステップ404)、信号名ファイル14Bの、検索さ
れた表示順序iのチャネル番号の信号名をキー入力され
た新たな信号名に書き替える(ステップ405)。次
に、表示制御装置12にコントローラ30より制御信号
を供給し、前述と同様の手順で表示順序iに対応するV
RAM123のアドレスの内容を、キー入力した信号名
に書き替える(ステップ406)。そして、その新たな
信号名表示画面をディスプレイ13に表示する(ステッ
プ407)。 以上のようにして、汎用プローブの使用時だけでなく、
専用プローブの使用時であってもチャネル表示順序及び
信号名が変更できる。しかも、チャネル表示順序の変更
はディスプレイの表示可能チャネル数の範囲外であって
も可能である。すなわち、ディスプレイに表示可能なチ
ャネル数が少なく、統べてのチャネルが1画面に表示で
きない場合に、チャネル表示順序変更によりディスプレ
イに表示されていないチャネルを、ディスプレイの画面
の希望する表示順序位置に呼び出すことができる。した
がって、チャネル数の多い専用プローブを使用した場合
であっても、その統べてのチャネルのデジタル信号の比
較検討が容易にできる。 以上の例は、ロジック・アナライザに1個のプローブを
接続する場合であるが、実質的にロジック・アナライザ
機能を2個有し、2個のプローブが使用できるロジック
・アナライザもある。このようなロジック・アナライザ
では、ディスプレイの表示画面を切り替えることによ
り、あるいは表示画面を分割して別個のプローブからの
デジタル信号のタイミング表示ができる。 このようなロジック・アナライザにおいて、別個のプロ
ーブからの信号を比較したい場合があるが、従来は画面
を切り替えたり、又は分割画面を比較したりするしか比
較の方法がなかった。 しかし、この発明によれば次のようにして、比較すべき
異なるプローブからの信号を、あたかも同じ1つのプロ
ーブからの信号であるようにして表示することができ
る。 第8図は、この発明を2個のプローブを使用できるロジ
ック・アナライザに適用した場合の一実施例である。 この例の場合には、2個の選択装置161及び162が
設けられ、それぞれにROM171〜17n及びROM
18からのプローブの種別に応じた表示順序データ及び
信号名データが供給される。選択装置161,16
2は、プローブ種別設定装置19によって、それぞれ別
個にプローブを選択可能である。なお、プローブ種別設
定装置19では、前述したようにプローブを自動的に認
識して各選択装置161,162を選択制御することが
できる。 この例のチャネル表示順序/信号名ファイル用のRAM
14は、2個のプローブ用ROMからの表示順序及び信
号名データを記憶できる容量を有する。そして、例えば
選択装置161で選択されたプローブからのチャネル番
号には番号「1」を付加して、Ch0,1、Ch1,
1、Ch2,1、…のようにチャネル番号を設定し、ま
た、選択装置162で選択されたプローブからのチャネ
ル番号には番号「2」を付加して、Ch0,2、Ch
1,2、Ch2,2、…のようにチャネル番号を設定
し、表示順序ファイルにこれらのチャネル番号を書き込
むと共に、信号名ファイルには、これらチャネル番号C
h0,1、Ch1,1、…及びCh0,2、Ch1,
2、…に対応する信号名を書き込む。 そして、RAM14からのデータに基づいて、それぞれ
別個のプローブからの複数チャネルのデジタルデータを
記憶するデータ取込装置111,112からのデータを
表示制御装置12を介してディスプレイ13に表示す
る。例えば、Ch0,1、Ch1,1、Ch2,1、…
のデータ取込装置111からのデータと、Ch0,2、
Ch1,1、Ch2,2、…のデータ取込装置112か
らのデートとを、ディスプレイ13の画面を左右に2分
割して表示する。 この装置において、ディスプレイ13上で、例えばデー
タ取込装置111からのデータのチャネル番号表示装置
にカーソルを合わせ、そのチャネル番号としてデータ取
込装置112からのデータのチャネル番号を変更装置1
9から入力する。 すると、表示順序ファイルの対応するアドレスの内容
が、変更されたチャネル番号に書き替えられる。これに
より、カーソルで選択されたデータ取込装置111から
のデータの表示順序位置に対応するVRAMの記憶内容
が、変更されたチャネル番号のデータ取込装置112か
らのデータ及びそのチャネル番号あるいは信号名に書き
替えられる。その結果、変更された別個のプローブから
のデジタルデータがその表示順序位置に表示される。 このようにして、別個のプローブからのデジタルデータ
も、同じ1個のプローブからの複数チャネルのデータの
1つとして表示順序を変更することができる。 なお、以上の例では、表示順序データとしてチャネル番
号を用いたが、信号名を表示順序データとして用いても
よい。この場合には、信号名を変更することで表示順序
が変更できる。そして、RAM14には表示順序ファイ
ルだけを設ければよいことになる。FIG. 1 is a block diagram of an embodiment of a structure for executing a timing display function in a logic analyzer according to the present invention. In the present invention, as is apparent from FIG. 1, a RAM 14 having a channel display order file and a signal name file is provided between the selection device 16 and the display control device 12. 17 1 ~17n is ROM7 1 ~7n for similar dedicated probe and ROM in the conventional example described above, these ROM1
The channel display order and signal name data from 7 1 to 17 n are supplied to the selection device 16. Further, in this example, the ROM 18 is provided for the general-purpose probe. This ROM1
A channel display order and initial setting values of signal names when a general-purpose probe is connected to a logic analyzer are written in 8, and the channel display order and signal name data from the ROM 18 are also supplied to the selection device 16. . The output of the selection device 16 is supplied to the ROM 14. This R
The AM 14 includes a channel display order file and a signal name file, but unlike the conventional general-purpose probe RAM 8 described above, a capacity capable of storing a large number of channels in consideration of a large number of channels such as a dedicated probe for a microprocessor. Have. Therefore, when any probe is selected by the probe type setting device 19, all the channel display order data from the selected probe ROM is written in the channel display order file, and the signal name data is written in the signal name file. All written. Instead of providing the initial value setting ROM 18 for the general-purpose probe, the initial value may be written in the RAM 14 by software when the general-purpose probe is selected. The contents stored in the RAM 14 are changed by the changing device 1 such as a keyboard.
It can be rewritten by 5. Then, based on the channel display order and the signal name data from the RAM 14, the display control device 12 displays on the display 13 the digital data and channel numbers or channels for a plurality of channels from the probe stored in the data capturing device 11. The corresponding signal name is displayed. The apparatus shown in FIG. 1 can be constructed by using a microcomputer, and the hardware in that case is shown in FIG. In the figure, 21 is a CPU, 22 is a program RO
M and 23 are work area RAMs, 24 is a communication bus,
27 is a keyboard. Digital data for a plurality of channels from the probe 25 is stored in the data capturing device 11, and is sent to the communication bus 24 as appropriate upon receiving a read request from the CPU 21. Then, the display control device 12 is C
Under the control of the PU 21, the above-mentioned timing data is displayed on the display 13. In this example, the probe recognition device 26 is the communication bus 24.
When the probe is connected to the logic analyzer and the probe is connected to the logic analyzer, the type of the probe is automatically recognized. That is, each probe has an identification signal indicating what kind of probe it is, and when the probe is connected to the logic analyzer, this identification signal is decoded by the probe identification device 26 to determine the type of the probe. . Next, in order to explain the function of the display control device 12 in detail, it will be explained with reference to the functional block diagram of FIG. The channel display order data from the selection device 16 is stored in the RAM.
It is transferred to and written in the 14 channel display order file 14A. Further, the signal name data from the selection device 16 is transferred to and written in the signal file 14B of the RAM 14. In the channel display order file 14A, similar to the one shown in FIG. 12, the channel numbers displayed in each of the first to Nth (N ≧ the maximum value of the number of channels of the dedicated probe) are written. Also, the signal name file 14B
To the channel Ch0, as in the case shown in FIG.
The signal name of ~ ChN is written. Writing to these files 14A and 14B is controlled by the controller 30. Key input data from the keyboard 31 is supplied to the controller 30. Further, the information on the cursor position on the display screen and the key input data for the soft keys displayed on the touch panel type screen are supplied from the screen information input means 32 to the controller 30. The display control device 12 includes a data writing control unit 1
21, a channel number or signal name writing control unit 122, and a video RAM (hereinafter referred to as VRAM) 12
3 and a selector 124. The VRAM 123 is provided with a channel number / signal name storage area and a data storage area. The data write control unit 121 receives the control command from the controller 30, refers to the channel number of the channel display order file 14A, reads the data of the corresponding channel from the data memory of the data capturing device 11, and the data of the VRAM 123. Write to the address corresponding to the display order on the screen in the storage area. In this case, from the first display order to the number of channels that can be displayed on the screen, for example, up to the 16th, the VRAM 123 is used.
Write in. After that, for example, by pressing the next candidate key, data is written in the VRAM 123 for every 16 channels. It should be noted that the display order on the display order file displayed on the top line of the screen of the disc play 13 may be designated by key input, and the designated 16-channel data may be written to the VRAM 123. Good. Channel number or signal name writing control unit 122
In response to a control command from the controller 30, refers to the channel number of the channel display order file 14A and retrieves the channel number data from the channel display order file 14A or the signal name data from the signal name file 14B from the select 124. . And the selector 12
Set the channel number data or signal name data selected in 4 to V
Write to the address corresponding to the display order in the channel number / signal name storage area of the RAM 123. In this case, the channel number or signal name corresponding to each of the 16 channels of data written in the data storage area is VRAM.
Will be written in 123. Then, as shown in FIG. 10 and FIG. 11 described above, the data from the data storage area of the VRAM 123 is VR-displayed in the timing data display area 4 of the display 13.
The data from the channel number / signal name storage area of the AM 123 is displayed in the signal identification display area 5 of the display 13, respectively. Whether to display the channel number or the signal name in the signal identification display area 5 can be switched by operating the soft key displayed on the display 13. That is, when the soft key is operated, a signal corresponding to the operation information is supplied from the controller 30 to the channel number or signal name writing control unit 122, and the selector 124 is switched by the output of the control unit 122. The display control device 12 in the mode of the channel number display screen for displaying the channel number in the signal identification display area 5
FIG. 4 shows a flowchart of the operation in the above. Further, FIG. 5 shows a flowchart of the operation of the display control device 12 in the mode of the signal name display screen for displaying the signal name in the channel number or signal name display area. In this example, the display order can be changed by changing the displayed channel number on the channel number display screen. The operation when changing the display order,
Description will be given with reference to the flowchart of FIG. First, it is determined whether or not the display screen of the display 13 is a display order changeable screen, which is a channel number display screen in this example (step 301). If it is a channel number display screen, the display order can be changed. For example, the operator moves the cursor to a channel number display position above or below the display order of one of the two channels of data to be compared, and inputs the channel number of the other data to be compared from the keyboard 31. In the controller 30, the display order i (i is the display order in the display order file 14A) selected by the cursor is temporarily stored (step 302). Then, in response to the key input of the channel number (step 303), the channel number of the display order i of the display order file 14A is rewritten to the channel number input by the key (step 304). Next, a control signal is supplied from the controller 30 to the display control device 12, and V corresponding to the display order i is processed in the same procedure as described above.
The contents of the address in the RAM 123 are rewritten with the channel number and the data of that channel that have been key-in (step 305). Then, the new channel number display screen is displayed on the display 13 (step 306). Similarly, on the signal name display screen, the signal name of the channel at the display order position selected by the cursor can be changed. FIG. 7 shows the flowchart. First, it is determined whether or not the display screen of the display 13 is the signal name display screen (step 401), and if it is the signal name display screen, the signal name can be changed. The operator moves the cursor to the signal name display position to be changed and inputs a new signal name from the keyboard 31. The display order i selected by the cursor is temporarily stored in the controller 30 (step 402), and the channel number of the display order i in the display order file 14A is searched (step 403). Upon receiving the key input of the signal name (step 404), the signal name of the channel number of the searched display order i in the signal name file 14B is rewritten to the new key input key name (step 405). Next, a control signal is supplied from the controller 30 to the display control device 12, and V corresponding to the display order i is processed in the same procedure as described above.
The contents of the address of the RAM 123 are rewritten to the signal name input by the key (step 406). Then, the new signal name display screen is displayed on the display 13 (step 407). As described above, not only when using a general-purpose probe,
The channel display order and signal names can be changed even when using the dedicated probe. Moreover, the channel display order can be changed even if the number of channels that can be displayed on the display is out of the range. That is, when the number of channels that can be displayed on the display is small and all the channels cannot be displayed on one screen, the channels that are not displayed on the display due to the channel display order change are called to the desired display order position on the display screen. be able to. Therefore, even when a dedicated probe with a large number of channels is used, comparison and examination of digital signals of all the channels can be facilitated. The above example is the case where one probe is connected to the logic analyzer, but there is also a logic analyzer that has substantially two logic analyzer functions and can use two probes. In such a logic analyzer, the display screen of the display can be switched or the display screen can be divided to display the timings of the digital signals from separate probes. In such a logic analyzer, there are cases where it is desired to compare signals from different probes, but conventionally, the only method of comparison has been to switch screens or compare split screens. However, according to the present invention, signals from different probes to be compared can be displayed as if they were signals from the same one probe as follows. FIG. 8 shows an embodiment in which the present invention is applied to a logic analyzer which can use two probes. In the case of this example, two selection devices 16 1 and 16 2 are provided, each of which is a ROM 17 1 to 17 n and a ROM.
Display order data and signal name data corresponding to the probe type from 18 are supplied. Selection device 16 1 , 16
The probes 2 can be individually selected by the probe type setting device 19. The probe type setting device 19 can automatically recognize the probe and selectively control the selection devices 16 1 and 16 2 as described above. RAM for channel display order / signal name file in this example
Reference numeral 14 has a capacity capable of storing the display order and signal name data from the two probe ROMs. Then, for example, the number "1" is added to the channel number from the probe selected by the selection device 16 1 , and Ch0, 1, Ch1,
1, Ch2,1, set the ... channel number as, also, the channel number from selected by the selection device 16 2 probes by adding a number "2", Ch0,2, Ch
Channel numbers are set like 1, 2, Ch2, 2, ..., These channel numbers are written in the display order file, and these channel numbers C are written in the signal name file.
h0,1, Ch1,1, ... and Ch0,2, Ch1,
Write the signal name corresponding to 2, ... Then, based on the data from the RAM 14, the data from the data acquisition devices 11 1 and 11 2 which store digital data of a plurality of channels from the respective separate probes are displayed on the display 13 via the display control device 12. For example, Ch0,1, Ch1,1, Ch2,1, ...
Data from the data acquisition device 11 1 of
Ch1,1, Ch2,2, ... and dating from the data capture device 11 2, and displays the 2 divides a screen of the display 13 to the left and right. In this device, on the display 13, for example, the cursor is moved to the channel number display device of the data from the data capturing device 11 1 and the channel number of the data from the data capturing device 11 2 is changed as the channel number.
Input from 9. Then, the content of the corresponding address of the display order file is rewritten to the changed channel number. Thus, the stored contents of the VRAM corresponding to the display order position of the data from the data acquisition device 11 1 which is selected by the cursor, the data and the channel number from the data capture device 11 2 of the modified channel number or Can be rewritten to the signal name. As a result, the modified digital data from the separate probe is displayed in its display order position. In this way, digital data from separate probes can also be reordered as one of multiple channels of data from the same single probe. In the above example, the channel number is used as the display order data, but the signal name may be used as the display order data. In this case, the display order can be changed by changing the signal name. Then, only the display order file needs to be provided in the RAM 14.
以上のように、この発明においては複数のプローブ用の
表示順序及び信号名データを記憶するROMからの上記
データを、一旦RAMに転送し、このRAMからのデー
タに基づいてデータ取込装置に記憶した複数チャネル分
のデータの表示順序及び定め、また、信号名を表示する
ようにしたので、専用プローブを用いる場合にも容易に
チャネル表示順序及び信号名を変えることができる。 そして、チャネル表示順序の変更はディスプレイの表示
可能チャネル数の範囲外であっても可能である。したが
って、チャネル数の多い専用プローブを使用した場合で
あっても、その統べてのチャネルのデジタル信号の比較
検討が容易にできる。 また、この発明を実質的に2個のロジック・アナライザ
機能を有し、2個のプローブを同時に使用可能なロジッ
ク・アナライザに適用したときには、異なるプローブか
らのデジタルデータを1つのプローブからのデジタルデ
ータと同様に扱うことができるので、表示順序の変更操
作をすることにより異なるプローブからのデータのタイ
ミング比較が容易にできる。As described above, according to the present invention, the above-mentioned data from the ROM storing the display order and signal name data for a plurality of probes are once transferred to the RAM and stored in the data capturing device based on the data from this RAM. Since the display order and data of the plurality of channels are determined and the signal names are displayed, the channel display order and the signal names can be easily changed even when the dedicated probe is used. The channel display order can be changed even if the number of channels that can be displayed on the display is out of the range. Therefore, even when a dedicated probe with a large number of channels is used, comparison and examination of digital signals of all the channels can be facilitated. In addition, when the present invention is applied to a logic analyzer that has substantially two logic analyzer functions and two probes can be used simultaneously, digital data from different probes can be converted into digital data from one probe. Since it can be handled in the same manner as above, the timing comparison of data from different probes can be easily performed by changing the display order.
第1図はこの発明の一実施例の要部のブロック図、第2
図はこの発明をマイクロコンピュータで構成した場合の
ハードウエアの例を示す図、第3図はこの発明の要部の
機能ブロック図、第4図〜第7図はこの発明の一例の動
作の説明のためのフローチャート、第8図はこの発明の
他の実施例の要部のブロック図、第9図は従来のロジッ
ク・アナライザの要部の一例のブロック図、第10図及
び第11図はロジック・アナライザの表示画面の零を示
す図、第12図及び第13図は表示順序ファイル及び信
号名ファイルの一例を示す図である。 11;データ取込装置 12;表示制御装置 13;ディスプレイ 14;第2の記憶手段の例としてのRAM 15;変更装置 16;選択装置 171〜17n;専用プローブ用ROM 18;汎用プローブ用ROMFIG. 1 is a block diagram of an essential part of an embodiment of the present invention, and FIG.
FIG. 3 is a diagram showing an example of hardware when the present invention is configured by a microcomputer, FIG. 3 is a functional block diagram of an essential part of the present invention, and FIGS. 4 to 7 are explanations of operation of an example of the present invention. FIG. 8 is a block diagram of an essential part of another embodiment of the present invention, FIG. 9 is a block diagram of an example of an essential part of a conventional logic analyzer, and FIGS. 10 and 11 are logic circuits. A diagram showing zero on the display screen of the analyzer, and FIGS. 12 and 13 are diagrams showing an example of the display order file and the signal name file. 11: Data acquisition device 12; Display control device 13; Display 14; RAM as an example of second storage means 15; Change device 16; Selection device 17 1 to 17 n; ROM for dedicated probe 18; ROM for general-purpose probe
Claims (1)
ータを取り込み、記憶するデータ取込手段と、 上記記憶したデジタルデータをタイミング形式で表示す
るための表示手段と、 上記プローブからの各チャネルのデータの上記表示手段
における表示順序を定めるチャネル表示順序データ及び
各チャネルの信号名データを記憶する、上記プローブの
種類に応じた複数の第1の記憶手段と、 上記複数の第1の記憶手段のうちから使用されるプロー
ブの種類に応じた第1の記憶手段を選択する選択手段
と、 この選択手段で選択された第1の記憶手段からのチャネ
ル表示順序データ及び各チャネルの信号名データが書き
込まれる書き替え可能の第2の記憶手段と、 この第2の記憶手段の上記チャンネル表示順序データを
書き替える手段と、 上記第2の記憶手段からの上記チャネル表示順序データ
にしたがって、上記データ取込手段からのデジタルデー
タ及びその信号名を上記表示手段に表示する表示制御手
段とを備えたロジック・アナライザ。1. Data capturing means for capturing and storing digital data of a plurality of channels from a probe, display means for displaying the stored digital data in a timing format, and data of each channel from the probe. From among a plurality of first storage means for storing the channel display order data that determines the display order in the display means and the signal name data of each channel and among the plurality of first storage means according to the type of the probe Selection means for selecting the first storage means according to the type of probe used, and writing for writing the channel display order data and the signal name data of each channel from the first storage means selected by the selection means. Rewritable second storage means, means for rewriting the channel display order data of the second storage means, According to the above-channel display order data from the second storage means, the logic analyzer and a display control means for displaying the digital data and signal names from the data capturing means on the display means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4399189A JPH0623796B2 (en) | 1989-02-23 | 1989-02-23 | Logic analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4399189A JPH0623796B2 (en) | 1989-02-23 | 1989-02-23 | Logic analyzer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02223862A JPH02223862A (en) | 1990-09-06 |
| JPH0623796B2 true JPH0623796B2 (en) | 1994-03-30 |
Family
ID=12679186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4399189A Expired - Fee Related JPH0623796B2 (en) | 1989-02-23 | 1989-02-23 | Logic analyzer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623796B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6128945B2 (en) | 2012-05-18 | 2017-05-17 | 株式会社半導体エネルギー研究所 | Display device |
-
1989
- 1989-02-23 JP JP4399189A patent/JPH0623796B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6128945B2 (en) | 2012-05-18 | 2017-05-17 | 株式会社半導体エネルギー研究所 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02223862A (en) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030193525A1 (en) | Expedited selection of items from a list within a drop down menu of an eye diagram analyzer | |
| US4611281A (en) | Apparatus for analyzing microprocessor operation | |
| KR20030048483A (en) | Fail Analysis Device | |
| JPH0337202B2 (en) | ||
| JP4298977B2 (en) | Display device for injection molding machine | |
| JPH0623796B2 (en) | Logic analyzer | |
| JPH01207632A (en) | Operator and display device | |
| US6123734A (en) | Method of displaying logic simulation results and logic simulation support equipment | |
| JPH1185446A (en) | Method for displaying trend graph | |
| JP3053265B2 (en) | Screen display method when searching for sequence programs | |
| JP4146074B2 (en) | Fail analysis device | |
| JPH0123744B2 (en) | ||
| JPH09160842A (en) | Bus load test method | |
| JP4294848B2 (en) | Fail analysis device | |
| JPS6386039A (en) | Display device for simulation result | |
| JPS63208921A (en) | Switch pattern display device | |
| JPH10221130A (en) | Analyzer | |
| JP3111412B2 (en) | Multi-channel waveform analyzer | |
| JPH06139039A (en) | Computer equipment | |
| JP2000101939A (en) | Channel preset device | |
| JP2001041783A (en) | measuring device | |
| JP2003215166A (en) | Waveform measuring instrument | |
| JPH0444767B2 (en) | ||
| JPH0310337A (en) | Simulation result display device | |
| JP2003050608A (en) | Numerical control unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |