JPH06224409A - 半導体デバイスへの電極 - Google Patents
半導体デバイスへの電極Info
- Publication number
- JPH06224409A JPH06224409A JP5255515A JP25551593A JPH06224409A JP H06224409 A JPH06224409 A JP H06224409A JP 5255515 A JP5255515 A JP 5255515A JP 25551593 A JP25551593 A JP 25551593A JP H06224409 A JPH06224409 A JP H06224409A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- metal
- plug
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10D64/011—
-
- H10P14/42—
-
- H10D64/0116—
-
- H10P32/12—
-
- H10P32/174—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/11—Metal-organic CVD, ruehrwein type
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 III−Ｖ族化合物半導体基体中にデバイスを
作製する場合、その基板に電気的接触を形成する方法を
提供する。 【構成】 ＩｎＰ基板１０上にエピタキシャルＩｎＧａ
Ａｓ層１１の主面上に、少くとも１つの開口を除き均一
厚さのＳｉＯ２絶縁層１２を形成する。急速熱サイクル
低圧ＭＯＣＶＤ法により絶縁層の厚さより小さい一定厚
さに、ＺｎドープしたＷの第１プラグ１３を開口中に選
択的に堆積する。熱サイクルの温度パルス高さは４５０
〜５００℃である。次に純Ｗのような導電性バリヤ金属
からなる第２プラグ１４を第１プラグの全表面及び絶縁
層の側壁上に堆積させる。熱サイクルによりプラグ中の
不純物は基板中へ拡散する。構造最上部の全表面にチタ
ン、白金、金を順次堆積して金属層１５を形成し、続い
て所望の接続メタラィゼーションを行い３層をパターン
形成する。
作製する場合、その基板に電気的接触を形成する方法を
提供する。 【構成】 ＩｎＰ基板１０上にエピタキシャルＩｎＧａ
Ａｓ層１１の主面上に、少くとも１つの開口を除き均一
厚さのＳｉＯ２絶縁層１２を形成する。急速熱サイクル
低圧ＭＯＣＶＤ法により絶縁層の厚さより小さい一定厚
さに、ＺｎドープしたＷの第１プラグ１３を開口中に選
択的に堆積する。熱サイクルの温度パルス高さは４５０
〜５００℃である。次に純Ｗのような導電性バリヤ金属
からなる第２プラグ１４を第１プラグの全表面及び絶縁
層の側壁上に堆積させる。熱サイクルによりプラグ中の
不純物は基板中へ拡散する。構造最上部の全表面にチタ
ン、白金、金を順次堆積して金属層１５を形成し、続い
て所望の接続メタラィゼーションを行い３層をパターン
形成する。
Description
【０００１】
【産業上の利用分野】本発明の背景 本発明は半導体デバイスの作製方法、より具体的にはそ
のようなデバイスへの電気的接触の作製に係る。
のようなデバイスへの電気的接触の作製に係る。
【０００２】
【従来の技術及び発明が解決しようとする課題】ヘテロ
接合バイポーラトランジスタ、レーザ及び光検出器のよ
うな半導体デバイスは、典型的な場合、ＩＩＩ−Ｖ族化
合物半導体基体中に作製される。これらのデバイスは典
型的な場合、二酸化シリコンのような絶縁層で被覆され
た最上部表面を有し、絶縁層は開口を有し、それを通し
金属接触層は比較的高導電率（すなわち、ｐ+ 又はｎ+
形半導体）の領域中で、半導体基体の最上部表面と、直
接物理的及び電気的接触を作る。
接合バイポーラトランジスタ、レーザ及び光検出器のよ
うな半導体デバイスは、典型的な場合、ＩＩＩ−Ｖ族化
合物半導体基体中に作製される。これらのデバイスは典
型的な場合、二酸化シリコンのような絶縁層で被覆され
た最上部表面を有し、絶縁層は開口を有し、それを通し
金属接触層は比較的高導電率（すなわち、ｐ+ 又はｎ+
形半導体）の領域中で、半導体基体の最上部表面と、直
接物理的及び電気的接触を作る。
【０００３】アイ・イーイーイー・フォトニクス・テク
ノロジー・レターズ（IEEE Photonics Technology Lett
ers）第４巻、第４号、３９６−３９８頁に発表された
エス・チワリ（S. Tiwari）による“自己整合拡散によ
る横方向Ｇａ0.47Ｉｎ0.53Ａｓ及びＧａＡｓ ｐ−ｉ−
ｎ光検出器”と題する論文には、ＩＩＩ−Ｖ族化合物半
導体エピタキシャル層の最上部表面への接触の作製方法
が述べられている。そのような接触の目的は、作製中の
デバイスの、典型的な場合ｐ+ 形材料である最上部表面
への、電気的接続を可能にすることである。ｐ+ 形領域
への接触は、最初エピタキシャル層の最上部表面上に絶
縁層を形成し、次にこの絶縁層中に少なくとも１つの開
口を形成し、続いてたとえば亜鉛ドープタングステン・
ターゲットから、スパッタリングにより、作製中の構造
の最上部表面上に、金属亜鉛ドープのタングステン層を
堆積させる。最後に、たとえば急速熱プロセスにより、
エピタキシャル層中に、亜鉛ドープタングステン層か
ら、ある程度の亜鉛を拡散させる。
ノロジー・レターズ（IEEE Photonics Technology Lett
ers）第４巻、第４号、３９６−３９８頁に発表された
エス・チワリ（S. Tiwari）による“自己整合拡散によ
る横方向Ｇａ0.47Ｉｎ0.53Ａｓ及びＧａＡｓ ｐ−ｉ−
ｎ光検出器”と題する論文には、ＩＩＩ−Ｖ族化合物半
導体エピタキシャル層の最上部表面への接触の作製方法
が述べられている。そのような接触の目的は、作製中の
デバイスの、典型的な場合ｐ+ 形材料である最上部表面
への、電気的接続を可能にすることである。ｐ+ 形領域
への接触は、最初エピタキシャル層の最上部表面上に絶
縁層を形成し、次にこの絶縁層中に少なくとも１つの開
口を形成し、続いてたとえば亜鉛ドープタングステン・
ターゲットから、スパッタリングにより、作製中の構造
の最上部表面上に、金属亜鉛ドープのタングステン層を
堆積させる。最後に、たとえば急速熱プロセスにより、
エピタキシャル層中に、亜鉛ドープタングステン層か
ら、ある程度の亜鉛を拡散させる。
【０００４】いずれの物理的堆積プロセスも、特にスパ
ッタリングは、空間的に非選択的プロセスであるから、
デバイス中の絶縁層上のその部分が、（絶縁層下にある
エピタキシャル層に対して）好ましくない高寄生容量を
導入しないように、金属亜鉛ドープタングステン層をパ
ターン形成することが、とにかく必要である。しかし、
金属層のパターン形成は、リフト・オフ、又は空間的な
選択的エッチング、亜鉛ドープタングステン金属層のそ
れぞれ堆積前又は後に、レジスト層を堆積及びパターン
形成するといった余分のプロセス工程を必要とし、これ
らの余分の工程は、信頼性の問題を導入する傾向があ
る。より具体的には、金属層のリフトオフは下の絶縁層
をリフトオフする傾向があり、望ましくない。更に、選
択エッチング後、絶縁層の表面上のいずれの所にも残っ
ている亜鉛ドープタングステンは、亜鉛ドープタングス
テン層から絶縁層を貫きエピタキシャル層まで、亜鉛の
拡散を起こしうるため、望ましくない。それにより、エ
ピタキシャル層中に好ましくない寄生導電路が形成しう
る。更に、いずれの場合も、金属層中に存在する亜鉛
は、この金属層の最上部表面から外方拡散して好ましく
なく、それによって金のような別の金属の上の層を汚染
させたり、導電率を下げることさえある。金は典型的な
場合、デバイスへの所望の導電路のメタライゼーション
に用いられる。
ッタリングは、空間的に非選択的プロセスであるから、
デバイス中の絶縁層上のその部分が、（絶縁層下にある
エピタキシャル層に対して）好ましくない高寄生容量を
導入しないように、金属亜鉛ドープタングステン層をパ
ターン形成することが、とにかく必要である。しかし、
金属層のパターン形成は、リフト・オフ、又は空間的な
選択的エッチング、亜鉛ドープタングステン金属層のそ
れぞれ堆積前又は後に、レジスト層を堆積及びパターン
形成するといった余分のプロセス工程を必要とし、これ
らの余分の工程は、信頼性の問題を導入する傾向があ
る。より具体的には、金属層のリフトオフは下の絶縁層
をリフトオフする傾向があり、望ましくない。更に、選
択エッチング後、絶縁層の表面上のいずれの所にも残っ
ている亜鉛ドープタングステンは、亜鉛ドープタングス
テン層から絶縁層を貫きエピタキシャル層まで、亜鉛の
拡散を起こしうるため、望ましくない。それにより、エ
ピタキシャル層中に好ましくない寄生導電路が形成しう
る。更に、いずれの場合も、金属層中に存在する亜鉛
は、この金属層の最上部表面から外方拡散して好ましく
なく、それによって金のような別の金属の上の層を汚染
させたり、導電率を下げることさえある。金は典型的な
場合、デバイスへの所望の導電路のメタライゼーション
に用いられる。
【０００５】更に、先に述べた亜鉛ドープタングステン
の層のように、その中に金属不純物を含んだ金属層を堆
積させるプロセスとしてのスパッタリングは、金属プラ
ス不純物から成る単一金属ターゲットとともに行って
も、２つの純粋なターゲット（１つは金属から成り、他
方は不純物から成る）とともに行っても、欠点を有す
る。前者（単一ターゲット）の場合、単一ターゲットの
組成は、スパッタリング（ターゲットの照射）プロセス
中、ターゲットの上昇した温度において、不純物が外方
拡散するため、不安定で、それにより堆積する層の組成
は制御が困難である。特に、１つの半導体基体から別の
基体へと（多くの半導体デバイスの連続したプロセスで
望ましいような）プロセスを行う場合は、困難である。
後者（２つのターゲット）の場合、所望の比率に２つの
金属堆積速度を保つためには、複雑な制御システムが必
要で、それは望ましくないほど高価になりうる。
の層のように、その中に金属不純物を含んだ金属層を堆
積させるプロセスとしてのスパッタリングは、金属プラ
ス不純物から成る単一金属ターゲットとともに行って
も、２つの純粋なターゲット（１つは金属から成り、他
方は不純物から成る）とともに行っても、欠点を有す
る。前者（単一ターゲット）の場合、単一ターゲットの
組成は、スパッタリング（ターゲットの照射）プロセス
中、ターゲットの上昇した温度において、不純物が外方
拡散するため、不安定で、それにより堆積する層の組成
は制御が困難である。特に、１つの半導体基体から別の
基体へと（多くの半導体デバイスの連続したプロセスで
望ましいような）プロセスを行う場合は、困難である。
後者（２つのターゲット）の場合、所望の比率に２つの
金属堆積速度を保つためには、複雑な制御システムが必
要で、それは望ましくないほど高価になりうる。
【０００６】
【課題を解決するための手段】本発明の要約 先の短所の１つ又は複数は、以下の工程から成るＩＩＩ
−Ｖ族又は他の半導体基体に電気的接触を作製する方法
である本発明に従い、軽減される。 （ａ）主表面を有する半導体基体を準備する工程。 （ｂ）主表面の少なくとも一部の上に、少なくとも１つ
の開口を除き、均一な厚さの絶縁層を形成する工程。 （ｃ）急速熱サイクル低圧有機金属化学気相堆積によ
り、絶縁層の厚さより小さなあらかじめ決められた厚さ
に、第１の金属層を開口中に、空間的に選択的に堆積さ
せる工程。第１の金属層は第１の金属及び不純物を含
み、不純物はこのように堆積させた金属層から半導体基
体中へ、第１の金属からより著しく拡散する傾向をも
つ。 （ｄ）化学気相堆積により、少なくとも開口中の第１の
金属層上のあらゆる上に、第２の金属層を空間的に選択
的に堆積させる工程。第２の金属層は第２の金属を含む
が不純物は含まず、第２の金属層はそれを貫いて不純物
が拡散するのを抑える特性をもつ。
−Ｖ族又は他の半導体基体に電気的接触を作製する方法
である本発明に従い、軽減される。 （ａ）主表面を有する半導体基体を準備する工程。 （ｂ）主表面の少なくとも一部の上に、少なくとも１つ
の開口を除き、均一な厚さの絶縁層を形成する工程。 （ｃ）急速熱サイクル低圧有機金属化学気相堆積によ
り、絶縁層の厚さより小さなあらかじめ決められた厚さ
に、第１の金属層を開口中に、空間的に選択的に堆積さ
せる工程。第１の金属層は第１の金属及び不純物を含
み、不純物はこのように堆積させた金属層から半導体基
体中へ、第１の金属からより著しく拡散する傾向をも
つ。 （ｄ）化学気相堆積により、少なくとも開口中の第１の
金属層上のあらゆる上に、第２の金属層を空間的に選択
的に堆積させる工程。第２の金属層は第２の金属を含む
が不純物は含まず、第２の金属層はそれを貫いて不純物
が拡散するのを抑える特性をもつ。
【０００７】また、本方法は工程（ｄ）に続いて、第２
の金属層及び少なくとも絶縁層の一部分上に、第３の金
属層を形成する工程を含むと有利である。また、第１及
び第２の金属は同じで、本質的にタングステンであると
有利である。また、不純物は本質的に亜鉛であると有利
である。また、工程（ｃ）及び（ｄ）は、これらの工程
間でチャンバから基板をとり出すことなく、単一チャン
バ中で行うと有利である。また、好ましくは工程（ｄ）
のあとに、第１の金属層を、少なくともある程度の不純
物が金属層から、半導体基体中に拡散するような温度
に、ある持続時間加熱すると有利である。
の金属層及び少なくとも絶縁層の一部分上に、第３の金
属層を形成する工程を含むと有利である。また、第１及
び第２の金属は同じで、本質的にタングステンであると
有利である。また、不純物は本質的に亜鉛であると有利
である。また、工程（ｃ）及び（ｄ）は、これらの工程
間でチャンバから基板をとり出すことなく、単一チャン
バ中で行うと有利である。また、好ましくは工程（ｄ）
のあとに、第１の金属層を、少なくともある程度の不純
物が金属層から、半導体基体中に拡散するような温度
に、ある持続時間加熱すると有利である。
【０００８】ここで用いた“急速熱サイクル”（ＲＴ
Ｃ）という用語は、１回の熱サイクル毎に温度を典型的
な場合室温である谷（極小）の値から、ピーク（極大
値）へパルス的に上昇させ、谷の値へ戻し、堆積速度は
温度がその谷の値へ低下している時は本質的にゼロで、
周期毎及び各周期中、堆積チャンバ中の適切なすべての
ガスの分圧は、本質的に一定に保たれる堆積プロセスを
さす。この用語はまた、全ての適切なガスの分圧が、
（単一）温度パルスの前に確立され、温度パルスが終了
するまで保たれる単一周期の場合も含む。
Ｃ）という用語は、１回の熱サイクル毎に温度を典型的
な場合室温である谷（極小）の値から、ピーク（極大
値）へパルス的に上昇させ、谷の値へ戻し、堆積速度は
温度がその谷の値へ低下している時は本質的にゼロで、
周期毎及び各周期中、堆積チャンバ中の適切なすべての
ガスの分圧は、本質的に一定に保たれる堆積プロセスを
さす。この用語はまた、全ての適切なガスの分圧が、
（単一）温度パルスの前に確立され、温度パルスが終了
するまで保たれる単一周期の場合も含む。
【０００９】
【実施例】詳細な記述 図１を参照すると、半導体デバイスの一部１００は、典
型的な場合結晶構造的に１００面であるインジウムリン
（ＩｎＰ）基板１０を含み、その上に格子整合のとれた
Ｉｎ0.53Ｇａ0.47Ａｓ（インジウム・ガリウムひ素）
（以後単に“ＩｎＧａＡｓ”とよぶ）ｐ形エピタキシャ
ル層１１が、エピタキシャル成長されている。基板１０
はレーザ、光検出器又はヘテロ接合トランジスタといっ
た所望のデバイス構造を形成するために、典型的な場
合、各種のプロセス工程を経ており、その主表面には電
気的接触を作るべきことを認識する必要がある。ＩｎＧ
ａＡｓエピタキシャル層１１との界面において、基板１
０は典型的な場合、幾分ｐ形であるが、半真性でもよ
い。
型的な場合結晶構造的に１００面であるインジウムリン
（ＩｎＰ）基板１０を含み、その上に格子整合のとれた
Ｉｎ0.53Ｇａ0.47Ａｓ（インジウム・ガリウムひ素）
（以後単に“ＩｎＧａＡｓ”とよぶ）ｐ形エピタキシャ
ル層１１が、エピタキシャル成長されている。基板１０
はレーザ、光検出器又はヘテロ接合トランジスタといっ
た所望のデバイス構造を形成するために、典型的な場
合、各種のプロセス工程を経ており、その主表面には電
気的接触を作るべきことを認識する必要がある。ＩｎＧ
ａＡｓエピタキシャル層１１との界面において、基板１
０は典型的な場合、幾分ｐ形であるが、半真性でもよ
い。
【００１０】二酸化シリコン絶縁層１２が典型的な場
合、急速熱化学気相堆積（ＲＴ−ＣＶＤ）プロセス又は
化学気相堆積（ＣＶＤ）プロセスにより、ＩｎＧａＡｓ
層１１上に、典型的な場合、約０．５ないし１．０μｍ
の範囲の一様な厚さに形成されている。典型的な場合、
従来のフォトリソグラフィ・マスク及びエッチングプロ
セスにより、絶縁層１２を通して、開口が切られてい
る。空間的に選択的なＲＴＣ−ＬＰ−ＭＯＣＶＤプロセ
スにより、開口中に亜鉛ドープタングステン・・・Ｗ
（Ｚｎ）・・・の金属プラグが形成されている。プラグ
１３は開口中に配置されているＩｎＧａＡｓ層１１の最
上部表面の露出した部分に直接物理的に接触するが、絶
縁層１２の最上部表面上にはどこにも本質的な量のＷ
（Ｚｎ）が蓄積しないようになっている。すなわち、こ
のＲＴＣ−ＬＰ−ＭＯＣＶＤプロセスのパラメータは、
空間的に選択的堆積が起こるように、選ばれる。プラグ
１３はいずれの場合も、典型的な場合０．０３ないし
０．０５μｍの範囲の高さをもつ。この高さは絶縁層１
２の厚さより著しく小さく、典型的な場合、絶縁層１２
の厚さの２分の１より小さい。
合、急速熱化学気相堆積（ＲＴ−ＣＶＤ）プロセス又は
化学気相堆積（ＣＶＤ）プロセスにより、ＩｎＧａＡｓ
層１１上に、典型的な場合、約０．５ないし１．０μｍ
の範囲の一様な厚さに形成されている。典型的な場合、
従来のフォトリソグラフィ・マスク及びエッチングプロ
セスにより、絶縁層１２を通して、開口が切られてい
る。空間的に選択的なＲＴＣ−ＬＰ−ＭＯＣＶＤプロセ
スにより、開口中に亜鉛ドープタングステン・・・Ｗ
（Ｚｎ）・・・の金属プラグが形成されている。プラグ
１３は開口中に配置されているＩｎＧａＡｓ層１１の最
上部表面の露出した部分に直接物理的に接触するが、絶
縁層１２の最上部表面上にはどこにも本質的な量のＷ
（Ｚｎ）が蓄積しないようになっている。すなわち、こ
のＲＴＣ−ＬＰ−ＭＯＣＶＤプロセスのパラメータは、
空間的に選択的堆積が起こるように、選ばれる。プラグ
１３はいずれの場合も、典型的な場合０．０３ないし
０．０５μｍの範囲の高さをもつ。この高さは絶縁層１
２の厚さより著しく小さく、典型的な場合、絶縁層１２
の厚さの２分の１より小さい。
【００１１】金属プラグ１３上の開口中に位置して、本
質的に純粋なタングステンで作られたもう１つの金属プ
ラグ１４がある。純粋なタングステンというのは、亜鉛
又は上のパターン形成された金属層１５中に好ましくな
い外方拡散し、汚染する他の金属不純物を、本質的に含
まないものである。少なくともある程度の亜鉛は、Ｉｎ
ＧａＡｓ層１１を貫いてＩｎＰ基板１０に拡散し、ｐ+
形伝導形をもつ拡散領域１１．５を形成する。この拡散
領域１１．５は、上の金属層１５からＩｎＰ基板１０
へ、望ましい低電気抵抗路を形成する。（プラグ１４、
プラグ１３及びＩｎＧａＡｓ層１１中に配置された拡散
領域１１．５の部分を経由する。）
質的に純粋なタングステンで作られたもう１つの金属プ
ラグ１４がある。純粋なタングステンというのは、亜鉛
又は上のパターン形成された金属層１５中に好ましくな
い外方拡散し、汚染する他の金属不純物を、本質的に含
まないものである。少なくともある程度の亜鉛は、Ｉｎ
ＧａＡｓ層１１を貫いてＩｎＰ基板１０に拡散し、ｐ+
形伝導形をもつ拡散領域１１．５を形成する。この拡散
領域１１．５は、上の金属層１５からＩｎＰ基板１０
へ、望ましい低電気抵抗路を形成する。（プラグ１４、
プラグ１３及びＩｎＧａＡｓ層１１中に配置された拡散
領域１１．５の部分を経由する。）
【００１２】デバイスの図示されている部分１００を形
成するために、上述の従来のプロセスにより、基板１０
上に、ＪｎＧａＡｓ層１１及び二酸化シリコン層１２
を、その開口とともに形成する。次に、基板１０をヒー
トパルスシステムの堆積室中に置くことにより形成す
る。典型的な場合、たとえばエイ・カッツ（Ａ．Ｋａｔ
ｚ）らによる“ＩｎＰ上への二酸化シリコン薄膜の急速
化学気相堆積”と題する論文、アプライド・フィジック
ス・レターズ（Applied Physics Letters）第５９巻、
５７９−５８１頁（１９９１）、に詳細に述べられてい
るように、高パワーハロゲン−タングステンランプによ
り加熱されるロードロック・低圧・水平層流反応室を、
システムは備えている。
成するために、上述の従来のプロセスにより、基板１０
上に、ＪｎＧａＡｓ層１１及び二酸化シリコン層１２
を、その開口とともに形成する。次に、基板１０をヒー
トパルスシステムの堆積室中に置くことにより形成す
る。典型的な場合、たとえばエイ・カッツ（Ａ．Ｋａｔ
ｚ）らによる“ＩｎＰ上への二酸化シリコン薄膜の急速
化学気相堆積”と題する論文、アプライド・フィジック
ス・レターズ（Applied Physics Letters）第５９巻、
５７９−５８１頁（１９９１）、に詳細に述べられてい
るように、高パワーハロゲン−タングステンランプによ
り加熱されるロードロック・低圧・水平層流反応室を、
システムは備えている。
【００１３】より具体的には、水素（Ｈ2 ）及びアルゴ
ン（Ａｒ）で希釈されたジエチル亜鉛（ＤＥＺｎ）及び
タングステン・ヘキサフロライド（ＷＦ6 ）を、Ｗ（Ｚ
ｎ）プラグ１３を空間的に選択して堆積させるための反
応性気体混合物として用いた。たとえば、チャンバ圧は
約１６０ないし３３０Ｐａの範囲に保たれ、単一温度パ
ルスを有する急速熱堆積プロセス用の温度パルス高は、
約４５０℃ないし５００℃の範囲であった。Ａｒ、Ｈ
2 、ＷＦ6 及びＤＥＺｎの気体流速は、それぞれ２００
ないし２５０ＳＣＣＭ、２０００ないし２５００ＳＣＣ
Ｍ、３０ないし４０ＳＣＣＭ及び２０ないし１２０ＳＣ
ＣＭであった。ここで、ＳＣＣＭは１分当りの標準立方
センチメートルを表わす。
ン（Ａｒ）で希釈されたジエチル亜鉛（ＤＥＺｎ）及び
タングステン・ヘキサフロライド（ＷＦ6 ）を、Ｗ（Ｚ
ｎ）プラグ１３を空間的に選択して堆積させるための反
応性気体混合物として用いた。たとえば、チャンバ圧は
約１６０ないし３３０Ｐａの範囲に保たれ、単一温度パ
ルスを有する急速熱堆積プロセス用の温度パルス高は、
約４５０℃ないし５００℃の範囲であった。Ａｒ、Ｈ
2 、ＷＦ6 及びＤＥＺｎの気体流速は、それぞれ２００
ないし２５０ＳＣＣＭ、２０００ないし２５００ＳＣＣ
Ｍ、３０ないし４０ＳＣＣＭ及び２０ないし１２０ＳＣ
ＣＭであった。ここで、ＳＣＣＭは１分当りの標準立方
センチメートルを表わす。
【００１４】１０：１ Ｈ2 ０：ＨＦ溶液中で酸化物を
除去し、クロロホルム、アセトン及びメタノールの高温
溶液で脱脂した直後に、基板をチャンバ内にセットし
た。約５００℃の温度パルス高の場合に、得られた堆積
速度は約２ないし３ｎｍ／秒で、約２０ないし９０秒の
持続時間を有する単一熱サイクル（単一パルス）の場合
に得られたＷ（Ｚｎ）の厚さは、約０．０４−０．０３
μｍであった。また、この温度パルスの結果（それ以上
アニーリングをせず）として、亜鉛はエピタキシャル層
１１の厚さに依存して、ＩｎＧａＡｓエピタキシャル層
１１を貫通して、基板１１中に拡散できる。たとえば、
１ｃｍ3 当り１Ｅ１８（＝１×１０18）に等しかそれよ
り高い濃度の亜鉛を有する領域の大きさで決まるＩｎＧ
ａＡｓ層１１中への亜鉛の拡散深さは、ＤＥＺｎの８０
ＳＣＣＭ及びＷＦ6 の５０ＳＣＣＭを含む気体混合物、
５００℃の高さを有する単一熱パルス、２０秒の持続時
間の場合、約１５０ないし１９０ｎｍであった。５００
℃の高さの温度及び１０秒の堆積後のアニールにより、
亜鉛の拡散深さは、わずかに増加した。それにもかかわ
らず、（純粋な）タングステン・プラグ１４の堆積後が
好ましい堆積後のアニールは、有利なことがある。なぜ
ならば、それは前のプロセスに独立に、基板１０中への
Ｚｎ拡散の結果形成された接合の深さを制御するための
非常に正確な技術だからである。
除去し、クロロホルム、アセトン及びメタノールの高温
溶液で脱脂した直後に、基板をチャンバ内にセットし
た。約５００℃の温度パルス高の場合に、得られた堆積
速度は約２ないし３ｎｍ／秒で、約２０ないし９０秒の
持続時間を有する単一熱サイクル（単一パルス）の場合
に得られたＷ（Ｚｎ）の厚さは、約０．０４−０．０３
μｍであった。また、この温度パルスの結果（それ以上
アニーリングをせず）として、亜鉛はエピタキシャル層
１１の厚さに依存して、ＩｎＧａＡｓエピタキシャル層
１１を貫通して、基板１１中に拡散できる。たとえば、
１ｃｍ3 当り１Ｅ１８（＝１×１０18）に等しかそれよ
り高い濃度の亜鉛を有する領域の大きさで決まるＩｎＧ
ａＡｓ層１１中への亜鉛の拡散深さは、ＤＥＺｎの８０
ＳＣＣＭ及びＷＦ6 の５０ＳＣＣＭを含む気体混合物、
５００℃の高さを有する単一熱パルス、２０秒の持続時
間の場合、約１５０ないし１９０ｎｍであった。５００
℃の高さの温度及び１０秒の堆積後のアニールにより、
亜鉛の拡散深さは、わずかに増加した。それにもかかわ
らず、（純粋な）タングステン・プラグ１４の堆積後が
好ましい堆積後のアニールは、有利なことがある。なぜ
ならば、それは前のプロセスに独立に、基板１０中への
Ｚｎ拡散の結果形成された接合の深さを制御するための
非常に正確な技術だからである。
【００１５】Ｗ（Ｚｎ）プラグ１３の形成後、典型的な
場合Ｈ2 によるＷＦ6 の還元を含む従来のＬＰＣＶＤプ
ロセスにより、（本質的に純粋な）タングステン・プラ
グ１４を、空間的に選択的に堆積させる。この後者のプ
ロセスは、その場で行うと有利である。すなわち、それ
はＲＴＣ−ＬＰ−ＣＶＤによりＷ（Ｚｎ）プラグ１３を
堆積させたのと同じチャンバ中で、Ｗ（Ｚｎ）プラグ１
３の（ＲＴＣ−ＬＰ−ＭＯＣＶＤ）堆積とＷプラグ１４
の（ＬＰ−ＣＶＤ）堆積の間に基板をチャンバからとり
出すことなく行われる。やはり、堆積パラメータは、二
酸化シリコン層１２の最上部表面上にはタングステンは
本質的に堆積しないように、すなわち、タングステンは
空間的に選択されて堆積するように、選択される。最後
に、典型的な場合、チタン−白金−金から成るパターン
形成された金属層１５が形成される。最初に、作製中の
構造の最上部表面のあらゆるところに、チタンの層を堆
積させ、次にあらゆるところに白金層を、次にあらゆる
所に金層を堆積させ、続いて所望のメタライゼーション
（導電性交差）パターンに従い、これら３つの層をパタ
ーン形成する。
場合Ｈ2 によるＷＦ6 の還元を含む従来のＬＰＣＶＤプ
ロセスにより、（本質的に純粋な）タングステン・プラ
グ１４を、空間的に選択的に堆積させる。この後者のプ
ロセスは、その場で行うと有利である。すなわち、それ
はＲＴＣ−ＬＰ−ＣＶＤによりＷ（Ｚｎ）プラグ１３を
堆積させたのと同じチャンバ中で、Ｗ（Ｚｎ）プラグ１
３の（ＲＴＣ−ＬＰ−ＭＯＣＶＤ）堆積とＷプラグ１４
の（ＬＰ−ＣＶＤ）堆積の間に基板をチャンバからとり
出すことなく行われる。やはり、堆積パラメータは、二
酸化シリコン層１２の最上部表面上にはタングステンは
本質的に堆積しないように、すなわち、タングステンは
空間的に選択されて堆積するように、選択される。最後
に、典型的な場合、チタン−白金−金から成るパターン
形成された金属層１５が形成される。最初に、作製中の
構造の最上部表面のあらゆるところに、チタンの層を堆
積させ、次にあらゆるところに白金層を、次にあらゆる
所に金層を堆積させ、続いて所望のメタライゼーション
（導電性交差）パターンに従い、これら３つの層をパタ
ーン形成する。
【００１６】本発明について、具体的な実施例をあげて
詳細に述べてきたが、本発明の視点を離れることなく、
各種の修正ができる。たとえば、亜鉛の代りか亜鉛に加
え、スズ、硫黄、シリコン、ベリリウム、ゲルマニウム
又はマグネシウム（又はそれらの組合せ）を用いること
ができる。ｐ形ＩｎＧａＡｓの代りに、エピタキシャル
層１１はｎ形ＩｎＧａＡｓでもよく、あるいは不純物及
び所望のデバイス特性に依存して、ｎ形又はｐ形でよ
い。また、タングステンの代りかそれに加えて、他の障
壁金属又は合金又は金属間化合物、たとえば金、チタン
又はクロムを、金属プラグ１３及び１４用に用いること
ができる。最後に、プラグ１４に含まれる障壁金属（又
は複数の金属）は、プラグ１３に含まれる障壁金属（又
は複数の金属）と同じである必要はない。
詳細に述べてきたが、本発明の視点を離れることなく、
各種の修正ができる。たとえば、亜鉛の代りか亜鉛に加
え、スズ、硫黄、シリコン、ベリリウム、ゲルマニウム
又はマグネシウム（又はそれらの組合せ）を用いること
ができる。ｐ形ＩｎＧａＡｓの代りに、エピタキシャル
層１１はｎ形ＩｎＧａＡｓでもよく、あるいは不純物及
び所望のデバイス特性に依存して、ｎ形又はｐ形でよ
い。また、タングステンの代りかそれに加えて、他の障
壁金属又は合金又は金属間化合物、たとえば金、チタン
又はクロムを、金属プラグ１３及び１４用に用いること
ができる。最後に、プラグ１４に含まれる障壁金属（又
は複数の金属）は、プラグ１３に含まれる障壁金属（又
は複数の金属）と同じである必要はない。
【図１】本発明の具体的な実施例に従って作製された半
導体デバイスの一部を断面で示す概略立面図。
導体デバイスの一部を断面で示す概略立面図。
１０ 基板 １１ エピタキシャル層、ＩｎＧａＡｓ層 １１．５ 拡散領域 １２ 絶縁層、二酸化シリコン層 １３ プラグ １４ 金属プラグ、プラグ １５ 金属層 １００ 半導体デバイスの一部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジェヴァ アメリカ合衆国 18104 ペンシルヴァニ ア，アレンタウン，コンヴェントリー ロ ード 1480 (72)発明者 アヴィシェイ カッツ アメリカ合衆国 07090 ニュージャーシ ィ，ウエストフィールド，セイント マー クス アヴェニュー 720
Claims (5)
- 【請求項１】 （ａ）主表面を有する半導体基体（１
０、１１）を準備する工程、 （ｂ）その中の少なくとも１つの開口を除き、均一な厚
さの絶縁層（１２）を、主表面の少なくとも一部分上に
形成する工程、 （ｃ）急速熱サイクル低圧有機金属化学気相堆積によ
り、絶縁層の厚さより小さなあらかじめ決められた厚さ
に、開口中に選択的に第１の金属層（１３）を、空間的
に選択的に堆積させ、第１の金属層は第１の金属及び不
純物を含み、不純物は第１の金属より、このように堆積
させた金属層から、半導体基体中により拡散する傾向を
有する工程、及び （ｄ）化学気相堆積により、開口中の第１の金属層上の
少なくともあらゆる所に、第２の金属層（１４）を空間
的に選択的に堆積させ、第２の金属層は第２の金属を含
むが不純物を含まず、第２の金属層はそれを貫いて不純
物が拡散するのを抑える特性をもつ工程を含むことを特
徴とする半導体デバイスの作製方法。 - 【請求項２】 工程（ｄ）に続き、絶縁層の少なくとも
一部と、第２の金属層上に、第３の金属層（１５）を形
成する工程が更に含まれることを特徴とする請求項１記
載の方法。 - 【請求項３】 第１及び第２の金属は同じ元素であるこ
とを特徴とする請求項１記載の方法。 - 【請求項４】 第１及び第２の金属は、本質的にタング
ステンで、不純物は本質的に亜鉛であることを特徴とす
る請求項３記載の方法。 - 【請求項５】 工程（ｃ）及び（ｄ）は単一堆積室中で
行われることを特徴とする請求項１、２、３又は４記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/960,526 US5232873A (en) | 1992-10-13 | 1992-10-13 | Method of fabricating contacts for semiconductor devices |
| US960526 | 1992-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224409A true JPH06224409A (ja) | 1994-08-12 |
| JP3583451B2 JP3583451B2 (ja) | 2004-11-04 |
Family
ID=25503287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25551593A Expired - Lifetime JP3583451B2 (ja) | 1992-10-13 | 1993-10-13 | 半導体デバイスの作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5232873A (ja) |
| EP (1) | EP0597587A1 (ja) |
| JP (1) | JP3583451B2 (ja) |
| KR (1) | KR0182299B1 (ja) |
| SG (1) | SG44490A1 (ja) |
| TW (1) | TW295681B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5367195A (en) * | 1993-01-08 | 1994-11-22 | International Business Machines Corporation | Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal |
| KR960008558B1 (en) * | 1993-03-02 | 1996-06-28 | Samsung Electronics Co Ltd | Low resistance contact structure and manufacturing method of high integrated semiconductor device |
| US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| US5559056A (en) * | 1995-01-13 | 1996-09-24 | National Semiconductor Corporation | Method and apparatus for capping metallization layer |
| JP3000877B2 (ja) * | 1995-02-20 | 2000-01-17 | 松下電器産業株式会社 | 金メッキ電極の形成方法、基板及びワイヤボンディング方法 |
| US5693561A (en) * | 1996-05-14 | 1997-12-02 | Lucent Technologies Inc. | Method of integrated circuit fabrication including a step of depositing tungsten |
| US6284316B1 (en) * | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6143362A (en) * | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6271131B1 (en) | 1998-08-26 | 2001-08-07 | Micron Technology, Inc. | Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers |
| US6284655B1 (en) | 1998-09-03 | 2001-09-04 | Micron Technology, Inc. | Method for producing low carbon/oxygen conductive layers |
| US6239028B1 (en) * | 1998-09-03 | 2001-05-29 | Micron Technology, Inc. | Methods for forming iridium-containing films on substrates |
| US6323081B1 (en) | 1998-09-03 | 2001-11-27 | Micron Technology, Inc. | Diffusion barrier layers and methods of forming same |
| US6329286B1 (en) | 1999-04-27 | 2001-12-11 | Micron Technology, Inc. | Methods for forming conformal iridium layers on substrates |
| US6660631B1 (en) * | 2000-08-31 | 2003-12-09 | Micron Technology, Inc. | Devices containing platinum-iridium films and methods of preparing such films and devices |
| KR100707882B1 (ko) * | 2005-12-14 | 2007-04-13 | 삼성전자주식회사 | 선택적 에피택시얼 성장 방법 |
| WO2008130448A2 (en) * | 2006-11-22 | 2008-10-30 | S.O.I.Tec Silicon On Insulator Technologies | Temperature-controlled purge gate valve for chemical vapor deposition chamber |
| US9190320B2 (en) * | 2012-01-26 | 2015-11-17 | Applied Materials, Inc. | Devices including metal-silicon contacts using indium arsenide films and apparatus and methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567304B2 (ja) * | 1972-08-28 | 1981-02-17 | ||
| JPS60130165A (ja) * | 1983-12-16 | 1985-07-11 | Fujitsu Ltd | 半導体装置 |
| US4843033A (en) * | 1985-09-27 | 1989-06-27 | Texas Instruments Incorporated | Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source |
| JPH0288452A (ja) * | 1988-09-26 | 1990-03-28 | Nichias Corp | 耐熱性無機質成形体 |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5086016A (en) * | 1990-10-31 | 1992-02-04 | International Business Machines Corporation | Method of making semiconductor device contact including transition metal-compound dopant source |
| US5089438A (en) * | 1991-04-26 | 1992-02-18 | At&T Bell Laboratories | Method of making an article comprising a TiNx layer |
| US5158896A (en) * | 1991-07-03 | 1992-10-27 | International Business Machines Corporation | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions |
-
1992
- 1992-10-13 US US07/960,526 patent/US5232873A/en not_active Expired - Lifetime
-
1993
- 1993-03-22 TW TW082102114A patent/TW295681B/zh not_active IP Right Cessation
- 1993-09-24 KR KR1019930019633A patent/KR0182299B1/ko not_active Expired - Fee Related
- 1993-10-07 EP EP93307971A patent/EP0597587A1/en not_active Withdrawn
- 1993-10-07 SG SG1996000909A patent/SG44490A1/en unknown
- 1993-10-13 JP JP25551593A patent/JP3583451B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW295681B (ja) | 1997-01-11 |
| SG44490A1 (en) | 1997-12-19 |
| JP3583451B2 (ja) | 2004-11-04 |
| KR940010207A (ko) | 1994-05-24 |
| EP0597587A1 (en) | 1994-05-18 |
| KR0182299B1 (ko) | 1999-04-15 |
| US5232873A (en) | 1993-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583451B2 (ja) | 半導体デバイスの作製方法 | |
| US4188710A (en) | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films | |
| JP3110857B2 (ja) | ＴｉＮ▲ｘ▼層を含む製品の作製方法 | |
| US5093280A (en) | Refractory metal ohmic contacts and method | |
| US4757030A (en) | Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth | |
| EP0037401B1 (en) | Ohmic contact to p-type inp or ingaasp | |
| JPH0622242B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JPS61248470A (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス | |
| US6818521B2 (en) | Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C. | |
| Katz et al. | W (Zn) selectively deposited and locally diffused ohmic contacts to p‐InGaAs/InP formed by rapid thermal low pressure metalorganic chemical vapor deposition | |
| JP3384700B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
| JPH0147003B2 (ja) | ||
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JPH06326051A (ja) | オーミック電極及びその形成方法 | |
| JP4514252B2 (ja) | ＧａＮ系半導体装置の製造方法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| EP0542983A1 (en) | SHALLOW OHMIC CONTACTS TO n-AlxGa(1-x)As | |
| JPH08191053A (ja) | 半導体装置およびその製造方法 | |
| JPH0964054A (ja) | バイポーラトランジスタの作製方法 | |
| JPH0797569B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体装置のｐ型領域へ電極を形成する方法 | |
| Fukada et al. | Formation of ohmic contacts to n-GaAs by solid phase epitaxy of evaporated and ion implanted Ge films | |
| JPH04334019A (ja) | 化合物半導体装置の製造方法 | |
| Gibbons | Limited Reaction Processing for Semiconductor Device Fabrication. | |
| JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
| JPH11274168A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |