JPH06216277A - Semiconductor device and ic card comprising the same - Google Patents
Semiconductor device and ic card comprising the sameInfo
- Publication number
- JPH06216277A JPH06216277A JP5007642A JP764293A JPH06216277A JP H06216277 A JPH06216277 A JP H06216277A JP 5007642 A JP5007642 A JP 5007642A JP 764293 A JP764293 A JP 764293A JP H06216277 A JPH06216277 A JP H06216277A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor chip
- semiconductor device
- lead
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/865—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置におけるパッケージの反り防止。
【構成】 半導体チップ5の上面に接着体10を介して
金属製リード3のインナーリード7部分を接続するとと
もに、半導体チップ5の電極とインナーリード7をワイ
ヤ9で接続し、かつリード3のアウターリード4を除く
部分を樹脂からなるパッケージ2で封止した半導体装置
であって、前記半導体チップ5の下面には金属製のダミ
ータブ11が接着体10を介して接着されている。金属
製リード3に比較してパッケージ2を形成する樹脂は、
その熱膨張係数が大きく、半導体チップ5の一面側にリ
ード3が接着体されている場合は、熱応力によってパッ
ケージが反るおそれがあるが、金属製のダミータブ11
を半導体チップ5の他の面に接着することによって、パ
ッケージの厚さ方向における材質のバランスがとれるた
め、パッケージ2の反りが発生しなくなる。
(57) [Abstract] [Purpose] Preventing warpage of the package in semiconductor devices. [Structure] The inner lead 7 of the metal lead 3 is connected to the upper surface of the semiconductor chip 5 via an adhesive 10, and the electrode of the semiconductor chip 5 and the inner lead 7 are connected by a wire 9, and the outer of the lead 3 is connected. In the semiconductor device, a portion excluding the leads 4 is sealed with a package 2 made of resin, and a dummy tab 11 made of metal is adhered to the lower surface of the semiconductor chip 5 via an adhesive 10. The resin forming the package 2 as compared with the metal lead 3 is
When the semiconductor chip 5 has a large thermal expansion coefficient and the leads 3 are bonded to one surface of the semiconductor chip 5, the package may warp due to thermal stress. However, the dummy tab 11 made of metal is used.
Is bonded to the other surface of the semiconductor chip 5, the material in the thickness direction of the package is balanced, and thus the warp of the package 2 does not occur.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置、特に半導体
チップの一面に金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
を電気的に接続した構造の半導体装置に関し、たとえ
ば、LOC(lead on chip)構造の半導体装置に適用し
て有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which an inner lead portion of a metal lead is connected to one surface of a semiconductor chip and electrodes of the semiconductor chip are electrically connected to the inner lead. For example, the present invention relates to a technique effectively applied to a semiconductor device having a LOC (lead on chip) structure.
【0002】[0002]
【従来の技術】半導体装置のパッケージ構造の一つとし
て、半導体チップの一面に金属製リードフレームのイン
ナーリードを接着し、インナーリードの半導体チップの
電極を導電性のワイヤで接続し、さらにリードのアウタ
ーリードを除く全体を樹脂パッケージで封止したLOC
構造が知られている。LOC構造の半導体装置について
は、日経BP社発行「日経マイクロデバイス」1989
年9月号、同年9月1日発行、P109〜P114に記
載されている。この文献には、ポリイミド・フィルムを
ダイ・パッドの代わりに張ったリードフレームを使う4
MDRAM(Dynamic Random Access Memory)用のZI
P(Zig-zag Inline Package)が開示されている。チッ
プとリードフレームの接着は、両面に接着剤を付けたポ
リイミド・フィルムによって行われている。接着剤とし
ては、アクリル系,シリコーン系,ポリイミド系,ポリ
エーテルアミドイミド系が使用されている。また、リー
ドフレームは、Fe−50Ni(熱膨張係数:10×1
0-6/°C)やFe−42Ni(熱膨張係数:5.3×
10-6/°C)が使用されている。また、パッケージを
形成する樹脂の熱膨張係数は14×10-6/°Cとなっ
ている。2. Description of the Related Art As one of package structures of a semiconductor device, an inner lead of a metal lead frame is adhered to one surface of a semiconductor chip, electrodes of the inner lead semiconductor chip are connected by a conductive wire, and LOC where the whole body except the outer leads is sealed with a resin package
The structure is known. For the semiconductor device of LOC structure, "Nikkei Microdevice" 1989 issued by Nikkei BP.
September issue, September 1, issue, P109-P114. This document uses a leadframe with a polyimide film attached instead of a die pad. 4
ZI for MDRAM (Dynamic Random Access Memory)
P (Zig-zag Inline Package) is disclosed. Bonding of the chip and the lead frame is done by a polyimide film with adhesive on both sides. As the adhesive, acrylic, silicone, polyimide, or polyether amide imide is used. The lead frame is made of Fe-50Ni (coefficient of thermal expansion: 10 × 1).
0 -6 / ° C) and Fe-42Ni (thermal expansion coefficient: 5.3 ×
10 -6 / ° C) is used. The thermal expansion coefficient of the resin forming the package is 14 × 10 −6 / ° C.
【0003】一方、日経BP社発行「日経マイクロデバ
イス」1991年2月号、同年2月1日発行、P89〜
P97には、LOC構造を使った16MDRAMについ
て記載されている。また、この文献には、ダイ・パッド
上にチップを搭載する従来構造、リード上に絶縁テープ
を介してチップを搭載するCOL(chip on lead)構
造,チップ上に絶縁テープを介してリードを固定するL
OC構造が図解され、その長所,短所の比較がなされて
いる。また、この文献には、LOC構造で解決すべき課
題について図解され、解決課題の一つとして熱応力によ
る特性変動を挙げている。また、組立については、「ダ
イ付けについては,両面に接着剤を塗布したポリイミド
・テープをリードフレームに張り付けた後,チップを付
ける(図7)。」とし、「開発した専用のマウンタは,
チップ制御ステージでチップをボンディング・ヘッド部
へ移し,テープ付リードフレームと加熱・圧着する(図
8)。このときテープに接着剤が両面に付いたものを使
う。ステージはヒータを兼ねている。リードフレームは
テープが付いた状態で購入する。」と記載している。ま
た、トランスファモールドについては、「トランスファ
・モールド時にボイドが発生しないようにモールド・フ
ロー・シュミレーションをして,チップの上下で樹脂を
流すバランスを決定した(図10)。」と記載してい
る。なお、ポリイミド・テープは50μmの厚さのもの
が使用されている。On the other hand, "Nikkei Microdevice" issued by Nikkei BP, February 1991, issued February 1, 1981, P89-
P97 describes a 16MDRAM using a LOC structure. Further, in this document, a conventional structure in which a chip is mounted on a die pad, a COL (chip on lead) structure in which a chip is mounted on a lead via an insulating tape, and a lead is fixed on the chip via an insulating tape. To L
The OC structure is illustrated, and its advantages and disadvantages are compared. Further, this document illustrates the problem to be solved by the LOC structure, and cites the characteristic variation due to thermal stress as one of the problems to be solved. For assembly, "For die attachment, attach the polyimide tape with adhesive applied on both sides to the lead frame and then attach the chip (Fig. 7)."
The chip is moved to the bonding head with the chip control stage, and the lead frame with tape is heated and pressure bonded (Fig. 8). At this time, use tape with adhesive on both sides. The stage doubles as a heater. The lead frame is purchased with the tape attached. ". Regarding the transfer mold, it is described that "the mold flow simulation is performed so that voids do not occur during transfer molding, and the balance of resin flow above and below the chip is determined (FIG. 10)". The polyimide tape used has a thickness of 50 μm.
【0004】他方、近年各種情報の記憶読みだし用カー
ドの一つとして、集積回路(IC)等を組み込んだIC
カードが使用されている。ICカードについては、たと
えば、日経マグロウヒル社発行「日経マイクロデバイ
ス」1988年3月号、昭和63年3月1日発行、P5
6〜P62に記載されている。ICカードの構造の一つ
として、LSI(大規模集積回路)等のICチップをモ
ジュール基材と呼称される配線基板に組み込むととも
に、トランスファモールドによって前記ICチップ部分
をモールドしてICカード・モジュールとなし、このI
Cカード・モジュールをカード基材に組み込んだ構造が
知られている。On the other hand, as one of the cards for storing and reading various information in recent years, an IC incorporating an integrated circuit (IC) or the like.
The card is being used. Regarding the IC card, for example, “Nikkei Microdevice” March 1988 issue by Nikkei McGraw-Hill, March 1, 1988 issue, P5
6 to P62. As one of the structures of an IC card, an IC chip such as an LSI (Large Scale Integrated Circuit) is incorporated into a wiring substrate called a module base material, and the IC chip portion is molded by transfer molding to form an IC card module. None, this I
A structure in which a C card module is incorporated in a card base material is known.
【0005】また、工業調査会発行「電子材料」199
0年12月号、同年12月1日発行、P27〜P29に
は、ICカードの実装技術について記載されている。こ
の文献には、メモリチップの搭載方法として、TSOP
(Thin Small Outline Package)を使う方法、TAB
(Tape Automated Bonding)を使う方法、COB(Chip
On Board )を使う方法等がある旨記載されている。ま
た、この文献にはTSOP等を組み込んだメモリカード
が開示されている。[Electronic Materials] 199 issued by the Industrial Research Board
The December 0 issue, issued December 1, the same year, P27 to P29 describe the mounting technology of IC cards. This document describes TSOP as a method of mounting a memory chip.
How to use (Thin Small Outline Package), TAB
(Tape Automated Bonding) method, COB (Chip
It is stated that there is a method of using the On Board). This document also discloses a memory card incorporating TSOP and the like.
【0006】[0006]
【発明が解決しようとする課題】LOC構造は偏平な半
導体チップの上面に金属製のリードを張り付け、かつ上
下面全体を樹脂からなるパッケージで封止した構造とな
っている。パッケージを形成する樹脂は、前記文献から
も分かるようにリードに比較して熱膨張係数が大きい。
前記文献による金属製のリードの場合の熱膨張係数は、
5.3×10-6/°C(Fe−42Ni)、あるいは1
0×10-6/°C(Fe−50Ni)となり、パッケー
ジを形成する樹脂の熱膨張係数は14×10-6/°Cと
なる。ところで、LOC構造において、リードと樹脂と
の熱膨張係数の違いや上下の樹脂厚の違いにより、トラ
ンスファモールド後、時としてパッケージが反る不良が
発生することが判明した。この反りは、数cmの長さの
パッケージにおいて40〜100μm程度にも及ぶ。そ
して、パッケージの反りが激しい半導体装置において
は、パッケージ内部の半導体チップがクラックによって
破損していることも分かった。The LOC structure is such that metal leads are attached to the upper surface of a flat semiconductor chip, and the entire upper and lower surfaces are sealed with a package made of resin. The resin forming the package has a larger coefficient of thermal expansion than the leads, as can be seen from the above-mentioned literature.
The coefficient of thermal expansion in the case of a metal lead according to the above-mentioned document is
5.3 × 10 -6 / ° C (Fe-42Ni), or 1
It becomes 0 × 10 -6 / ° C (Fe-50Ni), and the thermal expansion coefficient of the resin forming the package becomes 14 × 10 -6 / ° C. By the way, it has been found that in the LOC structure, the package sometimes warps after transfer molding due to a difference in thermal expansion coefficient between the lead and the resin and a difference in upper and lower resin thicknesses. This warpage extends to about 40 to 100 μm in a package having a length of several cm. It has also been found that in a semiconductor device in which the package warps significantly, the semiconductor chip inside the package is damaged by cracks.
【0007】一方、ICカードは、携帯されて使用され
ることから、曲げ応力に対しても充分な強度を有するこ
とが要請されている。On the other hand, since the IC card is used while being carried, it is required to have sufficient strength against bending stress.
【0008】本発明の目的は、パッケージが反り難い半
導体装置を提供することにある。An object of the present invention is to provide a semiconductor device whose package is hard to warp.
【0009】本発明の他の目的は、曲げ強度の高いIC
カードを提供することにある。本発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面からあきらかになるであろう。Another object of the present invention is an IC having high bending strength.
Is to provide a card. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【0010】[0010]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分が
接続されている。前記インナーリードの先端は半導体チ
ップの電極とワイヤを介して電気的に接続されている。
また、前記半導体チップの下面にはリードフレームと同
じ材質からなる金属製のダミータブが両面接着テープを
介して接着されている。また、前記ダミータブ,半導体
チップ,インナーリードおよびワイヤはレジンからなる
パッケージで封止され、パッケージ外にはリードのアウ
ターリードが突出している。前記インナーリードおよび
ダミータブの外側には略同じ厚さの樹脂が設けられてい
る。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the semiconductor device of the present invention is
The inner lead portion of the metal lead is connected to the upper surface of the semiconductor chip on which the electrodes are formed via an insulating double-sided adhesive tape. The tips of the inner leads are electrically connected to the electrodes of the semiconductor chip via wires.
Further, a metal dummy tab made of the same material as the lead frame is bonded to the lower surface of the semiconductor chip via a double-sided adhesive tape. The dummy tab, the semiconductor chip, the inner lead and the wire are sealed with a package made of resin, and the outer lead of the lead projects outside the package. A resin having substantially the same thickness is provided outside the inner lead and the dummy tab.
【0011】本発明の他の実施例による半導体装置は、
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分を
接続するとともに、半導体チップの電極とインナーリー
ドをワイヤで接続し、かつリードのアウターリードを除
く部分を樹脂からなるパッケージで封止した構造であ
り、かつ前記半導体チップの下面には、一面がパッケー
ジから露出し、かつリードフレームと同じ材質からなる
金属製のダミータブが接着されている。前記インナーリ
ードおよびダミータブの外側には略同じ厚さの樹脂が設
けられている。A semiconductor device according to another embodiment of the present invention is
Connect the inner lead part of the metal lead to the upper surface of the semiconductor chip electrode with an insulating double-sided adhesive tape, connect the semiconductor chip electrode and the inner lead with a wire, and connect the outer lead lead. It has a structure in which a portion excluding it is sealed with a package made of resin, and a dummy tab made of the same material as that of the lead frame is bonded to the lower surface of the semiconductor chip, one surface of which is exposed from the package. A resin having substantially the same thickness is provided outside the inner lead and the dummy tab.
【0012】本発明によるICカードは、センター・コ
アおよびこのセンター・コアの両面に張り付けられたオ
ーバーシートからなるカード基材によって構成されてい
る。カード基材の一部には収容窪みが設けられ、この収
容窪みにICカード・モジュールが嵌め込まれている。
ICカード・モジュールは基板からなるモジュール基板
と、このモジュール基板の内面に搭載された半導体装置
とからなっている。前記モジュール基板は露出する外面
にコンタクト電極を有している。前記半導体装置は、半
導体チップの電極が形成された上面に絶縁性の両面接着
テープを介して金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
をワイヤで接続し、かつリードのアウターリードを除く
部分を樹脂からなるパッケージで封止した構造であり、
かつ前記半導体チップの下面にはリードフレームと同じ
材質からなる金属製のダミータブが接着された構造とな
っている。The IC card according to the present invention is composed of a card base material composed of a center core and oversheets attached to both surfaces of the center core. An accommodation recess is provided in a part of the card base material, and the IC card module is fitted into the accommodation recess.
The IC card module is composed of a module substrate including a substrate and a semiconductor device mounted on the inner surface of the module substrate. The module substrate has a contact electrode on the exposed outer surface. In the semiconductor device, an inner lead portion of a metal lead is connected to an upper surface of a semiconductor chip on which an electrode is formed via an insulating double-sided adhesive tape, and an electrode of the semiconductor chip and an inner lead are connected by a wire, and It has a structure in which the parts of the leads excluding the outer leads are sealed with a package made of resin.
In addition, a dummy tab made of metal and made of the same material as the lead frame is bonded to the lower surface of the semiconductor chip.
【0013】[0013]
【作用】上記した手段によれば、本発明の半導体装置
は、半導体チップの上面にインナーリードが張り付けら
れているとともに、半導体チップの下面にはインナーリ
ードと同じ材質となるダミータブが張り付けられ、かつ
インナーリードおよびダミータブの外側には略同じ厚さ
の樹脂が設けられた構造となっていることから、パッケ
ージの厚さ方向における材料のバランス化によって、熱
応力によるパッケージの反りが発生しなくなる。したが
って、半導体チップにクラックが入る等の劣化がなくな
る。According to the above means, in the semiconductor device of the present invention, the inner lead is attached to the upper surface of the semiconductor chip, and the dummy tab made of the same material as the inner lead is attached to the lower surface of the semiconductor chip. Since the resin having substantially the same thickness is provided on the outer sides of the inner lead and the dummy tab, the warping of the package due to thermal stress does not occur due to the material balance in the thickness direction of the package. Therefore, deterioration such as cracking of the semiconductor chip is eliminated.
【0014】本発明の他の実施例による半導体装置、す
なわちダミータブの一面をパッケージ外に露出した構造
の半導体装置は、前記同様にダミータブによってパッケ
ージが反らないようになるとともに、ダミータブが放熱
板としても作用することから、半導体装置の熱特性が向
上する。A semiconductor device according to another embodiment of the present invention, that is, a semiconductor device having a structure in which one surface of a dummy tab is exposed to the outside of the package prevents the package from warping due to the dummy tab and the dummy tab functions as a heat sink. Since this also works, the thermal characteristics of the semiconductor device are improved.
【0015】本発明のICカードにおいては、カード基
材に組み込まれる半導体装置は、金属製のダミータブを
パッケージ内に配していることから、このダミータブが
補強部材として作用するため、カード基材の剛性が高く
なり、ICカードの曲げ強度向上が図れる。In the IC card of the present invention, since the semiconductor device incorporated in the card base has a metal dummy tab arranged in the package, the dummy tab acts as a reinforcing member, so that the card base The rigidity is increased, and the bending strength of the IC card can be improved.
【0016】[0016]
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は本発明の一実施例による半導体装置の
組立状態を示す模式図、図3は同じく半導体装置の組立
においてワイヤボンディングされたリードフレームを示
す断面図、図4は同じく半導体装置の組立においてモー
ルドされたリードフレームを示す断面図、図5は本発明
によるICカードの一部を示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a schematic view showing an assembled state of the semiconductor device according to an embodiment of the present invention, and FIG. 3 is a wire-bonded lead in the assembly of the semiconductor device. FIG. 4 is a sectional view showing a frame, FIG. 4 is a sectional view showing a lead frame similarly molded in assembling a semiconductor device, and FIG. 5 is a sectional view showing a part of an IC card according to the present invention.
【0017】本発明の半導体装置1は、外観的には図1
に示すように、レジン(熱膨張係数:14×10-6/°
C)で形成されるパッケージ2の周面から複数のリード
3を突出させた形状となっている。リード3は金属製、
たとえばFe−42Ni(熱膨張係数:5.3×10-6
/°C)からなり、パッケージ2の外の部分(アウター
リード4)は、表面実装に適したガルウィング型となっ
ている。また、前記パッケージ2内には、LSI(大規
模集積回路)が形成された半導体チップ5が設けられて
いる。この半導体チップ5の上面は、図示はしないが電
極が設けられている。そして、この半導体チップ5の上
面には、絶縁性の接着体6を介してリード3のインナー
リード7部分が張り付けられている。接着体6は、たと
えば、両面に絶縁性の接着剤を有する厚さ80μmのポ
リイミド・フィルムからなっている。また、インナーリ
ード7の内端と、前記半導体チップ5の図示しない電極
は、導電性のワイヤ9で電気的に接続されている。The semiconductor device 1 of the present invention is shown in FIG.
As shown in, the resin (coefficient of thermal expansion: 14 × 10 −6 / °
A plurality of leads 3 are projected from the peripheral surface of the package 2 formed in C). The lead 3 is made of metal,
For example, Fe-42Ni (coefficient of thermal expansion: 5.3 × 10 −6
/ ° C), and the outer portion (outer lead 4) of the package 2 is a gull wing type suitable for surface mounting. A semiconductor chip 5 having an LSI (Large Scale Integrated Circuit) formed therein is provided in the package 2. Although not shown, electrodes are provided on the upper surface of the semiconductor chip 5. The inner lead 7 portion of the lead 3 is attached to the upper surface of the semiconductor chip 5 via an insulating adhesive body 6. The adhesive body 6 is made of, for example, a polyimide film having a thickness of 80 μm and having an insulating adhesive on both sides. The inner end of the inner lead 7 and the electrode (not shown) of the semiconductor chip 5 are electrically connected by a conductive wire 9.
【0018】一方、これが本発明の特徴の一つである
が、前記半導体チップ5の下面には、絶縁性の接着体1
0を介して板状のダミータブ11が張り付けられてい
る。この接着体10は前記接着体6と同様に両面に絶縁
性の接着剤を有する80μmの厚さのポリイミド・フィ
ルムからなっている。このダミータブ11は、前記リー
ド3と同様な材質で形成されているとともに、厚さも同
じとなっている。また、前記インナーリード7の上側お
よびダミータブ11の下側には、同じ厚さにレジンが設
けられている。ここで、各部の寸法例について説明す
る。前記リード3およびダミータブ11の厚さはそれぞ
れ125μm、半導体チップ5の厚さは280μm、イ
ンナーリード7上およびダミータブ11下のレジンの厚
さはそれぞれ195μm、半導体チップ5にインナーリ
ード7およびダミータブ11を接着する接着体6の厚さ
はそれぞれ80μmとなり、パッケージ2の厚さは約1
mmとなっている。そして、表面実装高さとしても1.
2mm程度になるように設計されている。これによっ
て、パッケージ2の高さ方向の材料の配列は、半導体チ
ップ5に対して上下が対称となり、熱応力的バランスが
保たれるようになっている。したがって、前記パッケー
ジ2の形成時のレジンの熱収縮時、熱応力のアンバラン
スによって半導体チップ5が反るようなことがなくな
る。また、前記ダミータブ11が強度部材となることか
らパッケージ2の強度も高くなる。On the other hand, this is one of the features of the present invention. On the lower surface of the semiconductor chip 5, the insulating adhesive 1
A plate-shaped dummy tab 11 is attached via 0. Like the adhesive body 6, the adhesive body 10 is made of a polyimide film having an insulating adhesive on both sides and having a thickness of 80 μm. The dummy tab 11 is made of the same material as the lead 3 and has the same thickness. A resin having the same thickness is provided on the upper side of the inner lead 7 and the lower side of the dummy tab 11. Here, an example of dimensions of each part will be described. The lead 3 and the dummy tab 11 each have a thickness of 125 μm, the semiconductor chip 5 has a thickness of 280 μm, the resin on the inner lead 7 and the dummy tab 11 has a thickness of 195 μm, and the semiconductor chip 5 has the inner lead 7 and the dummy tab 11 respectively. The thickness of the bonded body 6 to be bonded is 80 μm, and the thickness of the package 2 is about 1 μm.
mm. And even the surface mount height is 1.
It is designed to be about 2 mm. As a result, the arrangement of the materials in the height direction of the package 2 is vertically symmetrical with respect to the semiconductor chip 5, and the thermal stress balance is maintained. Therefore, the semiconductor chip 5 does not warp due to the imbalance of thermal stress when the resin is thermally contracted during the formation of the package 2. Further, since the dummy tab 11 serves as a strength member, the strength of the package 2 also increases.
【0019】つぎに、このような半導体装置1の製造方
法について、図2〜図4を参照しながら説明する。最初
に、半導体チップ5,ダミータブ11,リードフレーム
15が用意される。リードフレーム15は、リード3が
形成されたフレームであり、125μmの厚さのFe−
42Niで形成されている。そして、このリードフレー
ム15のインナーリード7部分の下面には、接着体6が
張り付けられている。また、前記ダミータブ11の上面
にも接着体10が張り付けられている。前記ダミータブ
11は図示しないテーブル上に載置され、その後、半導
体チップ5が位置決めされて重ねられ、さらに半導体チ
ップ5上にリードフレーム15が位置決めされて重ねら
れる。そして、この3者は加熱(300℃),加圧され
て、図3に示すように一体化される。Next, a method of manufacturing such a semiconductor device 1 will be described with reference to FIGS. First, the semiconductor chip 5, the dummy tab 11, and the lead frame 15 are prepared. The lead frame 15 is a frame on which the leads 3 are formed, and is made of Fe- having a thickness of 125 μm.
It is made of 42Ni. The adhesive 6 is attached to the lower surface of the inner lead 7 of the lead frame 15. The adhesive 10 is also attached to the upper surface of the dummy tab 11. The dummy tab 11 is placed on a table (not shown), then the semiconductor chip 5 is positioned and stacked, and the lead frame 15 is positioned and stacked on the semiconductor chip 5. Then, these three members are heated (300 ° C.) and pressurized to be integrated as shown in FIG.
【0020】つぎに、図3に示すように、半導体チップ
5の図示しない電極と、インナーリード7の先端部分が
導電性のワイヤ9によって電気的に接続される。Next, as shown in FIG. 3, the electrodes (not shown) of the semiconductor chip 5 and the tip portions of the inner leads 7 are electrically connected by the conductive wires 9.
【0021】つぎに、図4に示すように、リードフレー
ム15は、図示しないトランスファモールド装置によっ
てモールドされる。このモールドにおいて、インナーリ
ード7上のモールド空間と、ダミータブ11下のモール
ド空間の高さが同じであることから、一端側から流入す
るレジンは均等に上下のモールド空間に流れ込み、内部
に気泡(ボイド)の存在しない耐湿性に優れたパッケー
ジが形成されることになる。このモールドによって、前
記ダミータブ11,半導体チップ5,インナーリード
7,ワイヤ9等はパッケージ2によって封止される。そ
こで、不要リードフレーム部分を切断除去するととも
に、パッケージ2から突出するアウターリード4を成形
することによって、図1に示すようなガルウィング型の
半導体装置1が製造されることになる。Next, as shown in FIG. 4, the lead frame 15 is molded by a transfer molding device (not shown). In this mold, since the height of the mold space above the inner lead 7 is the same as the height of the mold space below the dummy tab 11, the resin that flows in from one end side flows evenly into the upper and lower mold spaces, and bubbles (voids) inside. ) Is not formed, a package excellent in moisture resistance is formed. By this molding, the dummy tab 11, the semiconductor chip 5, the inner leads 7, the wires 9 and the like are sealed by the package 2. Therefore, the gull wing type semiconductor device 1 as shown in FIG. 1 is manufactured by cutting and removing the unnecessary lead frame portion and molding the outer lead 4 protruding from the package 2.
【0022】このような半導体装置1は、ダミータブの
存在によってパッケージの強度が高くなることから、I
Cカードに組み込まれると、ICカードの曲げ強度を高
めることになる。図5は本発明によるICカード20の
一部を示す断面図である。ICカード20は、板状のセ
ンター・コア21と、その両面を被うオーバーシート2
2とからなるカード基材23によって構成されている。
また、カード基材23の一面には二段窪みからなる収容
窪み24が設けられているとともに、この収容窪み24
にはICカード・モジュール25が嵌め込まれている。
ICカード・モジュール25は、矩形状の配線基板から
なるモジュール基板26と、このモジュール基板26の
内面に搭載された半導体装置1とからなっている。半導
体装置1は、そのリード3が前記モジュール基板26の
内面の配線層27に電気的に接続されることによって実
装されている。前記モジュール基板26の露出する外面
には、図示しないコンタクト用電極が設けられている。
このモジュール基板26は、その内面周縁部分が浅窪み
29の溝底に接着される。これによってICカード・モ
ジュール25がカード基材23に取り付けられることに
なる。前記半導体装置1は本発明によるダミータブ11
を有する構造となっている。したがって、ダミータブ1
1がパッケージ2の補強部材となるとともに、カード基
材23の補強部材となることから、ICカード20は曲
げ応力に対する強度が向上することになる。In such a semiconductor device 1, since the package strength is increased due to the presence of the dummy tab, I
When incorporated in a C card, it increases the bending strength of the IC card. FIG. 5 is a sectional view showing a part of the IC card 20 according to the present invention. The IC card 20 includes a plate-shaped center core 21 and an oversheet 2 that covers both sides of the center core 21.
It is composed of a card substrate 23 composed of 2 and.
In addition, a storage recess 24 formed of a two-step recess is provided on one surface of the card base material 23, and the storage recess 24 is also provided.
An IC card module 25 is fitted in the.
The IC card module 25 is composed of a module board 26 made of a rectangular wiring board and the semiconductor device 1 mounted on the inner surface of the module board 26. The semiconductor device 1 is mounted by electrically connecting the leads 3 to the wiring layer 27 on the inner surface of the module substrate 26. A contact electrode (not shown) is provided on the exposed outer surface of the module substrate 26.
The inner peripheral edge portion of the module substrate 26 is bonded to the groove bottom of the shallow recess 29. As a result, the IC card module 25 is attached to the card base material 23. The semiconductor device 1 is a dummy tab 11 according to the present invention.
It has a structure having. Therefore, the dummy tab 1
Since 1 serves as the reinforcing member for the package 2 and the reinforcing member for the card base material 23, the strength of the IC card 20 against bending stress is improved.
【0023】[0023]
【発明の効果】(1)本発明の半導体装置は、半導体チ
ップの一面にインナーリードを張り付けているととも
に、他面にインナーリードと同じ厚さで同じ材質のダミ
ータブが張り付けられている構造となり、かつインナー
リード上およびダミータブ下には同じ厚さのレジンを配
した構造となっていることから、パッケージの厚さ方向
において半導体チップに対して材料配列が対称となり、
熱応力的バランスが保たれるため、パッケージの反り現
象が起きないという効果が得られる。(1) The semiconductor device of the present invention has a structure in which the inner lead is attached to one surface of the semiconductor chip, and the dummy tab made of the same material and having the same thickness as the inner lead is attached to the other surface. Moreover, since the resin of the same thickness is arranged on the inner lead and under the dummy tab, the material arrangement is symmetrical with respect to the semiconductor chip in the thickness direction of the package,
Since the thermal stress balance is maintained, the effect that the warpage phenomenon of the package does not occur can be obtained.
【0024】(2)上記(1)により、本発明の半導体
装置は、パッケージの反りが発生しなくなることから、
半導体チップにクラックが入ることもなく、信頼性が向
上するという効果が得られる。(2) Because of the above (1), the semiconductor device of the present invention does not warp the package.
The semiconductor chip is not cracked and the reliability is improved.
【0025】(3)上記(1)〜(2)により、本発明
の半導体装置は、半導体チップの下面にダミータブが張
り付けられているが、このダミータブは強度部材として
作用することから、パッケージの強度が向上するという
効果が得られる。(3) According to the above (1) and (2), in the semiconductor device of the present invention, the dummy tab is attached to the lower surface of the semiconductor chip. Since this dummy tab acts as a strength member, the package strength is increased. The effect that is improved is obtained.
【0026】(4)本発明のICカードは、ダミータブ
をパッケージ内に有する半導体装置が組み込まれている
ことから、ダミータブがパッケージやカード基材の強度
部材となるため、曲げ応力に対して強いICカードとな
るという効果が得られる。(4) In the IC card of the present invention, since the semiconductor device having the dummy tab in the package is incorporated, the dummy tab serves as a strength member of the package and the card base material, so that the IC is strong against bending stress. The effect of becoming a card is obtained.
【0027】(5)上記(1)〜(4)により、本発明
によれば、パッケージが反り難い半導体装置および曲げ
強度が高いICカードを提供することができるという相
乗効果が得られる。(5) Due to the above (1) to (4), according to the present invention, it is possible to provide a synergistic effect that it is possible to provide a semiconductor device in which the package is difficult to warp and an IC card having high bending strength.
【0028】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図6に示すように、前記ダミータブ11の下面をパッケ
ージ2の外に露出する構造とすれば、このダミータブ1
1が放熱板として作用することから、半導体装置1の熱
特性が向上する。また、この構造はダミータブ11の下
面側にレジンを設けないことから、パッケージの厚さを
さらに薄くすることができる。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
If the lower surface of the dummy tab 11 is exposed to the outside of the package 2 as shown in FIG.
Since 1 acts as a heat sink, the thermal characteristics of the semiconductor device 1 are improved. Further, in this structure, since the resin is not provided on the lower surface side of the dummy tab 11, the thickness of the package can be further reduced.
【0029】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガルウ
ィング型の樹脂封止構造半導体装置およびその半導体装
置を組み込んだICカードの製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置およびその半導
体装置を組み込んだ薄型電子装置の製造には適用でき
る。In the above description, the invention mainly made by the present inventor is applied to the manufacturing technology of the gull-wing type resin-encapsulated semiconductor device and the IC card incorporating the semiconductor device, which is the field of application of the invention. However, the present invention is not limited thereto. INDUSTRIAL APPLICABILITY The present invention can be applied at least to the manufacture of a resin-sealed semiconductor device and a thin electronic device incorporating the semiconductor device.
【図1】本発明の一実施例による半導体装置の断面図で
ある。FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の一実施例による半導体装置の組立状態
を示す模式図である。FIG. 2 is a schematic diagram showing an assembled state of a semiconductor device according to an embodiment of the present invention.
【図3】本発明の一実施例による半導体装置の組立状態
においてワイヤボンディングされたリードフレームを示
す断面図である。FIG. 3 is a cross-sectional view showing a lead frame wire-bonded in an assembled state of a semiconductor device according to an exemplary embodiment of the present invention.
【図4】本発明の一実施例による半導体装置の組立状態
においてモールドされたリードフレームを示す断面図で
ある。FIG. 4 is a sectional view showing a lead frame molded in an assembled state of a semiconductor device according to an embodiment of the present invention.
【図5】本発明のICカードの一部を示す断面図であ
る。FIG. 5 is a sectional view showing a part of the IC card of the present invention.
【図6】本発明の他の実施例による半導体装置を示す断
面図である。FIG. 6 is a sectional view showing a semiconductor device according to another embodiment of the present invention.
1…半導体装置、2…パッケージ、3…リード、4…ア
ウターリード、5…半導体チップ、6…接着体、7…イ
ンナーリード、9…ワイヤ、10…接着体、11…ダミ
ータブ、15…リードフレーム、20…ICカード、2
1…センター・コア、22…オーバーシート、23…カ
ード基材、24…収容窪み、25…ICカード・モジュ
ール、26…モジュール基板、27…配線層、29…浅
窪み。DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Outer lead, 5 ... Semiconductor chip, 6 ... Adhesive body, 7 ... Inner lead, 9 ... Wire, 10 ... Adhesive body, 11 ... Dummy tab, 15 ... Lead frame , 20 ... IC card, 2
DESCRIPTION OF SYMBOLS 1 ... Center core, 22 ... Oversheet, 23 ... Card base material, 24 ... Housing depression, 25 ... IC card module, 26 ... Module substrate, 27 ... Wiring layer, 29 ... Shallow depression.
Claims (5)
ージの内外に亘って延在する複数の金属製のリードと、
前記パッケージ内の複数のリード部分の一面に接着体を
介して接続される半導体チップと、前記半導体チップの
電極と前記リードを電気的に接続する接続手段とを有す
る半導体装置であって、前記半導体チップのリードが延
在しない面に金属製のダミータブが接着されていること
を特徴とする半導体装置。1. A package made of resin, and a plurality of metal leads extending inside and outside the package,
A semiconductor device comprising: a semiconductor chip connected to one surface of a plurality of lead parts in the package via an adhesive; and a connecting means for electrically connecting the electrodes of the semiconductor chip to the leads. A semiconductor device characterized in that a dummy tab made of metal is bonded to the surface of the chip on which the leads do not extend.
された上面に接続されているとともに、リードと半導体
チップの電極は導電性のワイヤで接続され、かつ半導体
チップの下面にダミータブが接着されていることを特徴
とする請求項1記載の半導体装置。2. The lead is connected to the upper surface of the semiconductor chip on which the electrode is formed, the lead and the electrode of the semiconductor chip are connected by a conductive wire, and a dummy tab is bonded to the lower surface of the semiconductor chip. The semiconductor device according to claim 1, wherein the semiconductor device comprises:
ードとによってバイメタルを構成し、熱によって反らな
いような寸法構成となっていることを特徴とする請求項
1または請求項2記載の半導体装置。3. The semiconductor device according to claim 1, wherein the dummy tab comprises a bimetal with a semiconductor chip and a lead, and has a size configuration that does not warp due to heat.
露出していることを特徴とする請求項1乃至請求項3記
載の半導体装置。4. The semiconductor device according to claim 1, wherein one surface of the dummy tab is exposed from the package.
であって、樹脂からなるパッケージと、このパッケージ
の内外に亘って延在する複数の金属製のリードと、前記
パッケージ内の複数のリード部分の一面に接着体を介し
て接続される半導体チップと、前記半導体チップの電極
と前記リードを電気的に接続する接続手段と、前記半導
体チップのリードが延在しない面に接着された金属製の
ダミータブとからなる半導体装置が組み込まれているこ
とを特徴とするICカード。5. An IC card incorporating a semiconductor device, comprising a package made of resin, a plurality of metal leads extending inside and outside the package, and a plurality of lead portions inside the package. A semiconductor chip connected to one surface via an adhesive, a connecting means for electrically connecting the electrodes of the semiconductor chip and the leads, and a metal dummy tab bonded to the surface of the semiconductor chip on which the leads do not extend. An IC card having a built-in semiconductor device including and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007642A JPH06216277A (en) | 1993-01-20 | 1993-01-20 | Semiconductor device and ic card comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007642A JPH06216277A (en) | 1993-01-20 | 1993-01-20 | Semiconductor device and ic card comprising the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216277A true JPH06216277A (en) | 1994-08-05 |
Family
ID=11671487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007642A Pending JPH06216277A (en) | 1993-01-20 | 1993-01-20 | Semiconductor device and ic card comprising the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216277A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0865730A2 (en) | 1997-03-18 | 1998-09-23 | Daiwa Seiko Inc. | Fishline guide device for double bearing type reel |
| KR100379558B1 (en) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | semiconductor package and method of manufacture for the package |
| CN1315188C (en) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | semiconductor integrated circuit device |
| KR100723493B1 (en) * | 2005-07-18 | 2007-06-04 | 삼성전자주식회사 | Smart card module substrate capable of wire bonding and flip chip bonding and smart card module including the same |
| JP2012023390A (en) * | 2011-09-22 | 2012-02-02 | Renesas Electronics Corp | Electronic device |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
| CN108987415A (en) * | 2018-06-26 | 2018-12-11 | 武汉华星光电技术有限公司 | A kind of array substrate and preparation method thereof, touch panel |
-
1993
- 1993-01-20 JP JP5007642A patent/JPH06216277A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0865730A2 (en) | 1997-03-18 | 1998-09-23 | Daiwa Seiko Inc. | Fishline guide device for double bearing type reel |
| US6053444A (en) * | 1997-03-18 | 2000-04-25 | Diawa Seiko, Inc. | Fishline guide device for double bearing type reel |
| KR100379558B1 (en) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | semiconductor package and method of manufacture for the package |
| CN1315188C (en) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | semiconductor integrated circuit device |
| KR100723493B1 (en) * | 2005-07-18 | 2007-06-04 | 삼성전자주식회사 | Smart card module substrate capable of wire bonding and flip chip bonding and smart card module including the same |
| JP2012023390A (en) * | 2011-09-22 | 2012-02-02 | Renesas Electronics Corp | Electronic device |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
| CN108987415A (en) * | 2018-06-26 | 2018-12-11 | 武汉华星光电技术有限公司 | A kind of array substrate and preparation method thereof, touch panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307257B1 (en) | Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads | |
| KR0179803B1 (en) | Lead-exposured semiconductor package | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| US5723903A (en) | Thin type semiconductor device, module structure using the device and method of mounting the device on board | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| JP2671922B2 (en) | Semiconductor package | |
| KR100199262B1 (en) | Semiconductor device and manufacturing method | |
| JP2891692B1 (en) | Semiconductor device | |
| JP2001015679A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001326236A (en) | Method for manufacturing semiconductor device | |
| US5929513A (en) | Semiconductor device and heat sink used therein | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JPH05326735A (en) | Semiconductor device and manufacture thereof | |
| JPH06216277A (en) | Semiconductor device and ic card comprising the same | |
| JPS614254A (en) | Package for integrated circuit having heat sink function | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JP5178213B2 (en) | Stacked semiconductor device and semiconductor memory device | |
| KR100336147B1 (en) | Semiconductor device packaged in plastic package and manufacturing method thereof | |
| JP3183064B2 (en) | Semiconductor device | |
| JPH10116936A (en) | Semiconductor package | |
| JPS63310151A (en) | Support pad of integrated electronic component | |
| JP3013810B2 (en) | Method for manufacturing semiconductor device | |
| JP2934119B2 (en) | Semiconductor device, laminate, and module structure | |
| JP3288973B2 (en) | Semiconductor device, laminate, and module structure | |
| KR100548575B1 (en) | Manufacturing method of semiconductor chip package |