JPH0620958A - 粗いシリコン表面の形成およびその応用 - Google Patents
粗いシリコン表面の形成およびその応用Info
- Publication number
- JPH0620958A JPH0620958A JP5041231A JP4123193A JPH0620958A JP H0620958 A JPH0620958 A JP H0620958A JP 5041231 A JP5041231 A JP 5041231A JP 4123193 A JP4123193 A JP 4123193A JP H0620958 A JPH0620958 A JP H0620958A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- rough
- forming
- nuclei
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 39
- 239000010703 silicon Substances 0.000 title claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 title description 22
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000010899 nucleation Methods 0.000 claims abstract description 42
- 230000006911 nucleation Effects 0.000 claims abstract description 41
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 61
- 238000000151 deposition Methods 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 230000001143 conditioned effect Effects 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 230000009257 reactivity Effects 0.000 claims description 6
- 239000012808 vapor phase Substances 0.000 claims description 6
- 239000000696 magnetic material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000000877 morphologic effect Effects 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000007385 chemical modification Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 13
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 17
- 239000002245 particle Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 239000002096 quantum dot Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 3
- 238000010574 gas phase reaction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013626 chemical specie Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 235000017284 Pometia pinnata Nutrition 0.000 description 1
- 240000007653 Pometia tomentosa Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002419 bulk glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010952 in-situ formation Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/62—Record carriers characterised by the selection of the material
- G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
- G11B5/7368—Non-polymeric layer under the lowermost magnetic recording layer
- G11B5/7369—Two or more non-magnetic underlayers, e.g. seed layers or barrier layers
- G11B5/737—Physical structure of underlayer, e.g. texture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/62—Record carriers characterised by the selection of the material
- G11B5/73—Base layers, i.e. all non-magnetic layers lying under a lowermost magnetic recording layer, e.g. including any non-magnetic layer in between a first magnetic recording layer and either an underlying substrate or a soft magnetic underlayer
- G11B5/7368—Non-polymeric layer under the lowermost magnetic recording layer
- G11B5/7377—Physical structure of underlayer, e.g. texture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/014—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group IV materials
Landscapes
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 粗さ密度、粗さ長さ、およびナノメートル規
模の形態の制御により、粗いＳｉの表面を形成する方法
を提供する。 【構成】 １）通常１〜５ミリトルの範囲での低圧化学
蒸着（ＣＶＤ）工程、および２）たとえば約７００℃未
満、通常は５００〜６００℃の範囲の動作温度でＳｉＨ
4に対する反応性が比較的低い、熱成長ＳｉＯ2表面２を
使用し、初期成長が核形成によって制御されるような初
期表面条件および操作パラメータを使用して、粗いＳｉ
表面４を形成する。この広い温度範囲により、広範囲の
応用分野で粗いシリコン表面の形成の実現可能性が増大
する。
模の形態の制御により、粗いＳｉの表面を形成する方法
を提供する。 【構成】 １）通常１〜５ミリトルの範囲での低圧化学
蒸着（ＣＶＤ）工程、および２）たとえば約７００℃未
満、通常は５００〜６００℃の範囲の動作温度でＳｉＨ
4に対する反応性が比較的低い、熱成長ＳｉＯ2表面２を
使用し、初期成長が核形成によって制御されるような初
期表面条件および操作パラメータを使用して、粗いＳｉ
表面４を形成する。この広い温度範囲により、広範囲の
応用分野で粗いシリコン表面の形成の実現可能性が増大
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体材料の製造に関
するものであり、詳細には、ＶＬＳＩチップ、磁気ディ
スク等のコンピュータ関連装置の広範囲の応用例に適合
できる精密な制御レベルで、粗いシリコン表面を形成す
るシステムおよび方法に関するものである。
するものであり、詳細には、ＶＬＳＩチップ、磁気ディ
スク等のコンピュータ関連装置の広範囲の応用例に適合
できる精密な制御レベルで、粗いシリコン表面を形成す
るシステムおよび方法に関するものである。
【０００２】
【従来の技術】半導体技術では、デバイスの寸法が小さ
くなるにつれて、基板の表面形状をナノメートル範囲の
制御レベルで処理できることが不可欠になっている。こ
れは最新のリソグラフィ技術を使用すれば原理的には可
能であるが、これらの技術は実用的には利用が難しい。
フォトレジストの取扱い、被写界深度、及び近接効果の
問題に加えて、ナノリソグラフィは、スループットが低
いため、製造の応用分野では多くの問題がある。
くなるにつれて、基板の表面形状をナノメートル範囲の
制御レベルで処理できることが不可欠になっている。こ
れは最新のリソグラフィ技術を使用すれば原理的には可
能であるが、これらの技術は実用的には利用が難しい。
フォトレジストの取扱い、被写界深度、及び近接効果の
問題に加えて、ナノリソグラフィは、スループットが低
いため、製造の応用分野では多くの問題がある。
【０００３】従来のリソグラフィ、および最新のリソグ
ラフィの空間条件の下で利点が得られるように表面形態
（モルフォロジ）が調整できる、多くの可能な応用分野
が考えられる。これらの例では、表面組織（テクスチ
ャ）は、その位置がある程度ランダムになるように形成
される。そのような可能性を利用して、超小型電子工学
の応用分野用の改善された機能を得ることができる。こ
のような可能性の例として下記に３つの例を挙げる。
ラフィの空間条件の下で利点が得られるように表面形態
（モルフォロジ）が調整できる、多くの可能な応用分野
が考えられる。これらの例では、表面組織（テクスチ
ャ）は、その位置がある程度ランダムになるように形成
される。そのような可能性を利用して、超小型電子工学
の応用分野用の改善された機能を得ることができる。こ
のような可能性の例として下記に３つの例を挙げる。
【０００４】第１の例は、フィーチャ寸法が１００ｎｍ
未満の大きさの粗いＳｉ表面形態を使用して、ＤＲＡＭ
などのキャパシタ応用例でキャパシタンス密度を高める
ものである。問題は、高集積度のＤＲＡＭ（たとえば、
２５６Ｍｂまたは１Ｇｂのチップ）では、各ビットの情
報を格納するのに必要な面積が小さくなるが、こうした
小さな面積で、単位面積当たりのキャパシタンスを大き
くしなければならないことである。最近の刊行物、たと
えば、ワタナベ、アオト、アダチ、イシジマ、イカワ、
テラダ、"New stacked capacitorstructure using hemi
spherical-grain polycrystalline-silicon electrode
s"、Appl. Phys. Lett.、５８（３），２５１、１９９
１年（ＮＥＣ）、サカオ、カサイ、イシジマ、イカワ、
ワタナベ、テラダ、キッカワ、"A capacitor-over-bit-
line (COB) cell with a hemispherical-grain storage
node for 64Mb DRAMs"、ＩＥＤＭ ９０−６５５、２
７．３．１、１９９０年（ＮＥＣ）、ヨシマル、ミヤ
ノ、イノウエ、サカモト、ヨウ、タムラ、イノ、"Rugge
d surface poly-Si electrode and low temperature de
posited Si3N4 for 64 Mbit and beyond STC DRAM cel
l"、ＩＥＤＭ ９０−６５９，２７．４．１、１９９０
年（沖電気）に、粗いポリシリコン表面を成長させたと
き、所与の微視的面積中で粗い表面組織によって実際の
表面積が広がるため、所与のキャパシタ面積に対して実
効面積が増大する（２．５倍まで）という結果が開示さ
れている。粗い表面組織は、そうでないものに比べて、
（ｉ）絶縁層が薄くなり（トンネル電流の問題が生じ、
かつ欠陥密度の考慮がはるかに困難になる）（ii）絶縁
体の誘電率が高くなる（そのため、根本的に新しい材料
および方法が必要になる）ために注目されている。一
方、粗い表面形態のポリシリコンを成長させる温度範囲
が、従来の技術では非常に限定されており、１０℃程度
であることが大きな問題であった。このような厳密な温
度制御は、問題のある制約であり製造に支障をきたす。
粗い表面形態の原因は、非晶質微細構造とポリシリコン
微細構造の境界での成長温度によるものと説明されてい
る。この説明が正しいとすると、この機構を使用した温
度範囲の広い方法は不可能と思われる。しかし、工業生
産のためには、温度範囲のかなり広い方法を開発するこ
とが不可欠である。
未満の大きさの粗いＳｉ表面形態を使用して、ＤＲＡＭ
などのキャパシタ応用例でキャパシタンス密度を高める
ものである。問題は、高集積度のＤＲＡＭ（たとえば、
２５６Ｍｂまたは１Ｇｂのチップ）では、各ビットの情
報を格納するのに必要な面積が小さくなるが、こうした
小さな面積で、単位面積当たりのキャパシタンスを大き
くしなければならないことである。最近の刊行物、たと
えば、ワタナベ、アオト、アダチ、イシジマ、イカワ、
テラダ、"New stacked capacitorstructure using hemi
spherical-grain polycrystalline-silicon electrode
s"、Appl. Phys. Lett.、５８（３），２５１、１９９
１年（ＮＥＣ）、サカオ、カサイ、イシジマ、イカワ、
ワタナベ、テラダ、キッカワ、"A capacitor-over-bit-
line (COB) cell with a hemispherical-grain storage
node for 64Mb DRAMs"、ＩＥＤＭ ９０−６５５、２
７．３．１、１９９０年（ＮＥＣ）、ヨシマル、ミヤ
ノ、イノウエ、サカモト、ヨウ、タムラ、イノ、"Rugge
d surface poly-Si electrode and low temperature de
posited Si3N4 for 64 Mbit and beyond STC DRAM cel
l"、ＩＥＤＭ ９０−６５９，２７．４．１、１９９０
年（沖電気）に、粗いポリシリコン表面を成長させたと
き、所与の微視的面積中で粗い表面組織によって実際の
表面積が広がるため、所与のキャパシタ面積に対して実
効面積が増大する（２．５倍まで）という結果が開示さ
れている。粗い表面組織は、そうでないものに比べて、
（ｉ）絶縁層が薄くなり（トンネル電流の問題が生じ、
かつ欠陥密度の考慮がはるかに困難になる）（ii）絶縁
体の誘電率が高くなる（そのため、根本的に新しい材料
および方法が必要になる）ために注目されている。一
方、粗い表面形態のポリシリコンを成長させる温度範囲
が、従来の技術では非常に限定されており、１０℃程度
であることが大きな問題であった。このような厳密な温
度制御は、問題のある制約であり製造に支障をきたす。
粗い表面形態の原因は、非晶質微細構造とポリシリコン
微細構造の境界での成長温度によるものと説明されてい
る。この説明が正しいとすると、この機構を使用した温
度範囲の広い方法は不可能と思われる。しかし、工業生
産のためには、温度範囲のかなり広い方法を開発するこ
とが不可欠である。
【０００５】第２の例は、比較的離れた応用分野のもの
で、記憶装置用の低スティクションの磁気ディスク表面
を製造するために、粗いＳｉ表面を使用している。機械
的摩擦、特に始動時のそれを少なくするために、通常、
磁気的に活性な薄膜を付着させる前にディスク表面を粗
面化するが、現在使用されている物理的技術は金属基板
に関係するものであるため、形状の制御と、えぐりおよ
び腐食の問題がある。特にナノメートル規模で形態の制
御および再現性の改善をもたらす新しい手法が開発され
れば、実際に役立つであろう。
で、記憶装置用の低スティクションの磁気ディスク表面
を製造するために、粗いＳｉ表面を使用している。機械
的摩擦、特に始動時のそれを少なくするために、通常、
磁気的に活性な薄膜を付着させる前にディスク表面を粗
面化するが、現在使用されている物理的技術は金属基板
に関係するものであるため、形状の制御と、えぐりおよ
び腐食の問題がある。特にナノメートル規模で形態の制
御および再現性の改善をもたらす新しい手法が開発され
れば、実際に役立つであろう。
【０００６】第３の例は、ナノメートルのＳｉワイヤま
たはドットに量子効果を利用するもので、Ｓｉ構造中に
著しい発光を起こすことができる。たとえば、Ｌ．Ｔ．
キャナム（Canham）、"Silicon quantum wire array fa
brication by electrochemical and chemical dissolut
ion of wafers"、Appl. Phys. Lett.５７（１０），１
０４７、１９９０年を参照されたい。
たはドットに量子効果を利用するもので、Ｓｉ構造中に
著しい発光を起こすことができる。たとえば、Ｌ．Ｔ．
キャナム（Canham）、"Silicon quantum wire array fa
brication by electrochemical and chemical dissolut
ion of wafers"、Appl. Phys. Lett.５７（１０），１
０４７、１９９０年を参照されたい。
【０００７】これら３つのどちらかといえば本質的に異
なる例に共通するテーマは、粗さがナノメートル規模の
制御された予測可能な形態のＳｉ表面を形成する方法が
望ましいということである。このような粗いＳｉ表面
は、３例のすべてにおいて、リソグラフィによって画定
されるより大きな超小型電子構造に組み込んだとき、実
施に役立つはずである。これらの粗いＳｉを使用する利
点は、フィーチャ（たとえば、表面形状のピークや谷）
がリソグラフィ寸法の範囲内のどこにあるかを精密に制
御する必要がないので、統計的無作為の有意な諸要素に
対応することができる。この要素は、新しい化学的およ
び物理的な方法および構造への扉を開くものである。こ
のような構造を製造するには、高い再現性が必要なだけ
でなく、それが実際に表面上のどこに現れようと、粗い
ナノメートル規模のフィーチャの密度および形状に対す
る十分な制御も必要である。従来のリソグラフィ（たと
えば、電子線）では、類似のフィーチャを書くのに、不
可能なほど長い露出時間を要することは明らかであろ
う。
なる例に共通するテーマは、粗さがナノメートル規模の
制御された予測可能な形態のＳｉ表面を形成する方法が
望ましいということである。このような粗いＳｉ表面
は、３例のすべてにおいて、リソグラフィによって画定
されるより大きな超小型電子構造に組み込んだとき、実
施に役立つはずである。これらの粗いＳｉを使用する利
点は、フィーチャ（たとえば、表面形状のピークや谷）
がリソグラフィ寸法の範囲内のどこにあるかを精密に制
御する必要がないので、統計的無作為の有意な諸要素に
対応することができる。この要素は、新しい化学的およ
び物理的な方法および構造への扉を開くものである。こ
のような構造を製造するには、高い再現性が必要なだけ
でなく、それが実際に表面上のどこに現れようと、粗い
ナノメートル規模のフィーチャの密度および形状に対す
る十分な制御も必要である。従来のリソグラフィ（たと
えば、電子線）では、類似のフィーチャを書くのに、不
可能なほど長い露出時間を要することは明らかであろ
う。
【０００８】プラズマ工程は、気相中で粒子を形成する
ことができ、これは、パターン転写のための方向性エッ
チングとともに、表面上にランダムなナノ構造を形成す
る手段として提案されている。たとえば、Ｇ．Ｓ．セル
ウィン（Selwyn）、Ｇ．Ｓ．エーライン（Oehrlein）、
Ｚ．Ａ．ワインベルク（Weinberg）、"Controlled surf
ace texturing of materials"、ＩＢＭテクニカル・デ
ィスクロージャ・ブルテン、Vol.34、No.5、1991年10
月、p.p.381〜382を参照されたい。しかし、この方法
は、粒径の分布がかなり広く、表面上でのナノ構造の寸
法分布も同様に広くなる。
ことができ、これは、パターン転写のための方向性エッ
チングとともに、表面上にランダムなナノ構造を形成す
る手段として提案されている。たとえば、Ｇ．Ｓ．セル
ウィン（Selwyn）、Ｇ．Ｓ．エーライン（Oehrlein）、
Ｚ．Ａ．ワインベルク（Weinberg）、"Controlled surf
ace texturing of materials"、ＩＢＭテクニカル・デ
ィスクロージャ・ブルテン、Vol.34、No.5、1991年10
月、p.p.381〜382を参照されたい。しかし、この方法
は、粒径の分布がかなり広く、表面上でのナノ構造の寸
法分布も同様に広くなる。
【０００９】
【発明が解決しようとする課題】したがって、付着シス
テムまたはエッチング・システムを使用して、ランダム
なナノメートル規模の粗さを有する表面組織を形成す
る、リソグラフィによらない代替方法を提供することが
望ましい。個々のフィーチャ（たとえば、ピーク）の位
置はランダムでよいが、密度、局部的形状、平均寸法な
ど、これらのフィーチャの諸パラメータが制御できるこ
とも極めて望ましい。
テムまたはエッチング・システムを使用して、ランダム
なナノメートル規模の粗さを有する表面組織を形成す
る、リソグラフィによらない代替方法を提供することが
望ましい。個々のフィーチャ（たとえば、ピーク）の位
置はランダムでよいが、密度、局部的形状、平均寸法な
ど、これらのフィーチャの諸パラメータが制御できるこ
とも極めて望ましい。
【００１０】
【課題を解決するための手段】本発明は、粗さの密度、
粗さの長さスケール、および形態を制御する付着工程
（場合によってはエッチング工程）を使用して、ナノメ
ートル規模の粗い形態を有するＳｉ表面を形成すること
に関するものである。さらに、粗い形態の存在は処理温
度に依存しないので、この目的の従来技術よりもはるか
に容易に製造に利用できる工程が提供される。
粗さの長さスケール、および形態を制御する付着工程
（場合によってはエッチング工程）を使用して、ナノメ
ートル規模の粗い形態を有するＳｉ表面を形成すること
に関するものである。さらに、粗い形態の存在は処理温
度に依存しないので、この目的の従来技術よりもはるか
に容易に製造に利用できる工程が提供される。
【００１１】本発明によれば、１）低圧、すなわち通常
１〜５ミリトルの範囲、広くは約０．１〜１００ミリト
ルの範囲の圧力での化学蒸着（ＣＶＤ）、または２）初
期成長が核形成によって制御される、たとえば約７００
℃未満の動作温度でＳｉＨ4と比較的反応しにくい熱成
長ＳｉＯ2表面を使用して、動作温度の範囲を１００℃
以上に拡大することが可能な初期表面状態、あるいはそ
の両方を使用して、粗いＳｉ表面組織を形成するシステ
ムおよび方法が提供される。この低圧は、必要とする粗
さではなく平滑な表面を形成する、気相で核形成された
小さい粒子の過度の付着を防止すると考えられる。この
広い温度範囲は、従来技術による１０゜未満の狭い範囲
とは対照的である。
１〜５ミリトルの範囲、広くは約０．１〜１００ミリト
ルの範囲の圧力での化学蒸着（ＣＶＤ）、または２）初
期成長が核形成によって制御される、たとえば約７００
℃未満の動作温度でＳｉＨ4と比較的反応しにくい熱成
長ＳｉＯ2表面を使用して、動作温度の範囲を１００℃
以上に拡大することが可能な初期表面状態、あるいはそ
の両方を使用して、粗いＳｉ表面組織を形成するシステ
ムおよび方法が提供される。この低圧は、必要とする粗
さではなく平滑な表面を形成する、気相で核形成された
小さい粒子の過度の付着を防止すると考えられる。この
広い温度範囲は、従来技術による１０゜未満の狭い範囲
とは対照的である。
【００１２】さらに、本発明は、上記の形成方法を実施
する前に初期核の寸法および密度を制御するための表面
前処理を行う各種の方法にも関するものである。
する前に初期核の寸法および密度を制御するための表面
前処理を行う各種の方法にも関するものである。
【００１３】さらに、本発明は、上記の方法に所期のド
ットを形成する工程を追加して、ドットの中心表面密度
およびドットの全被覆表面積が精密に制御できるよう
な、サブミクロン・サイズのドットのパターンを基板表
面上に直接その場で形成する方法を含む。
ットを形成する工程を追加して、ドットの中心表面密度
およびドットの全被覆表面積が精密に制御できるよう
な、サブミクロン・サイズのドットのパターンを基板表
面上に直接その場で形成する方法を含む。
【００１４】最後に、上記のシステムおよび方法の具体
的応用分野としては、（１）高集積度ＤＲＡＭの高キャ
パシタンス密度の構造用の電極、および（２）低スティ
クション磁気ディスクの基板としての、粗いＳｉ表面を
形成することが含まれる。いずれの場合も、粗いＳｉ表
面は、（ａ）約４５０〜７００℃、通常は約５００〜６
００℃の範囲の動作温度でシランへの露出に対して化学
的に不活性であり、したがって特定の欠陥部位での核形
成による成長が卓越する、表面を選択または形成し、
（ｂ）核形成部位の形態パターンが増強され、より厚い
粗いＳｉ皮膜に転写されるように、明確に画定された核
形成部位上にＳｉを選択的に成長させることによって形
成される。付着パラメータ、たとえば成長温度、圧力、
初期表面条件、ならびに反応性化学種、すなわちＳｉＯ
2およびシランを適切に選択することにより、不活性な
初期表面および反応剤の好ましい実施例が与えられる。
的応用分野としては、（１）高集積度ＤＲＡＭの高キャ
パシタンス密度の構造用の電極、および（２）低スティ
クション磁気ディスクの基板としての、粗いＳｉ表面を
形成することが含まれる。いずれの場合も、粗いＳｉ表
面は、（ａ）約４５０〜７００℃、通常は約５００〜６
００℃の範囲の動作温度でシランへの露出に対して化学
的に不活性であり、したがって特定の欠陥部位での核形
成による成長が卓越する、表面を選択または形成し、
（ｂ）核形成部位の形態パターンが増強され、より厚い
粗いＳｉ皮膜に転写されるように、明確に画定された核
形成部位上にＳｉを選択的に成長させることによって形
成される。付着パラメータ、たとえば成長温度、圧力、
初期表面条件、ならびに反応性化学種、すなわちＳｉＯ
2およびシランを適切に選択することにより、不活性な
初期表面および反応剤の好ましい実施例が与えられる。
【００１５】
【実施例】本発明は、粗いＳｉ表面組織の成長の温度範
囲が、従来技術によれば１０℃未満に限定されていたの
に比べて、１００℃以上に拡大されたシステムおよび方
法に関するものである。この著しく広い温度範囲を得る
ための重要な要素は、（１）従来のＬＰＣＶＤが２００
ミリトル以上の圧力で実施されるのに対して、約０．１
〜１００ミリトルの範囲の超低圧ＣＶＤ条件を使用する
こと、または（２）初期表面状態が、核形成によって制
御される成長に有利なこと、あるいはその両方である。
このようにはるかに広い温度範囲が得られるため、広範
囲の応用分野で粗いシリコン表面の形成の実現可能性が
大幅に増大する。
囲が、従来技術によれば１０℃未満に限定されていたの
に比べて、１００℃以上に拡大されたシステムおよび方
法に関するものである。この著しく広い温度範囲を得る
ための重要な要素は、（１）従来のＬＰＣＶＤが２００
ミリトル以上の圧力で実施されるのに対して、約０．１
〜１００ミリトルの範囲の超低圧ＣＶＤ条件を使用する
こと、または（２）初期表面状態が、核形成によって制
御される成長に有利なこと、あるいはその両方である。
このようにはるかに広い温度範囲が得られるため、広範
囲の応用分野で粗いシリコン表面の形成の実現可能性が
大幅に増大する。
【００１６】さらに詳細に述べると、粗いポリシリコン
皮膜を成長させるための従来の作業は、標準的なＬＰＣ
ＶＤによるＳｉＨ4の成長条件、すなわち標準のホット
・ウォールＬＰＣＶＤ反応装置で２００ミリトル以上と
いう圧力で実施されていた。本発明は、全く異なる手法
によって、粗いＳｉの成長の温度範囲をかなり広く（１
００℃以上）することができる。第１に、超低圧条件、
たとえば１ミリトル未満の希釈しないＳｉＨ4を使用す
る。このような圧力範囲は、従来のＬＰＣＶＤ装置およ
び方法では不可能であり、標準のＬＰＣＶＤ条件を使用
するポリシリコン付着の当業者には、通常は予想できな
いものである。低圧は、気相反応を最小限に抑えるのに
重要であると考えられる。気相反応は、非常に小さい粒
子の付着をもたらし、したがって成長面を粗面化せず、
平滑にする。第２に、追加または代替方法として、初期
成長が核形成によって制御されるように、初期表面状態
を選択する。これは、たとえばこの温度範囲でＳｉＨ4
との反応性が比較的低い、熱成長ＳｉＯ2を使って実施
する。従来は、初期核形成は、粗いＳｉ表面の成長にと
って重要な要素とは考えられていなかった。初期成長段
階での核形成は、それが最終的に粗いＳｉ皮膜の表面形
状を決定するので重要である。
皮膜を成長させるための従来の作業は、標準的なＬＰＣ
ＶＤによるＳｉＨ4の成長条件、すなわち標準のホット
・ウォールＬＰＣＶＤ反応装置で２００ミリトル以上と
いう圧力で実施されていた。本発明は、全く異なる手法
によって、粗いＳｉの成長の温度範囲をかなり広く（１
００℃以上）することができる。第１に、超低圧条件、
たとえば１ミリトル未満の希釈しないＳｉＨ4を使用す
る。このような圧力範囲は、従来のＬＰＣＶＤ装置およ
び方法では不可能であり、標準のＬＰＣＶＤ条件を使用
するポリシリコン付着の当業者には、通常は予想できな
いものである。低圧は、気相反応を最小限に抑えるのに
重要であると考えられる。気相反応は、非常に小さい粒
子の付着をもたらし、したがって成長面を粗面化せず、
平滑にする。第２に、追加または代替方法として、初期
成長が核形成によって制御されるように、初期表面状態
を選択する。これは、たとえばこの温度範囲でＳｉＨ4
との反応性が比較的低い、熱成長ＳｉＯ2を使って実施
する。従来は、初期核形成は、粗いＳｉ表面の成長にと
って重要な要素とは考えられていなかった。初期成長段
階での核形成は、それが最終的に粗いＳｉ皮膜の表面形
状を決定するので重要である。
【００１７】上記の２つの要素は、粗いＳｉ表面の成長
が基本的に２段階で行われることを示唆している。
が基本的に２段階で行われることを示唆している。
【００１８】初期核形成：初期核成長は低密度でなけれ
ばならない。核形成によって制御される初期成長をもた
らす表面状態を使用することにより、低密度（１０10／
ｃｍ2程度）のＳｉ核が表面上に形成できる。たとえ
ば、５００〜６００℃程度の温度範囲での、熱成長Ｓｉ
Ｏ2上でのＳｉＨ4反応の場合がそうである。１ミリトル
程度の超低圧を使用すると、気相反応および粒子の形成
が防止され、Ｓｉ核がそれより高密度で表面に付着する
ことはない。
ばならない。核形成によって制御される初期成長をもた
らす表面状態を使用することにより、低密度（１０10／
ｃｍ2程度）のＳｉ核が表面上に形成できる。たとえ
ば、５００〜６００℃程度の温度範囲での、熱成長Ｓｉ
Ｏ2上でのＳｉＨ4反応の場合がそうである。１ミリトル
程度の超低圧を使用すると、気相反応および粒子の形成
が防止され、Ｓｉ核がそれより高密度で表面に付着する
ことはない。
【００１９】気相で核形成された粒子が表面上に過度に
付着するのを防止するには、超低圧の使用が重要である
と考えられる。これは、多数の微細粒子が、従来のＬＰ
ＣＶＤによるポリシリコンで（非常に特殊な狭い温度範
囲の場合を除き）普通に得られるような、かなり平滑な
表面を形成するからである。この場合、比較的低密度の
核（１０10／ｃｍ2程度）が確立されて粗さテンプレー
トを形成する。表面が十分に被覆された後は、Ｓｉ核の
寸法の増大による成長が卓越し、主として初期テンプレ
ートの粗さが複製される。
付着するのを防止するには、超低圧の使用が重要である
と考えられる。これは、多数の微細粒子が、従来のＬＰ
ＣＶＤによるポリシリコンで（非常に特殊な狭い温度範
囲の場合を除き）普通に得られるような、かなり平滑な
表面を形成するからである。この場合、比較的低密度の
核（１０10／ｃｍ2程度）が確立されて粗さテンプレー
トを形成する。表面が十分に被覆された後は、Ｓｉ核の
寸法の増大による成長が卓越し、主として初期テンプレ
ートの粗さが複製される。
【００２０】核形成およびそれに続く超低圧での成長
は、共に広い温度範囲で起こり、制御できるので、粗い
Ｓｉの成長のための広い温度範囲（１００℃程度）を得
ることが可能である。これとは対照的に、従来の作業
は、全く異なる成長機構である、非晶質／多結晶転移温
度に相当する非常に狭い温度範囲での、粗いＳｉの形成
を伴うものであった。
は、共に広い温度範囲で起こり、制御できるので、粗い
Ｓｉの成長のための広い温度範囲（１００℃程度）を得
ることが可能である。これとは対照的に、従来の作業
は、全く異なる成長機構である、非晶質／多結晶転移温
度に相当する非常に狭い温度範囲での、粗いＳｉの形成
を伴うものであった。
【００２１】後述のように、熱成長ＳｉＯ2の表面を使
用して妥当な初期核密度（１０10／ｃｍ2程度）が得ら
れるが、自然酸化物のようにずっと欠陥の多い酸化物層
や、不純物の含有量制御（酸素、炭素等）など、有用な
初期核密度を確立するための他の多くの方法も考えられ
る。さらに、粗さ長さ（または初期核密度）は、温度お
よび圧力、または反応性化学種の反応装置内での滞留時
間を変化させることにより、大幅に変えることができる
ことが判明している。したがって、成長速度に対して微
細構造／表面形状を最適化するトレードオフを行わなけ
ればならない。
用して妥当な初期核密度（１０10／ｃｍ2程度）が得ら
れるが、自然酸化物のようにずっと欠陥の多い酸化物層
や、不純物の含有量制御（酸素、炭素等）など、有用な
初期核密度を確立するための他の多くの方法も考えられ
る。さらに、粗さ長さ（または初期核密度）は、温度お
よび圧力、または反応性化学種の反応装置内での滞留時
間を変化させることにより、大幅に変えることができる
ことが判明している。したがって、成長速度に対して微
細構造／表面形状を最適化するトレードオフを行わなけ
ればならない。
【００２２】初期核からの粗いＳｉ皮膜の成長：表面上
にＳｉ核が存在するとき、ＳｉＨ4成長の選択性が重要
な役割を果たす。Ｓｉに対するＳｉＨ4の反応はＳｉＯ2
に対する反応よりはるかに速く、したがって付着した核
によって十分なＳｉ表面積が確立された後は、後続のＳ
ｉ付着は主として核の上で起こり、皮膜の表面形態が初
期核のパターンを複製することになる。超低圧を使用す
るので、気相核形成および粒子の生成は、皮膜の成長お
よび形態にそれほど寄与しない。実際、確立された元の
核からのＳｉの成長は、核の二次元アレイから最終のＳ
ｉ皮膜の粗い表面形状へのパターン転写となる。
にＳｉ核が存在するとき、ＳｉＨ4成長の選択性が重要
な役割を果たす。Ｓｉに対するＳｉＨ4の反応はＳｉＯ2
に対する反応よりはるかに速く、したがって付着した核
によって十分なＳｉ表面積が確立された後は、後続のＳ
ｉ付着は主として核の上で起こり、皮膜の表面形態が初
期核のパターンを複製することになる。超低圧を使用す
るので、気相核形成および粒子の生成は、皮膜の成長お
よび形態にそれほど寄与しない。実際、確立された元の
核からのＳｉの成長は、核の二次元アレイから最終のＳ
ｉ皮膜の粗い表面形状へのパターン転写となる。
【００２３】上記の２つの要素のうちの一方だけを使用
してもある種の目的にとって十分な結果が得られるが、
実験結果および観察によれば、これより高い圧力を使用
すると、広い成長温度範囲にわたって粗いＳｉ表面を得
ることはできない。高い圧力では、気相核形成によって
Ｓｉ核（微細粒子）が高密度で表面上に形成され、平滑
な形態になる（密度が高いほど粒子が小さくなる）。し
たがって、初期核密度を低くし、成長皮膜中に形態が複
製されるようにすることが重要である。
してもある種の目的にとって十分な結果が得られるが、
実験結果および観察によれば、これより高い圧力を使用
すると、広い成長温度範囲にわたって粗いＳｉ表面を得
ることはできない。高い圧力では、気相核形成によって
Ｓｉ核（微細粒子）が高密度で表面上に形成され、平滑
な形態になる（密度が高いほど粒子が小さくなる）。し
たがって、初期核密度を低くし、成長皮膜中に形態が複
製されるようにすることが重要である。
【００２４】非晶質／結晶転移温度より高い温度ではＳ
ｉ表面の移動度によって表面の形態が幾分変化する（た
とえば、切子面の形成）が、ＳｉとＳｉＯ2に対するＳ
ｉＨ4の反応の確率が大きく異なるため、広い成長温度
範囲で粗いＳｉ表面が得られる。
ｉ表面の移動度によって表面の形態が幾分変化する（た
とえば、切子面の形成）が、ＳｉとＳｉＯ2に対するＳ
ｉＨ4の反応の確率が大きく異なるため、広い成長温度
範囲で粗いＳｉ表面が得られる。
【００２５】いずれにせよ、最終的な核の寸法を決定す
るのに使用される成長条件に関係なく、初期核密度の独
立した制御を達成することが極めて望ましい。この目的
で、下記のようにして、表面形成の第１段階で核形成部
位および密度の改善された制御が達成できる。
るのに使用される成長条件に関係なく、初期核密度の独
立した制御を達成することが極めて望ましい。この目的
で、下記のようにして、表面形成の第１段階で核形成部
位および密度の改善された制御が達成できる。
【００２６】表面の形成：第１の実施例では、表面処理
を使用して核形成部位の密度を決定する。このような処
理は、下記のようにして、これらの部位での超低圧成長
工程からの核形成を強化するのに効果がある。 （ｉ）気相露出（たとえば炭素を付着する場合のアセチ
レン）、液体露出（浸漬）、または物理的蒸着（たとえ
ば蒸発またはスパッタリング）による不純物（炭素、金
属、酸素など）の付着。 （ii）イオン注入、Ｘ線照射、イオン・エッチング、イ
オン／打込み、紫外線による表面結合の切断などによる
欠陥の形成。 （iii）たとえば酸化物など不完全なまたは欠陥のある
層の成長、これらの層に対する異なる成長技術の使用な
どによる、表面の化学的変性。 （iv）自然酸化物、熱成長酸化物、ＣＶＤ窒化物、プラ
ズマ強化ＣＶＤ（ＰＥＣＶＤ）誘電体などの全表面層の
成長。 このような処理はすべて、核形成部位の異なる密度をも
たらす。
を使用して核形成部位の密度を決定する。このような処
理は、下記のようにして、これらの部位での超低圧成長
工程からの核形成を強化するのに効果がある。 （ｉ）気相露出（たとえば炭素を付着する場合のアセチ
レン）、液体露出（浸漬）、または物理的蒸着（たとえ
ば蒸発またはスパッタリング）による不純物（炭素、金
属、酸素など）の付着。 （ii）イオン注入、Ｘ線照射、イオン・エッチング、イ
オン／打込み、紫外線による表面結合の切断などによる
欠陥の形成。 （iii）たとえば酸化物など不完全なまたは欠陥のある
層の成長、これらの層に対する異なる成長技術の使用な
どによる、表面の化学的変性。 （iv）自然酸化物、熱成長酸化物、ＣＶＤ窒化物、プラ
ズマ強化ＣＶＤ（ＰＥＣＶＤ）誘電体などの全表面層の
成長。 このような処理はすべて、核形成部位の異なる密度をも
たらす。
【００２７】代替実施例では、表面を変質させて核形成
に有利な部位を形成するのではなく、実際に核を表面上
に付着する。たとえば、圧力または温度あるいはその両
方を短時間上昇させて（定常状態の核成長条件と対
比）、気相中に微細粒子または前駆物質を形成する。そ
の後これらは真の核として表面上に付着する。この表面
の「シーディング」に続いて、これらの密度が制御され
た初期核を、超低圧ＣＶＤによってさらに成長させる。
に有利な部位を形成するのではなく、実際に核を表面上
に付着する。たとえば、圧力または温度あるいはその両
方を短時間上昇させて（定常状態の核成長条件と対
比）、気相中に微細粒子または前駆物質を形成する。そ
の後これらは真の核として表面上に付着する。この表面
の「シーディング」に続いて、これらの密度が制御され
た初期核を、超低圧ＣＶＤによってさらに成長させる。
【００２８】上記の初期核密度の形成の制御のために、
少なくともある場合には（たとえばマスクを使用したイ
オン注入）、成長が表面の特定の領域に限定され、得ら
れた粗いＳｉ表面形状領域のパターン付けが可能とな
る。
少なくともある場合には（たとえばマスクを使用したイ
オン注入）、成長が表面の特定の領域に限定され、得ら
れた粗いＳｉ表面形状領域のパターン付けが可能とな
る。
【００２９】実際には、ウルトラクリーン（超高真空の
基本圧力）、コールド・ウォール、高速熱ＣＶＤ（ＲＴ
ＣＶＤ）反応装置中で、気相核形成の少ない１ミリトル
程度の圧力範囲で、ＳｉＨ4ＣＶＤによる厚み１００ｎ
ｍ未満のＳｉ皮膜の成長によって、粗いＳｉ表面が形成
された（Ｂ．マイヤーソン（Meyerson）、Ｊ．ヤシンス
キ（Jasinski）、J.Appl. Phys.、Vol.61、p.p.785、19
87年参照）。付着は、厚み２０ｎｍ程度の熱成長ＳｉＯ
2皮膜上で開始され、低密度（１０10／ｃｍ2程度）の核
形成中心が得られた。詳細は下記の「ナノメートル・サ
イズのＳｉドット」の項に記載する。
基本圧力）、コールド・ウォール、高速熱ＣＶＤ（ＲＴ
ＣＶＤ）反応装置中で、気相核形成の少ない１ミリトル
程度の圧力範囲で、ＳｉＨ4ＣＶＤによる厚み１００ｎ
ｍ未満のＳｉ皮膜の成長によって、粗いＳｉ表面が形成
された（Ｂ．マイヤーソン（Meyerson）、Ｊ．ヤシンス
キ（Jasinski）、J.Appl. Phys.、Vol.61、p.p.785、19
87年参照）。付着は、厚み２０ｎｍ程度の熱成長ＳｉＯ
2皮膜上で開始され、低密度（１０10／ｃｍ2程度）の核
形成中心が得られた。詳細は下記の「ナノメートル・サ
イズのＳｉドット」の項に記載する。
【００３０】得られた表面の走査電子顕微鏡（ＳＥＭ）
写真によれば、５１０〜５７０℃の範囲の成長温度で、
深い粗さを示した。この温度範囲は、従来の非晶質Ｓｉ
多結晶Ｓｉの境界での粗いポリシリコンの成長の場合よ
り６倍以上広い。成長温度が高くなるにつけて、ポリシ
リコン「バンプ」上に切子面が増大し、Ｓｉ粒子の成長
に伴う表面拡散とは関係なしに粗面が形成されたことを
実証している。このことは、本発明で使用する粗面化機
構が、従来技術で論じられた非晶質と結晶との間の転移
ではないことを明らかに示している。
写真によれば、５１０〜５７０℃の範囲の成長温度で、
深い粗さを示した。この温度範囲は、従来の非晶質Ｓｉ
多結晶Ｓｉの境界での粗いポリシリコンの成長の場合よ
り６倍以上広い。成長温度が高くなるにつけて、ポリシ
リコン「バンプ」上に切子面が増大し、Ｓｉ粒子の成長
に伴う表面拡散とは関係なしに粗面が形成されたことを
実証している。このことは、本発明で使用する粗面化機
構が、従来技術で論じられた非晶質と結晶との間の転移
ではないことを明らかに示している。
【００３１】他の温度、たとえば４８０℃程度、６００
℃程度などでも予備観察を行い、全く類似する粗い形態
のＳｉ皮膜が形成されることが分かった。これは、粗い
Ｓｉ成長の温度範囲が１００℃以上で、通常約５００〜
６００℃であり、約４５０〜７００℃の範囲のどこでも
よいことを示唆している。
℃程度などでも予備観察を行い、全く類似する粗い形態
のＳｉ皮膜が形成されることが分かった。これは、粗い
Ｓｉ成長の温度範囲が１００℃以上で、通常約５００〜
６００℃であり、約４５０〜７００℃の範囲のどこでも
よいことを示唆している。
【００３２】ＳＥＭ顕微鏡断面写真によれば、本発明の
粗い表面形態は、ＳｉＯ2基板表面上の初期核形成部位
での成長による加算的パターン転写によるものであるこ
とが強く示唆される。
粗い表面形態は、ＳｉＯ2基板表面上の初期核形成部位
での成長による加算的パターン転写によるものであるこ
とが強く示唆される。
【００３３】次に、本発明の特定の実施例が有利に使用
できる応用分野の例について述べる。
できる応用分野の例について述べる。
【００３４】高キャパシタンス密度のＤＲＡＭ構造：上
記の粗いＳｉ薄膜を成長させることにより、有効表面積
を制御しながら増大させることができる。この表面をキ
ャパシタ構造の下部電極として使用すると、所与の巨視
的キャパシタ領域のキャパシタンスが増大する。したが
って、本発明はＤＲＡＭまたは光電子工学あるいはその
両方の分野でのチップ製造に応用できる。マイクロマス
キングのためのプラズマ粒子生成等の他の方法では、ド
ットの密度と寸法が単一の工程（たとえば気相粒子形
成）によって関連付けられるため、柔軟性が少ない。
記の粗いＳｉ薄膜を成長させることにより、有効表面積
を制御しながら増大させることができる。この表面をキ
ャパシタ構造の下部電極として使用すると、所与の巨視
的キャパシタ領域のキャパシタンスが増大する。したが
って、本発明はＤＲＡＭまたは光電子工学あるいはその
両方の分野でのチップ製造に応用できる。マイクロマス
キングのためのプラズマ粒子生成等の他の方法では、ド
ットの密度と寸法が単一の工程（たとえば気相粒子形
成）によって関連付けられるため、柔軟性が少ない。
【００３５】この手法は、ＤＲＡＭまたはそれに関連す
るデバイス構造が必要とされる環境に適用するとき、工
程制御および寛容度のため、非常に高集積度（たとえば
２５６Ｍｂまたは１Ｇｂ）での製造を実現する際に特に
貴重である。たとえば、上記のように核密度を制御し、
核の形状（たとえば切子面の生成）を調整することがで
きるので、高密度（非常に細かい粒子の粗さ）および高
アスペクト比の小さな核によって高いキャパシタンスの
強化を実現する可能性が得られる。各キャパシタンス・
セル中に多数の核がある場合、キャパシタンス値の分布
が狭くなり、高集積度で高い歩留りが得られる。
るデバイス構造が必要とされる環境に適用するとき、工
程制御および寛容度のため、非常に高集積度（たとえば
２５６Ｍｂまたは１Ｇｂ）での製造を実現する際に特に
貴重である。たとえば、上記のように核密度を制御し、
核の形状（たとえば切子面の生成）を調整することがで
きるので、高密度（非常に細かい粒子の粗さ）および高
アスペクト比の小さな核によって高いキャパシタンスの
強化を実現する可能性が得られる。各キャパシタンス・
セル中に多数の核がある場合、キャパシタンス値の分布
が狭くなり、高集積度で高い歩留りが得られる。
【００３６】現在のＤＲＡＭの設計では、キャパシタ表
面の多くが実際に垂直である、スタック式またはトレン
チ形のキャパシタ構成を使用していることに留意された
い。酸化工程および粗いＳｉのＣＶＤ付着工程はコンフ
ォーマルであり、すなわち水平表面だけでなく側壁での
反応も伴うので、粗いＳｉ表面の形成は、進歩したＤＲ
ＡＭキャパシタ構造用の該当する幾何形状で容易に実施
できる。
面の多くが実際に垂直である、スタック式またはトレン
チ形のキャパシタ構成を使用していることに留意された
い。酸化工程および粗いＳｉのＣＶＤ付着工程はコンフ
ォーマルであり、すなわち水平表面だけでなく側壁での
反応も伴うので、粗いＳｉ表面の形成は、進歩したＤＲ
ＡＭキャパシタ構造用の該当する幾何形状で容易に実施
できる。
【００３７】したがって、図１を参照すると、高キャパ
シタンス密度のトレンチ形、スタック式、またはプレー
ナ形のキャパシタ構造を形成するには、まず基板構造１
の表面２を、たとえばその上のＳｉＯ2層を使って、Ｓ
ｉ含有化学種との反応性が比較的不活性になるように処
理する。次に、図２に示すように、Ｓｉ付着ガスを使っ
て表面２上にＳｉの核３を付着させる。基板表面２上に
形成されるＳｉ核３の密度は、付着時の温度および圧力
条件を調節することによって制御される。動作圧力は、
２００ミリトル未満でよく、約０．１〜１００ミリトル
の広い範囲、好ましくは約１〜５ミリトルとすることが
できることが判明した。動作温度は、約７００℃未満、
通常は５００〜６００℃でよく、約４５０℃という低い
温度にすることもできる。
シタンス密度のトレンチ形、スタック式、またはプレー
ナ形のキャパシタ構造を形成するには、まず基板構造１
の表面２を、たとえばその上のＳｉＯ2層を使って、Ｓ
ｉ含有化学種との反応性が比較的不活性になるように処
理する。次に、図２に示すように、Ｓｉ付着ガスを使っ
て表面２上にＳｉの核３を付着させる。基板表面２上に
形成されるＳｉ核３の密度は、付着時の温度および圧力
条件を調節することによって制御される。動作圧力は、
２００ミリトル未満でよく、約０．１〜１００ミリトル
の広い範囲、好ましくは約１〜５ミリトルとすることが
できることが判明した。動作温度は、約７００℃未満、
通常は５００〜６００℃でよく、約４５０℃という低い
温度にすることもできる。
【００３８】図３を見ると分かるように、付着した核３
の上にさらにＳｉを成長させて、基板構造上に粗い表面
組織を有するＳｉのほぼ連続した皮膜４を形成する。次
に皮膜４の粗いＳｉ面の上に薄いコンフォーマルな誘電
体５を形成し、最後にＳｉの上部電極６を誘電体５の上
に付着させると、図４に示すようにキャパシタ構造が完
成する。
の上にさらにＳｉを成長させて、基板構造上に粗い表面
組織を有するＳｉのほぼ連続した皮膜４を形成する。次
に皮膜４の粗いＳｉ面の上に薄いコンフォーマルな誘電
体５を形成し、最後にＳｉの上部電極６を誘電体５の上
に付着させると、図４に示すようにキャパシタ構造が完
成する。
【００３９】このように、本発明は明らかに、キャパシ
タンス密度の増大が重要な要素であるＤＲＡＭ技術およ
び製造に適用できる。高キャパシタンス構造の他の応用
例としては、高性能バイポーラ技術における減結合キャ
パシタや、薄膜トランジスタ液晶表示技術用の記憶キャ
パシタなどがある。
タンス密度の増大が重要な要素であるＤＲＡＭ技術およ
び製造に適用できる。高キャパシタンス構造の他の応用
例としては、高性能バイポーラ技術における減結合キャ
パシタや、薄膜トランジスタ液晶表示技術用の記憶キャ
パシタなどがある。
【００４０】低スティクション磁気ディスク：本発明の
特に有用な応用例は、磁気ディスクの製造に関するもの
である。本明細書で開示する技術は、低スティクション
の薄い磁気ディスク表面の基板としての、１００ｎｍ規
模の制御された粗さを有する受動表面の形成に使用する
のに適している。
特に有用な応用例は、磁気ディスクの製造に関するもの
である。本明細書で開示する技術は、低スティクション
の薄い磁気ディスク表面の基板としての、１００ｎｍ規
模の制御された粗さを有する受動表面の形成に使用する
のに適している。
【００４１】薄膜磁気ディスク技術の信頼性は、始動時
のヘッドとディスクのスティクションによって制限され
る。スティクションを減少させるため、通常、磁気的に
活性な薄膜を付着させる前に、ディスクの表面を粗面化
する。低スティクションの表面を形成する既知の技術
は、少なくとも２つの欠点がある。第１に、粗さ特性が
ナノメートル規模で制御しにくい。第２に、現在粗面化
は物理的手段（たとえばサンドペーパに類似のオペレー
ティング・テープ）によって実施されており、これは金
属基板だけに適用が限定されている。この場合、（ｉ）
延性の金属のえぐりによる過度に大きな粗さの発生、お
よび（ii）電流作用による腐食のために、欠陥密度が高
くなる。低スティクション技術の進歩により、粗さ特性
および統計のよりよい制御、ならびに低コストおよび高
信頼性の利点が期待できる絶縁性受動基板（たとえばガ
ラス）への適用可能性が必要となる。
のヘッドとディスクのスティクションによって制限され
る。スティクションを減少させるため、通常、磁気的に
活性な薄膜を付着させる前に、ディスクの表面を粗面化
する。低スティクションの表面を形成する既知の技術
は、少なくとも２つの欠点がある。第１に、粗さ特性が
ナノメートル規模で制御しにくい。第２に、現在粗面化
は物理的手段（たとえばサンドペーパに類似のオペレー
ティング・テープ）によって実施されており、これは金
属基板だけに適用が限定されている。この場合、（ｉ）
延性の金属のえぐりによる過度に大きな粗さの発生、お
よび（ii）電流作用による腐食のために、欠陥密度が高
くなる。低スティクション技術の進歩により、粗さ特性
および統計のよりよい制御、ならびに低コストおよび高
信頼性の利点が期待できる絶縁性受動基板（たとえばガ
ラス）への適用可能性が必要となる。
【００４２】本発明によれば、化学蒸着による、核形成
およびＳｉアイランドの早期成長に基づいて、制御され
た粗さを形成する。必要に応じて、付着したシリコンで
基板の表面を完全にまたは不完全に被覆することができ
る。このような構成のうち２つを図１ないし４および図
５に概略図として示す。前者は基板表面の不完全な被覆
を示し、後者は完全な被覆を示す。これらの図から分か
るように、付着される粗いシリコンを受ける適当なディ
スクの基板１０を準備する。本明細書に記載するよう
に、図５に示すような一連のランダムなＳｉアイランド
１２、または図６に示すような粗い連続した表面１４が
形成されるように、付着を制御することができる。本明
細書に示すこのような粗いＳｉ表面を形成する工程の完
了後、磁気的に活性なコンフォーマルな層１６を付着さ
せると、所期の低スティクションのディスク表面を得る
ことができる。５５０℃程度の温度、２ミリトル程度の
ＳｉＨ4圧力で、熱成長ＳｉＯ2上に付着させたＳｉは、
ディスクのコンフォーマルな薄膜磁気層用の適当に粗面
化された基板として使用できる形態を示す。これらの場
合に、粗さ長さは、現在の低スティクション・ディスク
技術で必要とされる１００ｎｍ程度であり、アスペクト
比は同じく１程度であることに留意されたい。
およびＳｉアイランドの早期成長に基づいて、制御され
た粗さを形成する。必要に応じて、付着したシリコンで
基板の表面を完全にまたは不完全に被覆することができ
る。このような構成のうち２つを図１ないし４および図
５に概略図として示す。前者は基板表面の不完全な被覆
を示し、後者は完全な被覆を示す。これらの図から分か
るように、付着される粗いシリコンを受ける適当なディ
スクの基板１０を準備する。本明細書に記載するよう
に、図５に示すような一連のランダムなＳｉアイランド
１２、または図６に示すような粗い連続した表面１４が
形成されるように、付着を制御することができる。本明
細書に示すこのような粗いＳｉ表面を形成する工程の完
了後、磁気的に活性なコンフォーマルな層１６を付着さ
せると、所期の低スティクションのディスク表面を得る
ことができる。５５０℃程度の温度、２ミリトル程度の
ＳｉＨ4圧力で、熱成長ＳｉＯ2上に付着させたＳｉは、
ディスクのコンフォーマルな薄膜磁気層用の適当に粗面
化された基板として使用できる形態を示す。これらの場
合に、粗さ長さは、現在の低スティクション・ディスク
技術で必要とされる１００ｎｍ程度であり、アスペクト
比は同じく１程度であることに留意されたい。
【００４３】ナノメートル・サイズのＳｉドット：上記
の説明からわかるように、ナノメートル・サイズのＳｉ
ドットが、超低圧ＳｉＣＶＤで、たとえば０．１〜１０
０ミリトルの圧力で、下記の２段階で形成できる。 （１）所期の密度で核を形成する。 （２）所期の被覆度（平均ドット・サイズまたはドット
径）が得られるまで制御しながら成長させる。その後、
ナノメートル規模のフィーチャを必要とする様々な応用
例のために、たとえばエッチングによってこのドット・
パターンを基板に転写することができる。
の説明からわかるように、ナノメートル・サイズのＳｉ
ドットが、超低圧ＳｉＣＶＤで、たとえば０．１〜１０
０ミリトルの圧力で、下記の２段階で形成できる。 （１）所期の密度で核を形成する。 （２）所期の被覆度（平均ドット・サイズまたはドット
径）が得られるまで制御しながら成長させる。その後、
ナノメートル規模のフィーチャを必要とする様々な応用
例のために、たとえばエッチングによってこのドット・
パターンを基板に転写することができる。
【００４４】本発明の他の特徴は、ドット密度を画定す
る工程とドット・サイズ（または被覆面積）を画定する
工程を分離し、それぞれ独立して制御することである。
この点に関して好ましい実施例では、同一の反応装置内
で両工程に超低圧ＳｉＨ4ＣＶＤを順に使用する。第１
に、所期の密度の核を表面上に形成する。第２に、超低
圧ＣＶＤを使用して、これらの小さな核を所期の大きさ
に拡大する。
る工程とドット・サイズ（または被覆面積）を画定する
工程を分離し、それぞれ独立して制御することである。
この点に関して好ましい実施例では、同一の反応装置内
で両工程に超低圧ＳｉＨ4ＣＶＤを順に使用する。第１
に、所期の密度の核を表面上に形成する。第２に、超低
圧ＣＶＤを使用して、これらの小さな核を所期の大きさ
に拡大する。
【００４５】好ましい実施例では、この工程シーケンス
には下記の手順が含まれる。
には下記の手順が含まれる。
【００４６】・明確な基板の表面（たとえば熱成長Ｓｉ
Ｏ2）および低い欠陥密度（少数の核形成部位）から出
発して、高密度で核を表面上に形成する。そのための方
法の１つは、高圧でのシランＣＶＤの間に、非常に小さ
な粒子（またはジシラン等の前駆物質の分子）を形成さ
せ、次にそれを表面上にシード核として付着させるもの
である。第２の手法は、不均一反応によって表面上に核
を形成し、その寸法と密度の分布を付着パラメータ（温
度、圧力）によって制御するものである。第２の手法の
間に、他の表面前処理（たとえば自然酸化物、イオン打
込み等）を行って、核形成部位の密度を制御しながら変
化させることもできる。
Ｏ2）および低い欠陥密度（少数の核形成部位）から出
発して、高密度で核を表面上に形成する。そのための方
法の１つは、高圧でのシランＣＶＤの間に、非常に小さ
な粒子（またはジシラン等の前駆物質の分子）を形成さ
せ、次にそれを表面上にシード核として付着させるもの
である。第２の手法は、不均一反応によって表面上に核
を形成し、その寸法と密度の分布を付着パラメータ（温
度、圧力）によって制御するものである。第２の手法の
間に、他の表面前処理（たとえば自然酸化物、イオン打
込み等）を行って、核形成部位の密度を制御しながら変
化させることもできる。
【００４７】・表面上に所期の密度の核が形成された
後、ＳｉＨ4（または他の反応剤）からＳｉ付着を（た
とえば超低圧で）行って、核形成部位にＳｉのナノ構造
フィーチャを三次元で成長させる。超低圧を使用する場
合は、新しい核形成部位の発生は無視できる程度であ
る。さらに、初期の核が非常に小さい場合は、成長した
Ｓｉドットの寸法分布はシャープになり、平均ドット・
サイズが成長条件（温度、時間、実際の圧力等）によっ
て厳密に制御される。
後、ＳｉＨ4（または他の反応剤）からＳｉ付着を（た
とえば超低圧で）行って、核形成部位にＳｉのナノ構造
フィーチャを三次元で成長させる。超低圧を使用する場
合は、新しい核形成部位の発生は無視できる程度であ
る。さらに、初期の核が非常に小さい場合は、成長した
Ｓｉドットの寸法分布はシャープになり、平均ドット・
サイズが成長条件（温度、時間、実際の圧力等）によっ
て厳密に制御される。
【００４８】所期のＳｉドット密度および被覆面積が得
られた後、ＩＢＭテクニカル・ディスクロージャ・ブル
テンに所載の前掲のＧ．Ｓ．セルウィン他の論文に記載
され、また下記でも説明するように、方向性プラズマ・
エッチングを使用してパターンを表面に転写することが
できる。こうしたナノ構造フィーチャの形成は、レジス
ト処理なしで、フィーチャの画定および形成を含めてそ
の場で行われることに留意されたい。
られた後、ＩＢＭテクニカル・ディスクロージャ・ブル
テンに所載の前掲のＧ．Ｓ．セルウィン他の論文に記載
され、また下記でも説明するように、方向性プラズマ・
エッチングを使用してパターンを表面に転写することが
できる。こうしたナノ構造フィーチャの形成は、レジス
ト処理なしで、フィーチャの画定および形成を含めてそ
の場で行われることに留意されたい。
【００４９】さらに具体的には、上記のＳｉＨ4をベー
スとするＣＶＤの実施例を使用し、超真空ベースの高速
熱ＣＶＤを使用して、２０ｎｍのＳｉＯ2層上にはっき
りした密度のＳｉ核を成長させた。得られた表面の走査
電子顕微鏡（ＳＥＭ）写真は、表面上に１／２程度の被
覆度で核が分離された、サンプル中の深い粗面を示して
いる。さらに、図７に、１．６ミリトルの圧力におけ
る、５１０〜５７０℃の範囲の温度の関数としての核の
成長を経時的に示す。この図は、Ｓｉドットによる被覆
表面積が、適切に制御できることを明らかに示してい
る。
スとするＣＶＤの実施例を使用し、超真空ベースの高速
熱ＣＶＤを使用して、２０ｎｍのＳｉＯ2層上にはっき
りした密度のＳｉ核を成長させた。得られた表面の走査
電子顕微鏡（ＳＥＭ）写真は、表面上に１／２程度の被
覆度で核が分離された、サンプル中の深い粗面を示して
いる。さらに、図７に、１．６ミリトルの圧力におけ
る、５１０〜５７０℃の範囲の温度の関数としての核の
成長を経時的に示す。この図は、Ｓｉドットによる被覆
表面積が、適切に制御できることを明らかに示してい
る。
【００５０】もう１つの応用例、すなわち発光構造用の
Ｓｉ量子ドットの形成を、図８ないし図１１に示す。そ
の工程シーケンスは下記の諸段階からなる。
Ｓｉ量子ドットの形成を、図８ないし図１１に示す。そ
の工程シーケンスは下記の諸段階からなる。
【００５１】１．厚み約２００Åの酸化物層４１を基板
４０の表面に付着させて、図８に示す構造を形成する。
４０の表面に付着させて、図８に示す構造を形成する。
【００５２】この酸化物は、基板材料がシリコンの場合
は、熱成長させることができる。他の基板材料の場合に
は、化学蒸着によって酸化物層を基板の上面に付着させ
ることができる。後述する後のエッチング段階の間に基
板をマスクするために酸化物以外の材料が必要な場合
は、そのような材料の層４３を酸化物層４１の下に付着
させることができる。
は、熱成長させることができる。他の基板材料の場合に
は、化学蒸着によって酸化物層を基板の上面に付着させ
ることができる。後述する後のエッチング段階の間に基
板をマスクするために酸化物以外の材料が必要な場合
は、そのような材料の層４３を酸化物層４１の下に付着
させることができる。
【００５３】２．シラン・ガスを用いた化学蒸着によっ
て、酸化物層４１の表面上に、シリコン核によって形成
されるサブミクロンのドット４２を付着させて、図９に
示す構造を形成する。
て、酸化物層４１の表面上に、シリコン核によって形成
されるサブミクロンのドット４２を付着させて、図９に
示す構造を形成する。
【００５４】所期の核密度および核のサイズが得られる
ように、それぞれ所与の付着パラメータ（温度および圧
力）を選択する。たとえば、図１２は、成長した核によ
る被覆表面積を、温度５５０℃、付着圧力１．６〜３．
２ミリトルで、付着時間に対してプロットした図であ
る。このデータと図７のデータから、表面上のシリコン
被覆面積が、したがってＳｉのドット・サイズが、温度
と圧力を適切に調節することによって制御できることが
分かる。
ように、それぞれ所与の付着パラメータ（温度および圧
力）を選択する。たとえば、図１２は、成長した核によ
る被覆表面積を、温度５５０℃、付着圧力１．６〜３．
２ミリトルで、付着時間に対してプロットした図であ
る。このデータと図７のデータから、表面上のシリコン
被覆面積が、したがってＳｉのドット・サイズが、温度
と圧力を適切に調節することによって制御できることが
分かる。
【００５５】なお、酸化シリコンの代りに窒化シリコン
を付着させるほうが有利なことがある。窒化物の核の核
密度および成長速度は、酸化物表面とは異なり、測定の
必要がある。さらに、これらの核の中心の位置を制御す
るために、または核密度をさらに変更するために、ある
いはその両方のために、核の付着前に、たとえば炭素へ
の露出または酸化物表面の一部の領域の局部的エッチン
グによって基板表面をその場で処理することができる。
を付着させるほうが有利なことがある。窒化物の核の核
密度および成長速度は、酸化物表面とは異なり、測定の
必要がある。さらに、これらの核の中心の位置を制御す
るために、または核密度をさらに変更するために、ある
いはその両方のために、核の付着前に、たとえば炭素へ
の露出または酸化物表面の一部の領域の局部的エッチン
グによって基板表面をその場で処理することができる。
【００５６】３．シリコン核をマスクとして使って、露
出しない酸化物を選択的に反応性イオン・エッチング
（ＲＩＥ）することにより、シリコン・ドット４２のパ
ターンを下の酸化物層４１に転写することができる。次
に、酸化物パターンをマスクとして使用し、エッチング
・ガスの組成を変えて、第２の反応性イオン・エッチン
グ工程によりこのパターンを基板４０に転写し、図１０
に示す構造を得ることができる。
出しない酸化物を選択的に反応性イオン・エッチング
（ＲＩＥ）することにより、シリコン・ドット４２のパ
ターンを下の酸化物層４１に転写することができる。次
に、酸化物パターンをマスクとして使用し、エッチング
・ガスの組成を変えて、第２の反応性イオン・エッチン
グ工程によりこのパターンを基板４０に転写し、図１０
に示す構造を得ることができる。
【００５７】上述のように、両エッチング段階の間に、
基板材料４０をマスクするために酸化物以外の材料が必
要な場合は、Ｓｉドット間のＳｉＯ2を選択的に除去し
た後、そのような材料の層４３を付着させることがで
き、このような層間エッチ・ストップ材料をＳｉＯ2層
の下に使用してドット・パターンを維持し、その後にド
ット・パターンをＳｉ基板に転写することもできる。
基板材料４０をマスクするために酸化物以外の材料が必
要な場合は、Ｓｉドット間のＳｉＯ2を選択的に除去し
た後、そのような材料の層４３を付着させることがで
き、このような層間エッチ・ストップ材料をＳｉＯ2層
の下に使用してドット・パターンを維持し、その後にド
ット・パターンをＳｉ基板に転写することもできる。
【００５８】４．最後に、残った酸化物およびシリコン
核をエッチングによって除去すると、図１１に示すよう
なナノメートル・サイズのＳｉドット（４４）構造が残
る。
核をエッチングによって除去すると、図１１に示すよう
なナノメートル・サイズのＳｉドット（４４）構造が残
る。
【００５９】考慮事項の要約：本発明に必要な低圧条件
は、低温エピタキーに適した超真空（ＵＨＶ）ＣＶＤ反
応装置（通常はバッチ式反応装置）、およびＵＨＶ／Ｃ
ＶＤシングル・ウェーハ高速熱ＣＶＤ反応装置内で容易
に実現できる。どちらの種類の反応装置も市販されてお
り、当業者が適当なものを選択することができる。
は、低温エピタキーに適した超真空（ＵＨＶ）ＣＶＤ反
応装置（通常はバッチ式反応装置）、およびＵＨＶ／Ｃ
ＶＤシングル・ウェーハ高速熱ＣＶＤ反応装置内で容易
に実現できる。どちらの種類の反応装置も市販されてお
り、当業者が適当なものを選択することができる。
【００６０】後者の種類の反応装置で実施した作業の結
果として得られた結果は、広い温度範囲（１００℃未
満）で粗いＳｉ表面が成長し、核密度（粒子径）と核の
形状が制御可能なことを実証している。薄い熱成長（デ
バイス）酸化物の表面上での成長でも、非常に薄い化学
的酸化物（標準の湿式洗浄手順で調製したもの）を有す
る表面上での成長でも、見かけ上粗さが少なくとも２〜
３倍に増大することが実証される。最後に、バッチ式の
ホット・ウォールＵＨＶ／ＣＶＤ反応装置を使用して粗
いＳｉ表面を成長させることができることも実証され
た。このようにして５０〜１００枚までのウェーハが同
時に加工できるので、この方法は、高スループットの製
造への扉を開くものである。
果として得られた結果は、広い温度範囲（１００℃未
満）で粗いＳｉ表面が成長し、核密度（粒子径）と核の
形状が制御可能なことを実証している。薄い熱成長（デ
バイス）酸化物の表面上での成長でも、非常に薄い化学
的酸化物（標準の湿式洗浄手順で調製したもの）を有す
る表面上での成長でも、見かけ上粗さが少なくとも２〜
３倍に増大することが実証される。最後に、バッチ式の
ホット・ウォールＵＨＶ／ＣＶＤ反応装置を使用して粗
いＳｉ表面を成長させることができることも実証され
た。このようにして５０〜１００枚までのウェーハが同
時に加工できるので、この方法は、高スループットの製
造への扉を開くものである。
【００６１】ＳｉＣＶＤ成長は、通常、ある程度の選択
性を示すので、ジシラン、ジクロロシラン等、各種のＳ
ｉを含有する反応剤が付着に使用できることは明らかで
ある。さらに、酸化アルミニウムや各種のガラス材料
等、他の表面絶縁体も直接使用できると考えられる。必
要なら、バルク基板と絶縁性核形成表面材料が異なって
もよく、たとえば、バルク・ガラス基板から工程を開始
して、その上に薄いＳｉＯ2皮膜を付着させ、次にＳｉ
Ｏ2上に粗いＳｉを核形成することもできる。
性を示すので、ジシラン、ジクロロシラン等、各種のＳ
ｉを含有する反応剤が付着に使用できることは明らかで
ある。さらに、酸化アルミニウムや各種のガラス材料
等、他の表面絶縁体も直接使用できると考えられる。必
要なら、バルク基板と絶縁性核形成表面材料が異なって
もよく、たとえば、バルク・ガラス基板から工程を開始
して、その上に薄いＳｉＯ2皮膜を付着させ、次にＳｉ
Ｏ2上に粗いＳｉを核形成することもできる。
【００６２】本発明は、粗いＳｉ表面を形成するための
従来技術に比べて、顕著な利点を有することが分かる。
先に指摘したように、１０℃以下の温度範囲で作業する
必要があるために深刻な製造上の問題が生じている、非
晶質−結晶転移温度での成長を利用するものとは、機構
が実質的に異なる。
従来技術に比べて、顕著な利点を有することが分かる。
先に指摘したように、１０℃以下の温度範囲で作業する
必要があるために深刻な製造上の問題が生じている、非
晶質−結晶転移温度での成長を利用するものとは、機構
が実質的に異なる。
【００６３】粗いＳｉを形成するもう１つの既知の経路
は、ポリシリコンの熱酸化を利用するものであり、これ
はドープした粒子の境界での方が粒子中よりかなり速く
進行する。しかし、この手法は、これまでのところ、
１．３４倍の面積増加しか得られていない（Ｐ．Ｃ．フ
ァザン（Fazan）およびＡ．ディタリ（Ditali）、"Elec
trical characterization of textured interpoly capa
citors for advanced stacked DRAMs"、ＩＥＤＭ、９０
−６６３、２７．５．１、１９９０年（Micron Techno
l. Corp.）参照）。また、熱酸化には比較的高温が必要
であるが、熱酸化は必然的にＳｉ粒子を成長させて大き
な粒子の構造をもたらすので、低い熱供給量で非晶質の
Ｓｉ構造を維持することはできない。
は、ポリシリコンの熱酸化を利用するものであり、これ
はドープした粒子の境界での方が粒子中よりかなり速く
進行する。しかし、この手法は、これまでのところ、
１．３４倍の面積増加しか得られていない（Ｐ．Ｃ．フ
ァザン（Fazan）およびＡ．ディタリ（Ditali）、"Elec
trical characterization of textured interpoly capa
citors for advanced stacked DRAMs"、ＩＥＤＭ、９０
−６６３、２７．５．１、１９９０年（Micron Techno
l. Corp.）参照）。また、熱酸化には比較的高温が必要
であるが、熱酸化は必然的にＳｉ粒子を成長させて大き
な粒子の構造をもたらすので、低い熱供給量で非晶質の
Ｓｉ構造を維持することはできない。
【００６４】もう１つの代替方法は、プラズマによる粒
子生成を使用して粗さテンプレートを形成し、次いでこ
の粗さパターンを異方性選択的エッチング、たとえばＲ
ＩＥ（ＩＢＭテクニカル・ディスクロージャ・ブルテン
に所載の上記のＧ．Ｓ．セルウィン他の論文を参照）に
よって表面に転写するものである。しかし、この方法
は、プラズマに方向性があるため、頂面上での粗いＳｉ
の形成のみに限られる。これは、側壁上への粗いＳｉの
付着ができず、スタック・キャパシタとトレンチ・キャ
パシタのどちらの幾何形状でも常に広い側壁面積を利用
する現在のＤＲＡＭの設計には使用できない。
子生成を使用して粗さテンプレートを形成し、次いでこ
の粗さパターンを異方性選択的エッチング、たとえばＲ
ＩＥ（ＩＢＭテクニカル・ディスクロージャ・ブルテン
に所載の上記のＧ．Ｓ．セルウィン他の論文を参照）に
よって表面に転写するものである。しかし、この方法
は、プラズマに方向性があるため、頂面上での粗いＳｉ
の形成のみに限られる。これは、側壁上への粗いＳｉの
付着ができず、スタック・キャパシタとトレンチ・キャ
パシタのどちらの幾何形状でも常に広い側壁面積を利用
する現在のＤＲＡＭの設計には使用できない。
【００６５】以下に、本発明の実施態様を示す。 （１）Ｓｉ皮膜形成ガスからＳｉを付着させるための低
圧ＣＶＤ環境を準備する工程と、（ａ）付着工程で使用
する動作温度でＳｉ皮膜形成ガスとは比較的反応しにく
いこと、および（ｂ）Ｓｉの初期成長が、核形成によっ
て制御されるようにコンディショニングされているこ
と、の少なくとも一方に該当する表面を準備する工程
と、約０．１〜１００ミリトルの範囲の圧力、約４５０
〜７００℃の範囲の温度で上記表面にＳｉを付着させ
て、上記表面上の明確に画定された部位に選択的に核形
成を行う工程とを含む、粗いＳｉ表面を形成する方法。 （２）上記圧力が１〜５ミリトルの範囲であることを特
徴とする、（１）に記載の方法。 （３）上記温度が５００〜６００℃の範囲であることを
特徴とする、（１）に記載の方法。 （４）上記表面が酸化物層を備えることを特徴とする、
（１）に記載の方法。 （５）上記表面が、気相露出、液体露出、および物理的
蒸着のうちの少なくとも１つによる不純物の付着によっ
てコンディショニングされることを特徴とする、（１）
に記載の方法。 （６）上記表面が、イオン注入、Ｘ線照射、イオン・エ
ッチング、イオン打込み、および紫外線による表面結合
の切断のうちの少なくとも１つによる欠陥の生成によっ
てコンディショニングされることを特徴とする、（１）
に記載の方法。 （７）上記表面が、不完全なまたは欠陥のある層の成長
による表面の化学的変性によってコンディショニングさ
れることを特徴とする、（１）に記載の方法。 （８）上記表面が、自然酸化物、熱酸化物、ＣＶＤ窒化
物、およびプラズマ強化ＣＶＤ（ＰＥＣＶＤ）誘電体の
うちの少なくとも１つを備える全表面層の成長によって
コンディショニングされることを特徴とする、（１）に
記載の方法。 （９）さらに、核形成部位の形態パターンを増強し、よ
り厚い粗いＳｉ表面組織に転写するために、明確に画定
された核形成部位上に選択的にＳｉを形成させる工程を
含む、（１）に記載の方法。 （１０）Ｓｉ含有化学種との反応性が比較的不活性にな
るように基板構造の表面を処理する工程と、上記表面上
にＳｉの核を付着させ、上記付着工程の温度および圧力
条件を調整して、上記表面上に形成されるＳｉ核の密度
を制御する工程と、上記核の上にさらにＳｉを成長させ
て、上記基板構造上に粗い表面組織を有するほぼ連続し
たＳｉ皮膜を形成する工程と、上記の粗いＳｉ表面の上
に薄いコンフォーマルな誘電体を形成する工程と、上記
誘電体の上にＳｉの上部電極を付着させて、キャパシタ
構造を完成させる工程とを含む、高キャパシタンス密度
のトレンチ形、スタック式またはプレーナ形のキャパシ
タ構造を形成する方法。 （１１）基板構造の表面処理工程が、その上に酸化物層
を形成する工程を含むことを特徴とする、（１０）に記
載の方法。 （１２）シリコン含有化学種に対する反応性が実質上不
活性な表面を有する材料の基板を準備する工程と、超真
空化学蒸着（ＵＨＶ−ＣＶＤ）によって上記基板上にシ
リコン層を付着させて、明確に画定された部位に選択的
に核形成を行う工程と、上記核形成の密度および寸法に
適した付着パラメータを選択することにより、上記シリ
コン層の粗さを制御し、それによって磁性材料がその上
にコンフォーマルに付着できる下層を形成して、低ステ
ィクションの磁性表面を形成する工程とを含む、たとえ
ば低スティクション磁気ディスク表面の下層として適し
た、制御された粗さを有する表面を形成する方法。 （１３）さらに、上記シリコン層上に磁性材料の層をコ
ンフォーマルに付着させて、上記基板上に低スティクシ
ョンの薄い磁気ディスク表面を形成する工程を含む、
（１２）に記載の方法。 （１４）上記シリコン層が、一連のランダムなＳｉのア
イランドを備えることを特徴とする、（１２）に記載の
方法。 （１５）シリコン含有化学種に対する反応性が実質上不
活性な表面を有する材料の基板と、明確に画定された部
位に所与の粗さで選択的に核形成するために、上記基板
表面上に形成したシリコン層と、シリコン層の上にコン
フォーマルに付着させた、上記基板上に低スティクショ
ン磁気表面を形成する磁性材料の層とを備える、磁気デ
ィスク。 （１６）シリコン含有化学種との反応性が比較的不活性
になるように基板表面を処理する工程と、最初に上記基
板表面上にシリコンの核を付着させて、明確に画定され
た部位を選択的に核形成する工程と、明確に画定された
核形成部位上に付着によってシリコンを選択的に成長さ
せて、核形成部位の形態パターンを増強し、より厚い粗
いＳｉ皮膜に転写する工程とを含む、粗いＳｉ皮膜を形
成する方法。 （１７）上記核形成の密度および寸法に適した付着パラ
メータを選択することによって上記シリコンの粗さを制
御することを特徴とする、（１６）に記載の方法。 （１８）上記適当な付着パラメータが、約０．１〜１０
０ミリトルの範囲の圧力を含むことを特徴とする、（１
７）に記載の方法。 （１９）上記適当な付着パラメータが、約４５０〜７０
０℃の範囲の温度を含むことを特徴とする、（１７）に
記載の方法。 （２０）上記処理工程が、上記基板表面上に酸化物層を
形成する工程を含むことを特徴とする、（１６）に記載
の方法。 （２１）上記処理工程が、上記基板表面を高温でＳｉお
よびシランと実質的に反応しないようにする工程を含む
ことを特徴とする、（１６）に記載の方法。 （２２）上記付着を、超高真空化学蒸着（ＵＨＶ−ＣＶ
Ｄ）で行うことを特徴とする、（１６）に記載の方法。
圧ＣＶＤ環境を準備する工程と、（ａ）付着工程で使用
する動作温度でＳｉ皮膜形成ガスとは比較的反応しにく
いこと、および（ｂ）Ｓｉの初期成長が、核形成によっ
て制御されるようにコンディショニングされているこ
と、の少なくとも一方に該当する表面を準備する工程
と、約０．１〜１００ミリトルの範囲の圧力、約４５０
〜７００℃の範囲の温度で上記表面にＳｉを付着させ
て、上記表面上の明確に画定された部位に選択的に核形
成を行う工程とを含む、粗いＳｉ表面を形成する方法。 （２）上記圧力が１〜５ミリトルの範囲であることを特
徴とする、（１）に記載の方法。 （３）上記温度が５００〜６００℃の範囲であることを
特徴とする、（１）に記載の方法。 （４）上記表面が酸化物層を備えることを特徴とする、
（１）に記載の方法。 （５）上記表面が、気相露出、液体露出、および物理的
蒸着のうちの少なくとも１つによる不純物の付着によっ
てコンディショニングされることを特徴とする、（１）
に記載の方法。 （６）上記表面が、イオン注入、Ｘ線照射、イオン・エ
ッチング、イオン打込み、および紫外線による表面結合
の切断のうちの少なくとも１つによる欠陥の生成によっ
てコンディショニングされることを特徴とする、（１）
に記載の方法。 （７）上記表面が、不完全なまたは欠陥のある層の成長
による表面の化学的変性によってコンディショニングさ
れることを特徴とする、（１）に記載の方法。 （８）上記表面が、自然酸化物、熱酸化物、ＣＶＤ窒化
物、およびプラズマ強化ＣＶＤ（ＰＥＣＶＤ）誘電体の
うちの少なくとも１つを備える全表面層の成長によって
コンディショニングされることを特徴とする、（１）に
記載の方法。 （９）さらに、核形成部位の形態パターンを増強し、よ
り厚い粗いＳｉ表面組織に転写するために、明確に画定
された核形成部位上に選択的にＳｉを形成させる工程を
含む、（１）に記載の方法。 （１０）Ｓｉ含有化学種との反応性が比較的不活性にな
るように基板構造の表面を処理する工程と、上記表面上
にＳｉの核を付着させ、上記付着工程の温度および圧力
条件を調整して、上記表面上に形成されるＳｉ核の密度
を制御する工程と、上記核の上にさらにＳｉを成長させ
て、上記基板構造上に粗い表面組織を有するほぼ連続し
たＳｉ皮膜を形成する工程と、上記の粗いＳｉ表面の上
に薄いコンフォーマルな誘電体を形成する工程と、上記
誘電体の上にＳｉの上部電極を付着させて、キャパシタ
構造を完成させる工程とを含む、高キャパシタンス密度
のトレンチ形、スタック式またはプレーナ形のキャパシ
タ構造を形成する方法。 （１１）基板構造の表面処理工程が、その上に酸化物層
を形成する工程を含むことを特徴とする、（１０）に記
載の方法。 （１２）シリコン含有化学種に対する反応性が実質上不
活性な表面を有する材料の基板を準備する工程と、超真
空化学蒸着（ＵＨＶ−ＣＶＤ）によって上記基板上にシ
リコン層を付着させて、明確に画定された部位に選択的
に核形成を行う工程と、上記核形成の密度および寸法に
適した付着パラメータを選択することにより、上記シリ
コン層の粗さを制御し、それによって磁性材料がその上
にコンフォーマルに付着できる下層を形成して、低ステ
ィクションの磁性表面を形成する工程とを含む、たとえ
ば低スティクション磁気ディスク表面の下層として適し
た、制御された粗さを有する表面を形成する方法。 （１３）さらに、上記シリコン層上に磁性材料の層をコ
ンフォーマルに付着させて、上記基板上に低スティクシ
ョンの薄い磁気ディスク表面を形成する工程を含む、
（１２）に記載の方法。 （１４）上記シリコン層が、一連のランダムなＳｉのア
イランドを備えることを特徴とする、（１２）に記載の
方法。 （１５）シリコン含有化学種に対する反応性が実質上不
活性な表面を有する材料の基板と、明確に画定された部
位に所与の粗さで選択的に核形成するために、上記基板
表面上に形成したシリコン層と、シリコン層の上にコン
フォーマルに付着させた、上記基板上に低スティクショ
ン磁気表面を形成する磁性材料の層とを備える、磁気デ
ィスク。 （１６）シリコン含有化学種との反応性が比較的不活性
になるように基板表面を処理する工程と、最初に上記基
板表面上にシリコンの核を付着させて、明確に画定され
た部位を選択的に核形成する工程と、明確に画定された
核形成部位上に付着によってシリコンを選択的に成長さ
せて、核形成部位の形態パターンを増強し、より厚い粗
いＳｉ皮膜に転写する工程とを含む、粗いＳｉ皮膜を形
成する方法。 （１７）上記核形成の密度および寸法に適した付着パラ
メータを選択することによって上記シリコンの粗さを制
御することを特徴とする、（１６）に記載の方法。 （１８）上記適当な付着パラメータが、約０．１〜１０
０ミリトルの範囲の圧力を含むことを特徴とする、（１
７）に記載の方法。 （１９）上記適当な付着パラメータが、約４５０〜７０
０℃の範囲の温度を含むことを特徴とする、（１７）に
記載の方法。 （２０）上記処理工程が、上記基板表面上に酸化物層を
形成する工程を含むことを特徴とする、（１６）に記載
の方法。 （２１）上記処理工程が、上記基板表面を高温でＳｉお
よびシランと実質的に反応しないようにする工程を含む
ことを特徴とする、（１６）に記載の方法。 （２２）上記付着を、超高真空化学蒸着（ＵＨＶ−ＣＶ
Ｄ）で行うことを特徴とする、（１６）に記載の方法。
【００６６】
【発明の効果】本発明により、粗さの密度、粗さの長さ
スケールおよび形態の制限により、粗いＳｉ表面を形成
する方法が得られる。
スケールおよび形態の制限により、粗いＳｉ表面を形成
する方法が得られる。
【図１】本発明に従って形成した高キャパシタンス密度
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
【図２】本発明に従って形成した高キャパシタンス密度
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
【図３】本発明に従って形成した高キャパシタンス密度
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
【図４】本発明に従って形成した高キャパシタンス密度
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
を有する平面状キャパシタ構造の形成の１つの工程を示
す、基板表面の断面図である。
【図５】基板と、一連のランダムなＳｉアイランドの形
の粗いシリコンを有する磁気表面層との間に設けた、本
発明に従って形成した粗いシリコン層を有する磁気ディ
スク上の低スティクション表面の断面図である。
の粗いシリコンを有する磁気表面層との間に設けた、本
発明に従って形成した粗いシリコン層を有する磁気ディ
スク上の低スティクション表面の断面図である。
【図６】粗いシリコン層が基板表面を完全に被覆する、
本発明に従って形成した粗いシリコン層を有する磁気デ
ィスク上の低スティクション表面の断面図である。
本発明に従って形成した粗いシリコン層を有する磁気デ
ィスク上の低スティクション表面の断面図である。
【図７】本発明に従って形成したＳｉ核の形成を、１．
６ミリトルの圧力のとき、温度に対して経時的にプロッ
トした図で、明らかにＳｉドットによる被覆表面積がこ
れらのパラメータによって制御できることを示す図であ
る。
６ミリトルの圧力のとき、温度に対して経時的にプロッ
トした図で、明らかにＳｉドットによる被覆表面積がこ
れらのパラメータによって制御できることを示す図であ
る。
【図８】本発明による、発光構造用のＳｉ量子ドットの
形成の１つの工程を示す、基板表面の断面図である。
形成の１つの工程を示す、基板表面の断面図である。
【図９】本発明による、発光構造用のＳｉ量子ドットの
形成の１つの工程を示す、基板表面の断面図である。
形成の１つの工程を示す、基板表面の断面図である。
【図１０】本発明による、発光構造用のＳｉ量子ドット
の形成の１つの工程を示す、基板表面の断面図である。
の形成の１つの工程を示す、基板表面の断面図である。
【図１１】本発明による、発光構造用のＳｉ量子ドット
の形成の１つの工程を示す、基板表面の断面図である。
の形成の１つの工程を示す、基板表面の断面図である。
【図１２】本発明に従って成長させた核による被覆表面
積を、温度５５０℃で、付着圧力１．６トルおよび３．
２ミリトルのとき、付着時間に対してプロットした図で
ある。
積を、温度５５０℃で、付着圧力１．６トルおよび３．
２ミリトルのとき、付着時間に対してプロットした図で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリアーノ・アンデルレ イタリア、アイ38060、マッタレッロ、ヴ ィア・ポメラノス98 (72)発明者 ギャリー・ウェイン・ルブロフ アメリカ合衆国10597、ニューヨーク州ワ カバク、レッドコート・レーン（番地な し) (72)発明者 アレハンドロ・ガブリエル・シュロット アメリカ合衆国10011、ニューヨーク州ニ ューヨーク、12番ストリート・ウェスト 175、９ビー号 (72)発明者 ミハエル・リール アメリカ合衆国10598、ニューヨーク州ヨ ークタウン・ハイツ、ラドクリフ・ドライ ブ3126
Claims (10)
- 【請求項１】Ｓｉ皮膜形成ガスからＳｉを付着させるた
めの低圧ＣＶＤ環境を準備する工程と、 （ａ）付着工程で使用する動作温度でＳｉ皮膜形成ガス
とは比較的反応しにくいこと、および（ｂ）Ｓｉの初期
成長が、核形成によって制御されるようにコンディショ
ニングされていること、の少なくとも一方に該当する表
面を準備する工程と、 約０．１〜１００ミリトルの範囲の圧力、約４５０〜７
００℃の範囲の温度で上記表面にＳｉを付着させて、上
記表面上の明確に画定された部位に選択的に核形成を行
う工程とを含む、粗いＳｉ表面を形成する方法。 - 【請求項２】上記表面が、気相露出、液体露出、および
物理的蒸着のうちの少なくとも１つによる不純物の付着
によってコンディショニングされることを特徴とする、
請求項１に記載の方法。 - 【請求項３】上記表面が、イオン注入、Ｘ線照射、イオ
ン・エッチング、イオン打込み、および紫外線による表
面結合の切断のうちの少なくとも１つによる欠陥の生成
によってコンディショニングされることを特徴とする、
請求項１に記載の方法。 - 【請求項４】上記表面が、不完全なまたは欠陥のある層
の成長による表面の化学的変性によってコンディショニ
ングされることを特徴とする、請求項１に記載の方法。 - 【請求項５】上記表面が、自然酸化物、熱酸化物、ＣＶ
Ｄ窒化物、およびプラズマ強化ＣＶＤ（ＰＥＣＶＤ）誘
電体のうちの少なくとも１つを備える全表面層の成長に
よってコンディショニングされることを特徴とする、請
求項１に記載の方法。 - 【請求項６】さらに、核形成部位の形態パターンを増強
し、より厚い粗いＳｉ表面組織に転写するために、明確
に画定された核形成部位上に選択的にＳｉを形成させる
工程を含む、請求項１に記載の方法。 - 【請求項７】Ｓｉ含有化学種との反応性が比較的不活性
になるように基板構造の表面を処理する工程と、 上記表面上にＳｉの核を付着させ、上記付着工程の温度
および圧力条件を調整して、上記表面上に形成されるＳ
ｉ核の密度を制御する工程と、 上記核の上にさらにＳｉを成長させて、上記基板構造上
に粗い表面組織を有するほぼ連続したＳｉ皮膜を形成す
る工程と、 上記の粗いＳｉ表面の上に薄いコンフォーマルな誘電体
を形成する工程と、 上記誘電体の上にＳｉの上部電極を付着させて、キャパ
シタ構造を完成させる工程とを含む、高キャパシタンス
密度のトレンチ形、スタック式またはプレーナ形のキャ
パシタ構造を形成する方法。 - 【請求項８】シリコン含有化学種に対する反応性が実質
上不活性な表面を有する材料の基板を準備する工程と、 超真空化学蒸着（ＵＨＶ−ＣＶＤ）によって上記基板上
にシリコン層を付着させて、明確に画定された部位に選
択的に核形成を行う工程と、 上記核形成の密度および寸法に適した付着パラメータを
選択することにより、上記シリコン層の粗さを制御し、
それによって磁性材料がその上にコンフォーマルに付着
できる下層を形成して、低スティクションの磁性表面を
形成する工程とを含む、たとえば低スティクション磁気
ディスク表面の下層として適した、制御された粗さを有
する表面を形成する方法。 - 【請求項９】シリコン含有化学種に対する反応性が実質
上不活性な表面を有する材料の基板と、 明確に画定された部位に所与の粗さで選択的に核形成す
るために、上記基板表面上に形成したシリコン層と、 シリコン層の上にコンフォーマルに付着させた、上記基
板上に低スティクション磁気表面を形成する磁性材料の
層とを備える、磁気ディスク。 - 【請求項１０】シリコン含有化学種との反応性が比較的
不活性になるように基板表面を処理する工程と、 最初に上記基板表面上にシリコンの核を付着させて、明
確に画定された部位を選択的に核形成する工程と、 明確に画定された核形成部位上に付着によってシリコン
を選択的に成長させて、核形成部位の形態パターンを増
強し、より厚い粗いＳｉ皮膜に転写する工程とを含む、
粗いＳｉ皮膜を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86671392A | 1992-04-10 | 1992-04-10 | |
| US866713 | 1992-04-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620958A true JPH0620958A (ja) | 1994-01-28 |
Family
ID=25348238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5041231A Pending JPH0620958A (ja) | 1992-04-10 | 1993-03-02 | 粗いシリコン表面の形成およびその応用 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0567748B1 (ja) |
| JP (1) | JPH0620958A (ja) |
| DE (1) | DE69315370T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179658A (ja) * | 2002-11-22 | 2004-06-24 | Commiss Energ Atom | Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法 |
| KR20040069807A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| JP2004336059A (ja) * | 2003-05-07 | 2004-11-25 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2009060121A (ja) * | 2002-01-16 | 2009-03-19 | Micron Technology Inc | Ｄｒａｍセルキャパシタの電極表面積拡大方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0892445B1 (en) | 1993-11-02 | 2004-04-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an aggregate of semiconductor micro-needles |
| US6734451B2 (en) | 1993-11-02 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same |
| US5705287A (en) * | 1994-09-20 | 1998-01-06 | International Business Machines Corporation | Magnetic recording disk with metal nitride texturing layer |
| WO1996037885A1 (de) * | 1995-05-26 | 1996-11-28 | International Business Machines Corporation | Direkt kontaktierbare platte für vertikale magnetische datenspeicherung |
| DE19632835C1 (de) * | 1996-08-14 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung |
| DE19632834C2 (de) * | 1996-08-14 | 1998-11-05 | Siemens Ag | Verfahren zur Herstellung feiner Strukturen und dessen Verwendung zur Herstellung einer Maske und eines MOS-Transistors |
| DE19756410A1 (de) | 1997-12-18 | 1999-06-24 | Ibm | Steuerung der Oberflächenrauhigkeit von Magnetplatten |
| DE10229231B9 (de) * | 2002-06-28 | 2006-05-11 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur |
| EP1738378A4 (en) * | 2004-03-18 | 2010-05-05 | Nanosys Inc | NANOFIBRE SURFACE BASED CAPACITORS |
| US7903786B2 (en) | 2008-08-25 | 2011-03-08 | General Electric Company | Apparatus for increasing radiative heat transfer in an X-ray tube and method of making same |
| US20120105385A1 (en) * | 2010-11-02 | 2012-05-03 | Qualcomm Mems Technologies, Inc. | Electromechanical systems apparatuses and methods for providing rough surfaces |
| CN109873059A (zh) * | 2019-02-26 | 2019-06-11 | 苏州晶湛半导体有限公司 | 发光器件表面粗化的方法与发光器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366720A (ja) * | 1986-09-06 | 1988-03-25 | Hitachi Maxell Ltd | 磁気記録媒体およびその製造方法 |
| JPH03101261A (ja) * | 1989-09-14 | 1991-04-26 | Sony Corp | 容量素子の形成方法 |
| JPH03234051A (ja) * | 1990-02-09 | 1991-10-18 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3543254A1 (de) * | 1985-12-06 | 1987-06-11 | Siemens Ag | Plattenfoermiges aufzeichnungsmedium zur senkrechten magnetisierung |
| JPH0258729A (ja) * | 1988-08-24 | 1990-02-27 | Nec Corp | 磁気ディスク基板およびその製造方法 |
| US5112773A (en) * | 1991-04-10 | 1992-05-12 | Micron Technology, Inc. | Methods for texturizing polysilicon utilizing gas phase nucleation |
| US5102832A (en) * | 1991-02-11 | 1992-04-07 | Micron Technology, Inc. | Methods for texturizing polysilicon |
-
1993
- 1993-03-02 JP JP5041231A patent/JPH0620958A/ja active Pending
- 1993-03-12 EP EP93104070A patent/EP0567748B1/en not_active Expired - Lifetime
- 1993-03-12 DE DE69315370T patent/DE69315370T2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366720A (ja) * | 1986-09-06 | 1988-03-25 | Hitachi Maxell Ltd | 磁気記録媒体およびその製造方法 |
| JPH03101261A (ja) * | 1989-09-14 | 1991-04-26 | Sony Corp | 容量素子の形成方法 |
| JPH03234051A (ja) * | 1990-02-09 | 1991-10-18 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060121A (ja) * | 2002-01-16 | 2009-03-19 | Micron Technology Inc | Ｄｒａｍセルキャパシタの電極表面積拡大方法 |
| US7573121B2 (en) | 2002-01-16 | 2009-08-11 | Micron Technology, Inc. | Method for enhancing electrode surface area in DRAM cell capacitors |
| US7642157B2 (en) | 2002-01-16 | 2010-01-05 | Micron Technology, Inc. | Method for enhancing electrode surface area in DRAM cell capacitors |
| JP2004179658A (ja) * | 2002-11-22 | 2004-06-24 | Commiss Energ Atom | Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法 |
| KR20040069807A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| JP2004336059A (ja) * | 2003-05-07 | 2004-11-25 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69315370D1 (de) | 1998-01-08 |
| EP0567748A1 (en) | 1993-11-03 |
| EP0567748B1 (en) | 1997-11-26 |
| DE69315370T2 (de) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5320880A (en) | Method of providing a silicon film having a roughened outer surface | |
| Voutsas et al. | Deposition and Crystallization of a‐Si Low Pressure Chemically Vapor Deposited Films Obtained by Low‐Temperature Pyrolysis of Disilane | |
| JPH0620958A (ja) | 粗いシリコン表面の形成およびその応用 | |
| US5766968A (en) | Micro mask comprising agglomerated material | |
| US5385863A (en) | Method of manufacturing polysilicon film including recrystallization of an amorphous film | |
| US3620833A (en) | Integrated circuit fabrication | |
| US4698316A (en) | Method of depositing uniformly thick selective epitaxial silicon | |
| JP2929435B2 (ja) | 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法 | |
| US5543347A (en) | Method of forming silicon film having jagged surface | |
| JP2000216346A (ja) | 半球形グレ―ンキャパシタ及びその形成方法 | |
| CN1148799C (zh) | 形成dram单元电容器的方法 | |
| US6605520B2 (en) | Method of forming silicon-germanium film | |
| US6238995B1 (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JPH1056155A (ja) | 半導体メモリ装置のキャパシタ下部電極の製造方法 | |
| US7553694B2 (en) | Methods of forming a high conductivity diamond film and structures formed thereby | |
| EP0941552B1 (en) | Semiconductor device with memory capacitor and method of manufacturing such a device | |
| EP0486066A1 (en) | Method for forming crystal article | |
| US6165838A (en) | Method of forming a capacitor | |
| KR0155903B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| US6060354A (en) | In-situ doped rough polysilicon storage cell structure formed using gas phase nucleation | |
| US6764916B1 (en) | Manufacturing method for semiconductor device | |
| JP2752164B2 (ja) | 多結晶シリコン膜の製造方法 | |
| US8003481B1 (en) | Method for fabricating a capacitor | |
| JP3057084B2 (ja) | 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法 | |
| JP2000114250A (ja) | 枚葉式反応器を使用した、インサイチュ・ド―ピングされたきめの粗い多結晶シリコンの製法 |