[go: up one dir, main page]

JPH06209007A - Hetero junction bipolar transistor - Google Patents

Hetero junction bipolar transistor

Info

Publication number
JPH06209007A
JPH06209007A JP5002976A JP297693A JPH06209007A JP H06209007 A JPH06209007 A JP H06209007A JP 5002976 A JP5002976 A JP 5002976A JP 297693 A JP297693 A JP 297693A JP H06209007 A JPH06209007 A JP H06209007A
Authority
JP
Japan
Prior art keywords
hbt
inp
ingaas
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5002976A
Other languages
Japanese (ja)
Inventor
Toshiki Makimoto
俊樹 牧本
Toshiaki Ikoma
俊明 生駒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5002976A priority Critical patent/JPH06209007A/en
Publication of JPH06209007A publication Critical patent/JPH06209007A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】Si 基板上に形成する InP/InGaAs 系ヘテロ接
合バイポーラトランジスタ(HBT)において、結晶中に存
在する欠陥が HBT の特性に及ぼす悪影響の少ない構成
の HBT を提供すること。 【構成】上記目的は、Si 基板上に形成した InP/InGaAs
系 HBT において、ベース層‐エミッタ層間に徐々に組
成を変えた四元混晶層あるいは五元混晶層を設けたこと
を特徴とする HBT とすることによって解決することが
できる。
(57) [Abstract] [Purpose] To provide an InP / InGaAs heterojunction bipolar transistor (HBT) formed on a Si substrate with a structure in which defects existing in the crystal have little adverse effect on the characteristics of the HBT. . [Structure] The above purpose is InP / InGaAs formed on a Si substrate.
This can be solved by using an HBT that is characterized in that a quaternary mixed crystal layer or a quaternary mixed crystal layer having a composition that is gradually changed is provided between the base layer and the emitter layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はヘテロ接合バイポーラト
ランジスタ(HBT)に係り、特に、高速動作に好適な構成
の HBT に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction bipolar transistor (HBT), and more particularly to an HBT having a structure suitable for high speed operation.

【0002】[0002]

【従来の技術】III‐V 族化合物半導体を用いたバイポ
ーラトランジスタの代表的な素子はエミッタにワイドバ
ンドギャップ半導体を用いた HBT であり、実用性の面
から、GaAs と AlGaAs との組合せを基本とする半導体
材料の構成が最も重要度が高い。この AlGaAs/GaAs HBT
ににおいて、エミッタ注入効率を上げるため及びター
ンオン電圧を下げるために、Al 組成を変化させた AlXG
a1-XAs(xの値を徐々に変化させる)混晶層をエミッタ/
ベース(E/B)界面に形成する試みがなされている。
2. Description of the Related Art A typical element of a bipolar transistor using a III-V group compound semiconductor is an HBT using a wide bandgap semiconductor for the emitter, which is basically a combination of GaAs and AlGaAs in terms of practicality. The composition of the semiconductor material used is the most important. This AlGaAs / GaAs HBT
In the two, in order to lower the and turn-on voltage to increase the emitter injection efficiency, Al was varied Al composition X G
a 1-X As (gradually changing the value of x)
Attempts have been made to form at the base (E / B) interface.

【0003】また、最近、InP と InGaAs とを組み合わ
せた HBT の開発が盛んに行われるようになってきてい
る。これは、InGaAs 層内の電子の移動度が高いため
に、AlGaAs/GaAs 系 HBT よりも高速動作に適している
ことによる。しかし、InGaAs 層をコレクタ層に用いた
HBT では降伏電圧が低いという問題点がある。この問題
点を解決するために、InP 層をコレクタに用いたダブル
ヘテロ構造が採用されている。この場合には、ベース/
コレクタ(B/C)間に存在する伝導帯のバンド不連続が新
たな問題として発生する。この新たな問題点を解決する
ために、B/C 間に組成を変化させた InGaAsP あるいは
InGaAlAs 等の混晶層を挿入することが行われている。
In recent years, HBTs combining InP and InGaAs have been actively developed. This is because the electron mobility in the InGaAs layer is high, and therefore it is more suitable for high-speed operation than the AlGaAs / GaAs HBT. However, the InGaAs layer was used as the collector layer.
HBT has a problem that the breakdown voltage is low. To solve this problem, a double hetero structure using an InP layer as the collector is adopted. In this case, the base /
The band discontinuity of the conduction band existing between the collectors (B / C) occurs as a new problem. In order to solve this new problem, InGaAsP whose composition was changed between B / C or
Inserting a mixed crystal layer such as InGaAlAs is performed.

【0004】ここで、InP 基板は破損しやすくまた高価
であるために、上記の InP/InGaAs系 HBT を他の基板上
に作製することが行われ始めており、現在のところ、基
板としては Si が用いられている。Si 基板と InP ある
いは InGaAs との格子定数が大きく異なるために、Si
基板上に作製した InP/InGaAs 系 HBT には転位等の欠
陥が多く存在する。しかし、中性ベース領域に存在する
欠陥は HBT の特性に影響を及ぼさないために、比較的
良好なデバイス特性を示す。この性質は、Si基板上に作
製した InP/InGaAs 系 HBT に特有なものであり、Si 基
板上に作製した AlGaAs/GaAs 系 HBT では観測されな
い。しかしながら、InP/InGaAs 系 HBTにおいては、主
として E/B 界面に存在する欠陥がデバイス特性に悪影
響を及ぼす。具体的には、コレクタ電流密度が小さい場
合に電流利得が小さいという現象である。この悪影響を
取り除くことができれば、結晶欠陥が多いにも拘らず、
さらに良好な特性を示すデバイスの作製が可能となる。
因みに、格子整合する InP基板上に作製した InP/InGaA
s 系 HBT では、欠陥が少ないために、コレクタ電流密
度が小さい場合でも大きな電流利得が得られている。
Since the InP substrate is easily damaged and expensive, it has been started to produce the above InP / InGaAs HBT on another substrate. At present, Si is used as the substrate. It is used. Due to the large difference in lattice constant between the Si substrate and InP or InGaAs,
InP / InGaAs HBTs fabricated on the substrate have many defects such as dislocations. However, the defects existing in the neutral base region do not affect the characteristics of the HBT, and thus show relatively good device characteristics. This property is unique to InP / InGaAs-based HBTs fabricated on Si substrates and is not observed in AlGaAs / GaAs-based HBTs fabricated on Si substrates. However, in InP / InGaAs HBTs, defects mainly at the E / B interface adversely affect the device characteristics. Specifically, it is a phenomenon that the current gain is small when the collector current density is small. If this adverse effect can be eliminated, despite many crystal defects,
It becomes possible to fabricate a device exhibiting further excellent characteristics.
By the way, InP / InGaA fabricated on InP substrate with lattice matching.
Since the s-series HBT has few defects, a large current gain is obtained even when the collector current density is small.

【0005】[0005]

【発明が解決しようとする課題】従来技術は上述したよ
うな課題を有していた。
The prior art has the above-mentioned problems.

【0006】本発明の目的は、上記の従来技術の有して
いた課題を解決して、Si 基板上に形成する InP/InGaAs
系 HBT において、結晶中に存在する欠陥が HBT の特
性に及ぼす悪影響の少ない構成の HBT を提供すること
にある。
An object of the present invention is to solve the above problems of the prior art and to form InP / InGaAs formed on a Si substrate.
It is to provide a HBT having a structure in which defects existing in the crystal of the system HBT do not have a bad influence on the characteristics of the HBT.

【0007】[0007]

【課題を解決するための手段】上記目的は、Si 基板上
に形成した InP/InGaAs 系 HBT において、ベース層‐
エミッタ層(E/B)間に徐々に組成を変えた四元混晶層あ
るいは五元混晶層を設けたことを特徴とする HBT とす
ることによって解決することができる。
[Means for Solving the Problems] The above-mentioned object is to provide a base layer for InP / InGaAs HBTs formed on a Si substrate.
This can be solved by using an HBT characterized in that a quaternary mixed crystal layer or a quaternary mixed crystal layer whose composition is gradually changed is provided between the emitter layers (E / B).

【0008】[0008]

【作用】上記混晶層を挿入することによって、E/B 間に
存在する欠陥が電気的に不活性になり、これによって、
コレクタ電流密度が小さい場合にも電流利得を大きくす
ることができる。
[Function] By inserting the mixed crystal layer, defects existing between E / B become electrically inactive, and thereby,
The current gain can be increased even when the collector current density is low.

【0009】[0009]

【実施例】以下、本発明 HBT の構成について実施例に
よって具体的に説明する。
EXAMPLES The structure of the HBT of the present invention will be described in detail below with reference to examples.

【0010】図1は本発明 HBT の一実施例である Si
基板上の InP/InGaAs の概略構成を示す断面図で、1は
InP n 型エミッタ層、2は InGaAsP 四元混晶、3は
InGaAs p型ベース層、4はアンドープ InGaAs コレク
タ層、5は InGaAs 電極層、6は Si 基板を示す。InGa
AsP 四元結晶では、格子定数が InP 基板の格子定数と
等しく、バンドギャップが連続的に変化するように組成
を変化させる。図2は、この際のエネルギーバンド図を
示した図である。2の四元混晶層の格子定数は InP の
格子定数と一致しており、In 、Ga 、As 、P の組成を
徐々に変化させることにより、バンドギャップを徐々に
変化させている。また、その不純物濃度はエミッタのド
ーピング濃度以下である。
FIG. 1 shows one embodiment of HBT of the present invention, Si.
A cross-sectional view showing the schematic structure of InP / InGaAs on the substrate.
InP n-type emitter layer, 2 for InGaAsP quaternary mixed crystal, 3 for
InGaAs p-type base layer, 4 is an undoped InGaAs collector layer, 5 is an InGaAs electrode layer, and 6 is a Si substrate. InGa
In the AsP quaternary crystal, the lattice constant is equal to that of the InP substrate, and the composition is changed so that the band gap changes continuously. FIG. 2 is a diagram showing an energy band diagram in this case. The lattice constant of the quaternary mixed crystal layer of No. 2 matches the lattice constant of InP, and the band gap is gradually changed by gradually changing the composition of In, Ga, As, and P. Further, the impurity concentration is equal to or lower than the doping concentration of the emitter.

【0011】Si 基板上に作製した InP/InGaAs 系 HBT
には、転位等の欠陥が多く存在するが、中性ベース領域
に存在する欠陥は HBT の特性に影響を及ぼさないため
に、比較的良好なデバイス特性を示す。しかし、この H
BT においては、E/B 界面に存在する欠陥だけがデバイ
ス特性に悪影響を及ぼす。すなわち、InP/InGaAs の界
面に存在する欠陥がデバイス特性に影響を及ぼすことか
ら、本発明においては、この界面に InGaAsP 四元混晶
層を設けたものである。図1において、べース領域は高
濃度にドーピングされているので、主にエミッタ側に空
乏層が伸びる。従って、InGaAsP 四元混晶層の膜厚は、
この空乏層の厚さ(約200nm)以下で、電子のドブロイ波
長(約5nm)以上であれば良い。つまり、本発明では、In
P/InGaAsの界面に厚さが5〜200nm程度の InGaAsP 四元
混晶層を挿入することによって、デバイス特性への悪影
響を減少させることができ、コレクタ電流密度が小さい
場合にも電流利得を大きくすることができる。
InP / InGaAs HBT fabricated on Si substrate
Although many defects such as dislocations are present in the Al2O3, the defects existing in the neutral base region do not affect the characteristics of the HBT, and thus show relatively good device characteristics. But this H
In BT, only defects existing at the E / B interface adversely affect the device characteristics. That is, since the defects existing at the InP / InGaAs interface affect the device characteristics, the InGaAsP quaternary mixed crystal layer is provided at this interface in the present invention. In FIG. 1, since the base region is heavily doped, the depletion layer mainly extends to the emitter side. Therefore, the film thickness of the InGaAsP quaternary mixed crystal layer is
The depletion layer may have a thickness (about 200 nm) or less and an electron de Broglie wavelength (about 5 nm) or more. That is, in the present invention, In
By inserting an InGaAsP quaternary mixed crystal layer with a thickness of about 5 to 200 nm at the P / InGaAs interface, it is possible to reduce adverse effects on device characteristics and to increase the current gain even when the collector current density is small. can do.

【0012】なお、以上の例においては、四元混晶とし
て InGaAsP を用いた場合について説明したが、本発明
は、InGaAlAs 混晶にも、また、InGaAlAsP 等の五元混
晶にも適用することができる。
In the above example, the case where InGaAsP is used as the quaternary mixed crystal has been described, but the present invention can be applied to the InGaAlAs mixed crystal and to the quaternary mixed crystal such as InGaAlAsP. You can

【0013】[0013]

【発明の効果】以上述べてきたように、Si 基板上に形
成する InP/InGaAs HBT を本発明構成の HBT とするこ
とによって、従来技術の有していた課題を解決して、結
晶中に存在する欠陥が HBT の特性に及ぼす悪影響の少
ない構成の HBT を提供することができた。
As described above, by using the InP / InGaAs HBT formed on the Si substrate as the HBT having the constitution of the present invention, the problems of the prior art can be solved and the existence of HBT in the crystal can be solved. It was possible to provide an HBT with a configuration in which the resulting defects have less adverse effects on the properties of the HBT.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明 HBT の一実施例の概略構成を示す断面
図。
FIG. 1 is a sectional view showing a schematic configuration of an embodiment of an HBT of the present invention.

【図2】図1構成 HBT のエネルギーバンド図。FIG. 2 is an energy band diagram of the HBT shown in FIG.

【符号の説明】[Explanation of symbols]

1…n型 InP エミッタ層、2…InGaAsP 四元混晶層、
3…p型 InGaAs ベース層、4…アンドープ InGaAs コ
レクタ層、5…n型 InGaAs 電極層、6…Si 基板。
1 ... n-type InP emitter layer, 2 ... InGaAsP quaternary mixed crystal layer,
3 ... p-type InGaAs base layer, 4 ... undoped InGaAs collector layer, 5 ... n-type InGaAs electrode layer, 6 ... Si substrate.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】Si 基板上に形成した InP/InGaAs 系ヘテ
ロ接合バイポーラトランジスタにおいて、ベース層‐エ
ミッタ層間に徐々に組成を変えた四元混晶層あるいは五
元混晶層を設けたことを特徴とするヘテロ接合バイポー
ラトランジスタ。
1. An InP / InGaAs heterojunction bipolar transistor formed on a Si substrate, characterized in that a quaternary mixed crystal layer or a quaternary mixed crystal layer whose composition is gradually changed is provided between a base layer and an emitter layer. And a heterojunction bipolar transistor.
JP5002976A 1993-01-12 1993-01-12 Hetero junction bipolar transistor Pending JPH06209007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5002976A JPH06209007A (en) 1993-01-12 1993-01-12 Hetero junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5002976A JPH06209007A (en) 1993-01-12 1993-01-12 Hetero junction bipolar transistor

Publications (1)

Publication Number Publication Date
JPH06209007A true JPH06209007A (en) 1994-07-26

Family

ID=11544407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5002976A Pending JPH06209007A (en) 1993-01-12 1993-01-12 Hetero junction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH06209007A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462362B1 (en) * 1999-11-15 2002-10-08 Nec Corporation Heterojunction bipolar transistor having prevention layer between base and emitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462362B1 (en) * 1999-11-15 2002-10-08 Nec Corporation Heterojunction bipolar transistor having prevention layer between base and emitter

Similar Documents

Publication Publication Date Title
US5907159A (en) Hot electron device and a resonant tunneling hot electron device
US6759697B2 (en) Heterojunction bipolar transistor
US5349201A (en) NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
US4958208A (en) Bipolar transistor with abrupt potential discontinuity in collector region
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
US5371389A (en) Heterojunction bipolar transistor with base layer having graded bandgap
US5041882A (en) Heterojunction bipolar transistor
JP2914049B2 (en) Compound semiconductor substrate having heterojunction and field effect transistor using the same
US5571732A (en) Method for fabricating a bipolar transistor
US7482643B2 (en) Semiconductor device
US4926232A (en) Resonant-tunneling bipolar transistor
JP3415608B2 (en) Hetero bipolar transistor
JPH07273311A (en) Band-to-band resonant tunneling transistor
JP3047055B2 (en) Heterojunction type phototransistor
JPH06209007A (en) Hetero junction bipolar transistor
JP3282115B2 (en) Heterojunction transistor
JP2621854B2 (en) High mobility transistor
JPH07326629A (en) Heterojunction bipolar transistor
JP3255973B2 (en) Semiconductor device
JPH11121461A (en) Heterojunction bipolar transistor
JP2780328B2 (en) Heterojunction bipolar transistor
JP3990989B2 (en) Hetero bipolar transistor
JPH05175221A (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH0536708A (en) Heterojunction bipolar transistor
JPH061782B2 (en) Semiconductor device