JPH0619686A - 乗算回路及び乗算回路を有する画像処理装置 - Google Patents
乗算回路及び乗算回路を有する画像処理装置Info
- Publication number
- JPH0619686A JPH0619686A JP4175428A JP17542892A JPH0619686A JP H0619686 A JPH0619686 A JP H0619686A JP 4175428 A JP4175428 A JP 4175428A JP 17542892 A JP17542892 A JP 17542892A JP H0619686 A JPH0619686 A JP H0619686A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- multiplication
- supplied
- circuit
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Color Image Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 乗数が固定されている、又は半固定乗数であ
るとき、回路規模が小さく、又、高速動作する乗算回路
を提供する。 【構成】 被乗数である可変の入力データが供給される
第１シフタ１及び第２シフタ２と、上記第１及び第２シ
フタからそれぞれ供給されるデータを加算する加算手段
５と、２nにて表される固定乗数あるいは(２n＋２m)
(n、mは整数)にて表される半固定乗数が供給され、上記
固定又は半固定乗数に対応した数であり上記第１及び第
２シフタへ送出するそれぞれのシフト数を決定し、又、
供給される乗数が２nで表されるとき上記第１シフタ又
は上記第２シフタのいずれかの出力データを０とする信
号を上記加算手段へ送出するシフト数制御手段３と、を
備えたことを特徴とする。
るとき、回路規模が小さく、又、高速動作する乗算回路
を提供する。 【構成】 被乗数である可変の入力データが供給される
第１シフタ１及び第２シフタ２と、上記第１及び第２シ
フタからそれぞれ供給されるデータを加算する加算手段
５と、２nにて表される固定乗数あるいは(２n＋２m)
(n、mは整数)にて表される半固定乗数が供給され、上記
固定又は半固定乗数に対応した数であり上記第１及び第
２シフタへ送出するそれぞれのシフト数を決定し、又、
供給される乗数が２nで表されるとき上記第１シフタ又
は上記第２シフタのいずれかの出力データを０とする信
号を上記加算手段へ送出するシフト数制御手段３と、を
備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば画像処理におけ
る色処理装置等に使用される乗算回路に関する。
る色処理装置等に使用される乗算回路に関する。
【０００２】
【従来の技術とその課題】例えば、y＝５r＋６g＋８b
… Ａ式 という計算を行い、yを求めて次のプロセスに
y値を引き渡す回路が要求されているとする。ここでr、
g、bは可変データであり上記演算を行う回路に並列に供
給される。上記Ａ式を実現するためには、まず第１ステ
ップで５r、６g、８bの演算を行い、第２及び第３ステ
ップにてyを求める演算を行う。
… Ａ式 という計算を行い、yを求めて次のプロセスに
y値を引き渡す回路が要求されているとする。ここでr、
g、bは可変データであり上記演算を行う回路に並列に供
給される。上記Ａ式を実現するためには、まず第１ステ
ップで５r、６g、８bの演算を行い、第２及び第３ステ
ップにてyを求める演算を行う。
【０００３】ところが上記第１ステップにて、従来技術
による公知の乗数可変データ用乗算回路を使用したので
は、ｒ，ｇ，ｂが並列にそれぞれ供給されるため３個の
乗算回路が必要となるので、回路規模が大きくなり、
又、回路全体のクロック周波数も乗算時間に制限を受け
て遅くなるという問題点がある。本発明はこのような問
題点を解決するためになされたもので、特に２n又は(２
n＋２m) (n、mは整数)にて示される乗数であり各演算
において変化しない乗数であるとき、回路規模が小さ
く、又、高速動作する乗算回路を提供することを目的と
する。又、本発明は、このような乗算回路を使用した画
像処理装置を提供することを他の目的とする。
による公知の乗数可変データ用乗算回路を使用したので
は、ｒ，ｇ，ｂが並列にそれぞれ供給されるため３個の
乗算回路が必要となるので、回路規模が大きくなり、
又、回路全体のクロック周波数も乗算時間に制限を受け
て遅くなるという問題点がある。本発明はこのような問
題点を解決するためになされたもので、特に２n又は(２
n＋２m) (n、mは整数)にて示される乗数であり各演算
において変化しない乗数であるとき、回路規模が小さ
く、又、高速動作する乗算回路を提供することを目的と
する。又、本発明は、このような乗算回路を使用した画
像処理装置を提供することを他の目的とする。
【０００４】
【課題を解決するための手段とその作用】本発明の乗算
回路は、被乗数である可変の入力データが供給される第
１シフタ及び第２シフタと、上記第１及び第２シフタか
らそれぞれ供給されるデータを加算する加算手段と、２
n又は(２n＋２m) (n、mは整数)にて表され各演算にて
変化しない固定乗数が供給され、上記固定乗数に対応し
た数であり上記第１及び第２シフタへ送出するそれぞれ
のシフト数を決定し、又、供給される乗数が２nで表さ
れるとき上記第１又は第２シフタのいずれかの出力デー
タを０とする信号を上記加算手段へ送出するシフト数制
御手段と、を備えたことを特徴とする。
回路は、被乗数である可変の入力データが供給される第
１シフタ及び第２シフタと、上記第１及び第２シフタか
らそれぞれ供給されるデータを加算する加算手段と、２
n又は(２n＋２m) (n、mは整数)にて表され各演算にて
変化しない固定乗数が供給され、上記固定乗数に対応し
た数であり上記第１及び第２シフタへ送出するそれぞれ
のシフト数を決定し、又、供給される乗数が２nで表さ
れるとき上記第１又は第２シフタのいずれかの出力デー
タを０とする信号を上記加算手段へ送出するシフト数制
御手段と、を備えたことを特徴とする。
【０００５】尚、上記それぞれのシフト数は、上記固定
乗数が２nにて表されるときにはｎの値及び０であり、
上記固定乗数が２n＋２mにて表されるときにはｎ及びｍ
の値とすることができる。
乗数が２nにて表されるときにはｎの値及び０であり、
上記固定乗数が２n＋２mにて表されるときにはｎ及びｍ
の値とすることができる。
【０００６】このように構成することで、第１及び第２
シフタは、シフト数制御手段が送出するシフト数分入力
データをシフトすることで乗算演算を行い、加算手段は
第１及び第２のシフタが送出する乗算演算結果を加算す
る。このように乗算回路の回路構成は２つのシフタと一
つの加算手段にて構成でき、第１及び第２のシフタ及び
加算手段は、加算器を多数使用する従来の乗算器に比べ
回路規模を縮小するように作用する。
シフタは、シフト数制御手段が送出するシフト数分入力
データをシフトすることで乗算演算を行い、加算手段は
第１及び第２のシフタが送出する乗算演算結果を加算す
る。このように乗算回路の回路構成は２つのシフタと一
つの加算手段にて構成でき、第１及び第２のシフタ及び
加算手段は、加算器を多数使用する従来の乗算器に比べ
回路規模を縮小するように作用する。
【０００７】又、本発明の画像処理装置は、被乗数であ
り変化する、赤、緑、青の各画像情報が供給され、該被
乗数と変化する乗算係数との乗算演算及び該乗算演算結
果の加算演算を行う乗算器と、上記乗算器にて使用する
上記乗算係数を格納する乗算係数格納手段と、上記乗算
係数格納手段から上記乗算器へ送出する上記乗算係数を
指定する指定信号を発生する手段と、入力データである
上記各画像情報と各演算にて変化しない固定乗数との乗
算演算及び該乗算演算結果の加算演算から構成され上記
指定信号を作成するための条件式を格納する手段と、上
記条件式に示す乗算演算を実行する請求項１記載の構成
からなる乗算回路とを有する色相分割判定手段と、を備
えたことを特徴とする。
り変化する、赤、緑、青の各画像情報が供給され、該被
乗数と変化する乗算係数との乗算演算及び該乗算演算結
果の加算演算を行う乗算器と、上記乗算器にて使用する
上記乗算係数を格納する乗算係数格納手段と、上記乗算
係数格納手段から上記乗算器へ送出する上記乗算係数を
指定する指定信号を発生する手段と、入力データである
上記各画像情報と各演算にて変化しない固定乗数との乗
算演算及び該乗算演算結果の加算演算から構成され上記
指定信号を作成するための条件式を格納する手段と、上
記条件式に示す乗算演算を実行する請求項１記載の構成
からなる乗算回路とを有する色相分割判定手段と、を備
えたことを特徴とする。
【０００８】このように構成することで、色相分割判定
手段は、条件式に示される乗算演算を行う手段として上
述した乗算回路を使用することで、従来の乗算器を使用
した場合に比べ回路規模を縮小するように作用する。
手段は、条件式に示される乗算演算を行う手段として上
述した乗算回路を使用することで、従来の乗算器を使用
した場合に比べ回路規模を縮小するように作用する。
【０００９】
【実施例】本発明の一実施例を図１を参照し以下に説明
する。尚、具体的演算例として、y＝１０・Ｘ …Ｂ式
を用いる。ここで１０は演算毎に変化しない固定した
乗数であり、Ｘは被乗数であって可変な入力データであ
る。上記Ｂ式は、y＝１０・Ｘ＝(２3＋２1)Ｘ＝２3Ｘ＋
２1Ｘ と変形することができる。これを２進数表示す
ると、y＝(１０１０)2Ｘ＝(１０００)2Ｘ＋(１０)2Ｘ
と表現することができる。この表現から分かるように、
yは、入力データＸを３ビット左へシフトさせた値、(１
０００)2Ｘと、１ビット左へシフトさせた値、(１０)2
Ｘとを加算することで求めることができる。
する。尚、具体的演算例として、y＝１０・Ｘ …Ｂ式
を用いる。ここで１０は演算毎に変化しない固定した
乗数であり、Ｘは被乗数であって可変な入力データであ
る。上記Ｂ式は、y＝１０・Ｘ＝(２3＋２1)Ｘ＝２3Ｘ＋
２1Ｘ と変形することができる。これを２進数表示す
ると、y＝(１０１０)2Ｘ＝(１０００)2Ｘ＋(１０)2Ｘ
と表現することができる。この表現から分かるように、
yは、入力データＸを３ビット左へシフトさせた値、(１
０００)2Ｘと、１ビット左へシフトさせた値、(１０)2
Ｘとを加算することで求めることができる。
【００１０】上述したことを利用した乗算回路の一例を
図１に示す。２nあるいは(２n＋２m) (n、mは整数)に
て表される乗数がシフト数制御回路３に供給される。シ
フト数制御回路３は、供給される乗数に応じて後述する
第１及び第２バレルシフタ１,２へ供給する、表１に示
すsn値、sm値であるシフト数を決定し、さらにシフト数
制御回路３に供給される乗数が、２,４,８…のような２
nで表される数値であるときには、０のシフト数が供給
された上記第１又は第２バレルシフタ１,２から加算器
５へ供給されるデータを０にする制御信号szをラッチ回
路４を介して加算器５へ送出する動作を行うものであ
る。尚、表１には乗数として１から１０までのそれぞれ
に対応するsn値等を記載している。
図１に示す。２nあるいは(２n＋２m) (n、mは整数)に
て表される乗数がシフト数制御回路３に供給される。シ
フト数制御回路３は、供給される乗数に応じて後述する
第１及び第２バレルシフタ１,２へ供給する、表１に示
すsn値、sm値であるシフト数を決定し、さらにシフト数
制御回路３に供給される乗数が、２,４,８…のような２
nで表される数値であるときには、０のシフト数が供給
された上記第１又は第２バレルシフタ１,２から加算器
５へ供給されるデータを０にする制御信号szをラッチ回
路４を介して加算器５へ送出する動作を行うものであ
る。尚、表１には乗数として１から１０までのそれぞれ
に対応するsn値等を記載している。
【００１１】
【表１】
【００１２】尚、上記sn値及びsm値は以下のようにして
定められる。例えば乗数が１０である場合を例にとる
と、１０は上述したように(１０００)2＋(１０)2に分け
られ、sn値は(１０００)2における０の数を示すもの
で、この場合０の数は３つであるので、sn値は２進数で
表すと「０１１」となる。同様にsm値は(１０)2における
０の数を示すもので、この場合０の数は１つであるの
で、sm値は２進数で表すと「００１」となる。その他の乗
数においても同様にsn値、sm値が決定される。尚、結果
として乗数が２n＋２mにて表現できる場合には、ｎ，ｍ
の値がそれぞれｓｎ値、ｓｍ値となる。
定められる。例えば乗数が１０である場合を例にとる
と、１０は上述したように(１０００)2＋(１０)2に分け
られ、sn値は(１０００)2における０の数を示すもの
で、この場合０の数は３つであるので、sn値は２進数で
表すと「０１１」となる。同様にsm値は(１０)2における
０の数を示すもので、この場合０の数は１つであるの
で、sm値は２進数で表すと「００１」となる。その他の乗
数においても同様にsn値、sm値が決定される。尚、結果
として乗数が２n＋２mにて表現できる場合には、ｎ，ｍ
の値がそれぞれｓｎ値、ｓｍ値となる。
【００１３】又、シフト数制御手段３は例えば以下のよ
うな構成部分から構成できる。即ち、供給された乗数が
２nあるいは２n＋２mのいずれにて表現できるのかを判
断する判断回路と、乗数が２n＋２mにて表現されると判
断したとき該乗数を２n＋２mの形に変換する変換回路
と、ｎ，ｍの値をシフト数とし第１バレルシフタ１及び
第２バレルシフタ２へ送出する送出回路と、乗数が２n
にて表現されると判断したときには上記制御信号ｓｚを
「１」とする制御信号作成回路とから構成される。尚、
上記判断回路は、例えば８ビットでパラレルに供給され
る乗数データ内に存在する「１」の数を計数する回路に
て構成でき、上記「１」のビットデータが１つ存在すれ
ば上記乗数を２nにて表現できると判断し、上記「１」
のビットデータが２つ存在すれば上記乗数を２n＋２mに
て表現できると判断する。
うな構成部分から構成できる。即ち、供給された乗数が
２nあるいは２n＋２mのいずれにて表現できるのかを判
断する判断回路と、乗数が２n＋２mにて表現されると判
断したとき該乗数を２n＋２mの形に変換する変換回路
と、ｎ，ｍの値をシフト数とし第１バレルシフタ１及び
第２バレルシフタ２へ送出する送出回路と、乗数が２n
にて表現されると判断したときには上記制御信号ｓｚを
「１」とする制御信号作成回路とから構成される。尚、
上記判断回路は、例えば８ビットでパラレルに供給され
る乗数データ内に存在する「１」の数を計数する回路に
て構成でき、上記「１」のビットデータが１つ存在すれ
ば上記乗数を２nにて表現できると判断し、上記「１」
のビットデータが２つ存在すれば上記乗数を２n＋２mに
て表現できると判断する。
【００１４】又、上述のように乗数が供給される毎にsn
値等を算出するのではなく、シフト数制御回路３は、供
給される乗数値に対するsn値及びsm値を予め求めたテー
ブルを格納し、供給される乗数に対応してこのテーブル
を参照しsn値、sm値を送出するようにしても良い。この
ようにテーブルを使用する場合には、上述したシフト数
制御回路３に備わる判断回路等の回路は不要である。
値等を算出するのではなく、シフト数制御回路３は、供
給される乗数値に対するsn値及びsm値を予め求めたテー
ブルを格納し、供給される乗数に対応してこのテーブル
を参照しsn値、sm値を送出するようにしても良い。この
ようにテーブルを使用する場合には、上述したシフト数
制御回路３に備わる判断回路等の回路は不要である。
【００１５】又、上述したように乗数を２つに分割する
理由であるが、乗数によってはもち論３つ以上に分割す
ることもできるが、そうした場合にはそれに対応して後
述するバレルシフタの数が増え、よって上記sn値等もそ
れに対応する種類が必要になり、本実施例に示すように
構成される乗算回路では演算速度の面から従来の乗算器
に劣る場合が生じるためである。
理由であるが、乗数によってはもち論３つ以上に分割す
ることもできるが、そうした場合にはそれに対応して後
述するバレルシフタの数が増え、よって上記sn値等もそ
れに対応する種類が必要になり、本実施例に示すように
構成される乗算回路では演算速度の面から従来の乗算器
に劣る場合が生じるためである。
【００１６】又、本実施例の乗算回路においてシフト数
制御回路３に供給可能な乗数は、表２に示す値であり、
例えば１０までの値にあっては、１から６、８から１０
であり、７は本実施例では演算対象外である。しかし、
７の代わりに６や８を使用し演算しても演算結果に支障
のないような演算を行う装置については本実施例の乗算
回路を用いることもできる。
制御回路３に供給可能な乗数は、表２に示す値であり、
例えば１０までの値にあっては、１から６、８から１０
であり、７は本実施例では演算対象外である。しかし、
７の代わりに６や８を使用し演算しても演算結果に支障
のないような演算を行う装置については本実施例の乗算
回路を用いることもできる。
【００１７】
【表２】
【００１８】このようなシフト数制御回路３の出力側
は、第１バレルシフタ１、第２バレルシフタ２、及びラ
ッチ回路４へそれぞれ接続される。このようなシフト数
制御回路３は、例えば乗数として上記例の場合の１０を
考えると、表１に示すように、sn値に相当する「０１
１」、即ちシフト数は３ビットを示す、の値を第１バレ
ルシフタ１へ送出し、sm値に相当する「００１」、即ちシ
フト数は１ビットを示す、の値を第２バレルシフタ２へ
送出し、sz値に相当する「０」の値をラッチ回路４へそれ
ぞれ送出する。
は、第１バレルシフタ１、第２バレルシフタ２、及びラ
ッチ回路４へそれぞれ接続される。このようなシフト数
制御回路３は、例えば乗数として上記例の場合の１０を
考えると、表１に示すように、sn値に相当する「０１
１」、即ちシフト数は３ビットを示す、の値を第１バレ
ルシフタ１へ送出し、sm値に相当する「００１」、即ちシ
フト数は１ビットを示す、の値を第２バレルシフタ２へ
送出し、sz値に相当する「０」の値をラッチ回路４へそれ
ぞれ送出する。
【００１９】一方、被乗数であり上記例ではＸに相当す
る可変の入力データは第１バレルシフタ１及び第２バレ
ルシフタ２へそれぞれ供給される。尚、具体例な上記入
力データとしては、例えば画像処理における色処理を行
うため画素データにおけるＲ、Ｇ、Ｂの各データ、音声
処理を行うための音声データ等が考えられる。
る可変の入力データは第１バレルシフタ１及び第２バレ
ルシフタ２へそれぞれ供給される。尚、具体例な上記入
力データとしては、例えば画像処理における色処理を行
うため画素データにおけるＲ、Ｇ、Ｂの各データ、音声
処理を行うための音声データ等が考えられる。
【００２０】第１バレルシフタ１は、シフト数制御回路
３から供給される上記sn値に応じたビット数分、供給さ
れた入力データを左へシフトする。第２バレルシフタ２
も同様に、シフト数制御回路３から供給される上記smの
値に応じたビット数分、供給された入力データを左へシ
フトする。上記例では、第１バレルシフタ１は、入力デ
ータＸを３ビット分左へシフトし、第２バレルシフタ２
は入力データＸを１ビット分左へシフトする。尚、乗数
が１０以下の場合において、第１バレルシフタ１及び第
２バレルシフタ２に供給される被乗数に対してシフトさ
れ送出される出力データを表３に示す。
３から供給される上記sn値に応じたビット数分、供給さ
れた入力データを左へシフトする。第２バレルシフタ２
も同様に、シフト数制御回路３から供給される上記smの
値に応じたビット数分、供給された入力データを左へシ
フトする。上記例では、第１バレルシフタ１は、入力デ
ータＸを３ビット分左へシフトし、第２バレルシフタ２
は入力データＸを１ビット分左へシフトする。尚、乗数
が１０以下の場合において、第１バレルシフタ１及び第
２バレルシフタ２に供給される被乗数に対してシフトさ
れ送出される出力データを表３に示す。
【００２１】
【表３】
【００２２】第１バレルシフタ１及び第２バレルシフタ
２の出力側はそれぞれ加算器５に接続される。又、第１
及び第２バレルシフタ１,２から加算器５へデータが供
給されるタイミングとシフト数制御回路３が送出するsz
値を加算器５へ送出するタイミングとを一致させるため
のラッチ回路４の出力側も加算器５に接続される。加算
器５の出力側は出力ラッチ６に接続される。
２の出力側はそれぞれ加算器５に接続される。又、第１
及び第２バレルシフタ１,２から加算器５へデータが供
給されるタイミングとシフト数制御回路３が送出するsz
値を加算器５へ送出するタイミングとを一致させるため
のラッチ回路４の出力側も加算器５に接続される。加算
器５の出力側は出力ラッチ６に接続される。
【００２３】加算器５は、第１バレルシフタ１と第２バ
レルシフタ２とから供給されるデータを加算する回路で
あるが、上述したように、シフト数制御回路３に供給さ
れる乗数が、２,４,８…のような２nで表される数値で
あるときには、加算演算を行わずとも第１バレルシフタ
１又は第２バレルシフタ２のいずれかから供給されるデ
ータがそのまま乗算結果データである。よってこのよう
な場合、シフト数制御回路３からラッチ回路４を介して
例えば「１」の制御信号szが加算器５に供給され、加算器
５は上記第１及び第２バレルシフタ１,２から供給され
るデータの内、０のシフト数が供給されたバレルスフタ
から供給されるデータを０とし、加算演算を行う。
レルシフタ２とから供給されるデータを加算する回路で
あるが、上述したように、シフト数制御回路３に供給さ
れる乗数が、２,４,８…のような２nで表される数値で
あるときには、加算演算を行わずとも第１バレルシフタ
１又は第２バレルシフタ２のいずれかから供給されるデ
ータがそのまま乗算結果データである。よってこのよう
な場合、シフト数制御回路３からラッチ回路４を介して
例えば「１」の制御信号szが加算器５に供給され、加算器
５は上記第１及び第２バレルシフタ１,２から供給され
るデータの内、０のシフト数が供給されたバレルスフタ
から供給されるデータを０とし、加算演算を行う。
【００２４】尚、第１バレルシフタ１、第２バレルシフ
タ２、ラッチ回路４、及び出力ラッチ６には、当該乗算
回路が備わる例えば画像処理装置におけるシステムクロ
ックがそれぞれ供給される。
タ２、ラッチ回路４、及び出力ラッチ６には、当該乗算
回路が備わる例えば画像処理装置におけるシステムクロ
ックがそれぞれ供給される。
【００２５】このように構成される乗算回路の動作を以
下に説明する。尚、乗数としては上記例と同じ「１０」を
用い、入力データをＸとする。シフト数制御回路３に
は、乗数「１０」が供給され、シフト数制御回路３は、
「１０」に対応するsn値である「０１１」の値を第１バレル
シフタ１へ送出し、又、sm値である「００１」の値を第２
バレルシフタ２へ送出し、sz値である「０」をラッチ回路
４へ送出する。
下に説明する。尚、乗数としては上記例と同じ「１０」を
用い、入力データをＸとする。シフト数制御回路３に
は、乗数「１０」が供給され、シフト数制御回路３は、
「１０」に対応するsn値である「０１１」の値を第１バレル
シフタ１へ送出し、又、sm値である「００１」の値を第２
バレルシフタ２へ送出し、sz値である「０」をラッチ回路
４へ送出する。
【００２６】よって第１バレルシフタ１は、供給される
sn値「０１１」に従い入力データＸを３ビット分左へシフ
トする。よって入力データＸは、第１バレルシフタ１に
よって８倍されたことになる。同様に、第２バレルシフ
タ２は、供給されるsm値「００１」に従い入力データＸを
１ビット分左へシフトする。よって入力データＸは、第
２バレルシフタ２によって２倍されたことになる。尚、
「１０」は２のべき乗数ではないので、上記sz値は０であ
る。
sn値「０１１」に従い入力データＸを３ビット分左へシフ
トする。よって入力データＸは、第１バレルシフタ１に
よって８倍されたことになる。同様に、第２バレルシフ
タ２は、供給されるsm値「００１」に従い入力データＸを
１ビット分左へシフトする。よって入力データＸは、第
２バレルシフタ２によって２倍されたことになる。尚、
「１０」は２のべき乗数ではないので、上記sz値は０であ
る。
【００２７】加算器５は、第１バレルシフタ１から供給
される８倍の入力データＸと第２バレルシフタ２から供
給される２倍の入力データＸとを加算し、１０倍の入力
データＸとし、出力ラッチ６を介して演算結果として送
出する。
される８倍の入力データＸと第２バレルシフタ２から供
給される２倍の入力データＸとを加算し、１０倍の入力
データＸとし、出力ラッチ６を介して演算結果として送
出する。
【００２８】このように本実施例の乗算回路の構成要素
は、主にシフタ及び加算器により構成されているので、
回路規模が小さく、又、固定、半固定乗数の乗算を高速
に実行することができる。
は、主にシフタ及び加算器により構成されているので、
回路規模が小さく、又、固定、半固定乗数の乗算を高速
に実行することができる。
【００２９】次に、上述したような乗算回路を画像処理
装置に使用する場合を説明する。この画像処理装置は、
画像処理されるＲ、Ｇ、Ｂの画像データをＰ＝aＲ＋bＧ
＋cＢ＋d の式により、マゼンタ:Ｍ、シアン:Ｃ、イエ
ロー:Ｙ、ブラック:Ｂkのいずれかに補色変換するもの
であり、図２に示されるような構成を有する。
装置に使用する場合を説明する。この画像処理装置は、
画像処理されるＲ、Ｇ、Ｂの画像データをＰ＝aＲ＋bＧ
＋cＢ＋d の式により、マゼンタ:Ｍ、シアン:Ｃ、イエ
ロー:Ｙ、ブラック:Ｂkのいずれかに補色変換するもの
であり、図２に示されるような構成を有する。
【００３０】乗算器１０には、Ｒ、Ｇ、Ｂの画像データ
と、乗算係数格納レジスタ１２から上記Ｐを求める式に
おけるa,b,cの各乗算係数とが供給され、乗算器１０は
上記Ｐを求める上述の式にて示される演算を行う。又、
Ｒ、Ｇ、Ｂの画像データは色相分割判定器１１に供給さ
れる。色相分割判定器１１は、画素のＲ、Ｇ、Ｂの配合
度合により、上記乗算係数格納レジスタ１２に格納され
る複数の乗算係数の内、いずれの乗算係数が最適かを判
定する回路であり、 Ｒ＋５Ｇ−６Ｂ＜０、 ３Ｇ
−Ｒ−２Ｂ＜０、 … という判定式に従い供給さ
れる画像データを同時に演算して真／偽を判定する。上
述した実施例に示す乗算回路は、上記色相分割判定器１
１内に設けられ、被乗数であるＲ、Ｇ、Ｂの画像データ
と固定された乗数との乗算を上述した条件式に示される
ように行う。
と、乗算係数格納レジスタ１２から上記Ｐを求める式に
おけるa,b,cの各乗算係数とが供給され、乗算器１０は
上記Ｐを求める上述の式にて示される演算を行う。又、
Ｒ、Ｇ、Ｂの画像データは色相分割判定器１１に供給さ
れる。色相分割判定器１１は、画素のＲ、Ｇ、Ｂの配合
度合により、上記乗算係数格納レジスタ１２に格納され
る複数の乗算係数の内、いずれの乗算係数が最適かを判
定する回路であり、 Ｒ＋５Ｇ−６Ｂ＜０、 ３Ｇ
−Ｒ−２Ｂ＜０、 … という判定式に従い供給さ
れる画像データを同時に演算して真／偽を判定する。上
述した実施例に示す乗算回路は、上記色相分割判定器１
１内に設けられ、被乗数であるＲ、Ｇ、Ｂの画像データ
と固定された乗数との乗算を上述した条件式に示される
ように行う。
【００３１】このように色相分割判定器１１に本実施例
の乗算回路を用いることで以下の効果がある。即ち、色
相分割判定器１１を従来の乗算器にて構成した場合、上
記等の条件式の数×３個の乗算器が必要であるが、本
実施例の乗算回路を使用した場合、上記条件式の数×３
個のアダーと上記条件式の数×６個のバレルシフタで構
成でき、アダーを多数使用する乗算器に対して少数のア
ダー、バレルシフタを使用することで回路全体の回路規
模を縮小することができる。
の乗算回路を用いることで以下の効果がある。即ち、色
相分割判定器１１を従来の乗算器にて構成した場合、上
記等の条件式の数×３個の乗算器が必要であるが、本
実施例の乗算回路を使用した場合、上記条件式の数×３
個のアダーと上記条件式の数×６個のバレルシフタで構
成でき、アダーを多数使用する乗算器に対して少数のア
ダー、バレルシフタを使用することで回路全体の回路規
模を縮小することができる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、乗
算回路は、シフト数制御手段が送出するシフト数により
入力データをシフトする第１及び第２のシフタと、第１
及び第２のシフタが送出する演算結果を加算する一つの
加算手段とを備えたことより、従来の加算器を多数使用
する乗算器に比べ回路規模を縮小することができ、又、
入力データのシフト動作により高速に乗算演算を行うこ
とができる。
算回路は、シフト数制御手段が送出するシフト数により
入力データをシフトする第１及び第２のシフタと、第１
及び第２のシフタが送出する演算結果を加算する一つの
加算手段とを備えたことより、従来の加算器を多数使用
する乗算器に比べ回路規模を縮小することができ、又、
入力データのシフト動作により高速に乗算演算を行うこ
とができる。
【００３３】又、このような乗算回路を使用することで
回路規模の小さな画像処理装置を実現することができ
る。
回路規模の小さな画像処理装置を実現することができ
る。
【図１】 本発明の乗算回路の一実施例における構成を
示すブロック図である。
示すブロック図である。
【図２】 本発明の乗算回路が使用できる画像処理装置
の構成を示すブロック図である。
の構成を示すブロック図である。
１…第１バレルシフタ、２…第２バレルシフタ、３…シ
フト数制御回路、４…ラッチ回路、５…加算器、６…出
力ラッチ。
フト数制御回路、４…ラッチ回路、５…加算器、６…出
力ラッチ。
Claims (3)
- 【請求項１】 被乗数である可変の入力データが供給さ
れる第１シフタ及び第２シフタと、 上記第１及び第２シフタからそれぞれ供給されるデータ
を加算する加算手段と、 ２n又は(２n＋２m) (n、mは整数)にて表され各演算に
て変化しない固定乗数が供給され、上記固定乗数に対応
した数であり上記第１及び第２シフタへ送出するそれぞ
れのシフト数を決定し、又、供給される乗数が２nで表
されるとき上記第１又は第２シフタのいずれかの出力デ
ータを０とする信号を上記加算手段へ送出するシフト数
制御手段と、を備えたことを特徴とする乗算回路。 - 【請求項２】 上記それぞれのシフト数は、上記固定乗
数が２nにて表されるときにはｎの値及び０であり、上
記固定乗数が２n＋２mにて表されるときにはｎ及びｍの
値である、請求項１記載の乗算回路。 - 【請求項３】 被乗数であり変化する、赤、緑、青の各
画像情報が供給され、該被乗数と変化する乗算係数との
乗算演算及び該乗算演算結果の加算演算を行う乗算器
と、 上記乗算器にて使用する上記乗算係数を格納する乗算係
数格納手段と、 上記乗算係数格納手段から上記乗算器へ送出する上記乗
算係数を指定する指定信号を発生する手段と、入力デー
タである上記各画像情報と各演算にて変化しない固定乗
数との乗算演算及び該乗算演算結果の加算演算から構成
され上記指定信号を作成するための条件式を格納する手
段と、上記条件式に示す乗算演算を実行する請求項１記
載の構成からなる乗算回路とを有する色相分割判定手段
と、を備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175428A JPH0619686A (ja) | 1992-07-02 | 1992-07-02 | 乗算回路及び乗算回路を有する画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175428A JPH0619686A (ja) | 1992-07-02 | 1992-07-02 | 乗算回路及び乗算回路を有する画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619686A true JPH0619686A (ja) | 1994-01-28 |
Family
ID=15995934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175428A Pending JPH0619686A (ja) | 1992-07-02 | 1992-07-02 | 乗算回路及び乗算回路を有する画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163183A (ja) * | 1995-08-31 | 1997-06-20 | General Instr Corp Of Delaware | 二次元ビデオ・コンボルビングを実行するための方法および装置 |
| US6675186B1 (en) | 1999-06-25 | 2004-01-06 | Nec Corporation | Decibel adjustment device with shift amount control circuit |
| JP2019067375A (ja) * | 2017-09-28 | 2019-04-25 | 富士通株式会社 | 演算処理装置、演算器および演算処理装置の制御方法 |
-
1992
- 1992-07-02 JP JP4175428A patent/JPH0619686A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163183A (ja) * | 1995-08-31 | 1997-06-20 | General Instr Corp Of Delaware | 二次元ビデオ・コンボルビングを実行するための方法および装置 |
| US6675186B1 (en) | 1999-06-25 | 2004-01-06 | Nec Corporation | Decibel adjustment device with shift amount control circuit |
| JP2019067375A (ja) * | 2017-09-28 | 2019-04-25 | 富士通株式会社 | 演算処理装置、演算器および演算処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434268B1 (en) | Color conversion device and color conversion method | |
| US6865292B1 (en) | Color conversion device and color conversion method | |
| US6930809B1 (en) | Color conversion device and method of manufacturing the same | |
| US7119927B2 (en) | Color conversion device and color conversion method | |
| JP2938115B2 (ja) | 色信号変換回路 | |
| JPH0619686A (ja) | 乗算回路及び乗算回路を有する画像処理装置 | |
| US5671022A (en) | Image processing system and method for converting YCbCr data composed of luminance and chroma into RGB data of three primary colors | |
| JP2503854B2 (ja) | 混合回路 | |
| US6839150B1 (en) | Color conversion device and color conversion method | |
| JP2995683B2 (ja) | カラー映像信号の色補正回路 | |
| US6904167B2 (en) | Color conversion device and method | |
| JP3038545B2 (ja) | 輝度信号の計算装置及びその方法 | |
| US6906834B1 (en) | Color conversion device and method of manufacturing the same | |
| JP4023267B2 (ja) | カラー画像処理装置及びカラー画像処理方法 | |
| JP2996500B2 (ja) | 画像処理装置 | |
| JPH0563967A (ja) | ３次元データ変換装置 | |
| JPH0322116B2 (ja) | ||
| KR100238293B1 (ko) | 색차신호 구성 장치 | |
| JPH05224891A (ja) | 演算回路 | |
| JPS58175055A (ja) | 画像処理におけるデイジタル乗算回路 | |
| JPH0371376A (ja) | 表色系変換装置 | |
| JP2744299B2 (ja) | 演算処理装置及び方法 | |
| JPH01268352A (ja) | カラー印刷用色演算回路 | |
| JPH1118105A (ja) | Ｏｓｄ回路 | |
| JP2001103506A (ja) | 画像調整回路 |