JPH06189196A - On-screen display device - Google Patents
On-screen display deviceInfo
- Publication number
- JPH06189196A JPH06189196A JP33825892A JP33825892A JPH06189196A JP H06189196 A JPH06189196 A JP H06189196A JP 33825892 A JP33825892 A JP 33825892A JP 33825892 A JP33825892 A JP 33825892A JP H06189196 A JPH06189196 A JP H06189196A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control unit
- dot clock
- clock signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 水平周波数を異にする映像信号を入力源とす
るマルチスキャンモニタのオンスクリーン表示を可能に
する。
【構成】 水平同期信号S1の周波数に対応したドットク
ロック信号S7を発生する手段と、水平同期信号S1、垂直
同期信号S2、制御信号S8及びドットクロック信号S7とに
基づきブラウン管上に表示する文字の表示タイミングを
制御する表示制御部5と、表示制御部5等による制御に
基づき所要の文字コードを出力するメモリ部6と、表示
制御部5よりのラスタアドレス制御信号S11 に基づきメ
モリ部6よりの文字コードに対応する文字パターン信号
を出力するキャラクタゼネレータ7と、キャラクタゼネ
レータ7より出力されるパラレルデータをシリアルデー
タに変換する変換器8と、映像信号S3にオンスクリーン
表示信号S13 を重畳する切換回路9と、ドットクロック
信号S6の発生等を制御する制御部2とで構成する。
(57) [Abstract] [Purpose] To enable on-screen display of a multi-scan monitor using video signals with different horizontal frequencies as input sources. [Structure] A means for generating a dot clock signal S7 corresponding to the frequency of the horizontal synchronizing signal S1, and a character to be displayed on the cathode-ray tube based on the horizontal synchronizing signal S1, the vertical synchronizing signal S2, the control signal S8 and the dot clock signal S7. The display control unit 5 for controlling the display timing, the memory unit 6 for outputting a required character code under the control of the display control unit 5, etc., and the memory unit 6 for outputting the raster address control signal S11 from the display control unit 5 A character generator 7 that outputs a character pattern signal corresponding to a character code, a converter 8 that converts parallel data output from the character generator 7 into serial data, and a switching circuit that superimposes an on-screen display signal S13 on a video signal S3. 9 and a control unit 2 for controlling generation of the dot clock signal S6 and the like.
Description
【0001】[0001]
【産業上の利用分野】本発明は、水平周波数を異にする
映像信号を入力源とするマルチスキャンモニタのオンス
クリーン表示に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on-screen display of a multi-scan monitor using video signals having different horizontal frequencies as input sources.
【0002】[0002]
【従来の技術】従来のオンスクリーン表示は、水平周波
数が一定という条件下で可能であった。従って、入力映
像信号によって水平周波数が変わる前記マルチスキャン
モニタの場合にはそれら全ての水平周波数に対応して正
しいオンスクリーン表示をすることが困難であった。ま
た、オンスクリーン回路のドットクロックが一定である
ため水平周波数が変化すると、表示文字数や文字の大き
さが変化するという問題もあった。2. Description of the Related Art Conventional on-screen display is possible under the condition that the horizontal frequency is constant. Therefore, in the case of the multi-scan monitor whose horizontal frequency changes depending on the input video signal, it is difficult to perform correct on-screen display corresponding to all the horizontal frequencies. Further, since the dot clock of the on-screen circuit is constant, the number of displayed characters and the size of the characters also change when the horizontal frequency changes.
【0003】[0003]
【発明が解決しようとする課題】本発明は、前記マルチ
スキャンモニタにおけるオンスクリーン表示を可能とす
るため、入力映像信号の水平周波数変化に追従できるよ
うにしたオンスクリーン表示装置を提供することを目的
とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide an on-screen display device capable of following a horizontal frequency change of an input video signal in order to enable on-screen display on the multi-scan monitor. And
【0004】[0004]
【課題を解決するための手段】本発明は、入力された水
平同期信号の周波数と対応したドットクロック信号を発
生する手段と、入力される前記水平同期信号、垂直同期
信号、制御部よりの制御信号および前記ドットクロック
信号とに基づきブラウン管上に表示する文字の表示タイ
ミングを制御する表示制御部と、表示する文字コードを
予め記憶し、前記制御部と前記表示制御部とによる制御
に基づき所要の文字コードを出力するメモリ部と、前記
表示制御部よりのラスタアドレス制御信号に基づき前記
メモリ部よりの文字コードに対応する文字パターン信号
を出力するキャラクタゼネレータと、前記キャラクタゼ
ネレータより出力されるパラレルデータをシリアルデー
タに変換してオンスクリーン表示信号にするパラレル/
シリアル変換器と、入力映像信号と前記オンスクリーン
表示信号とを切り換えて該映像信号に該オンスクリーン
表示信号を重畳する切換回路と、前記ドットクロック信
号の発生、表示制御部およびメモリ部それぞれを制御す
る制御部とで構成したオンスクリーン表示装置を提供す
るものである。According to the present invention, there is provided means for generating a dot clock signal corresponding to the frequency of an input horizontal synchronizing signal, the input horizontal synchronizing signal, vertical synchronizing signal, and control by a controller. A display control unit that controls the display timing of the characters displayed on the cathode-ray tube based on the signal and the dot clock signal, and the character code to be displayed is stored in advance, and the required control is performed based on the control by the control unit and the display control unit. A memory unit that outputs a character code, a character generator that outputs a character pattern signal corresponding to the character code from the memory unit based on a raster address control signal from the display control unit, and parallel data output from the character generator. Is converted to serial data and converted to an on-screen display signal in parallel /
A serial converter, a switching circuit for switching between an input video signal and the on-screen display signal and superimposing the on-screen display signal on the video signal, generation of the dot clock signal, control of a display control unit and a memory unit The present invention provides an on-screen display device configured with a control unit that operates.
【0005】[0005]
【作用】水平同期信号を周波数カウンタでカウントし、
制御部で基準とした水平周波数の何倍(仮にN倍とす
る)であるかを検出し、同検出結果をもとに発振器を制
御して基準発振周波数のN倍の周波数の信号を発振させ
る。この発振信号をさらに周波数的に正確且つ安定化し
たものをドットクロック信号として表示制御部、メモリ
部およびキヤラクタゼネレータ等により所要の文字デー
タを発生させる。キヤラクタゼネレータよりの文字デー
タはパラレルからシリアルに並べ替え、走査に追従する
ように映像信号に重畳される。[Function] Counts the horizontal synchronizing signal with the frequency counter,
The control unit detects how many times (probably N times) the horizontal frequency as a reference, and controls the oscillator based on the detection result to oscillate a signal having a frequency N times the reference oscillation frequency. . The oscillated signal, which is more accurate and stabilized in frequency, is used as a dot clock signal to generate required character data by the display control unit, the memory unit, the character generator, and the like. Character data from the charactor generator is rearranged from parallel to serial and is superimposed on a video signal so as to follow scanning.
【0006】[0006]
【実施例】以下、図面に基づいて本発明によるオンスク
リーン表示装置を説明する。図1は本発明によるオンス
クリーン表示装置の一実施例を示す要部ブロック図であ
る。図1において、S1は入力映像信号から分離した水平
同期信号(HD)、S2は同・垂直同期信号(VD)、1は水
平同期信号から水平周波数をカウントする周波数カウン
タ、2は制御部、3は制御部2の制御により所要周波数
のドットクロック信号を発振する発振器、4は発振器3
よりのドットクロック信号を水平同期信号に正確に同期
し且つ安定化したドットクロック信号にするためのPL
L回路、5はPLL回路4よりのドットクロック信号や
制御部2の制御等に基づき、メモリ部6およびキャラク
タゼネレータ7を制御して所要の文字データを出力させ
る表示制御部(CRTC)、6は文字コードを記憶して
いるメモリ部、7はメモリ部6よりの文字コードに対応
する文字パターン信号を出力するキャラクタゼネレー
タ、8はキャラクタゼネレータ7よりパラレルに出力さ
れるデータをシリアルデータに変換(並べ替え)するパ
ラレル/シリアル変換器、9はパラレル/シリアル変換
器8よりの文字信号を映像信号S3に重畳するための切換
回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An on-screen display device according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of essential parts showing an embodiment of an on-screen display device according to the present invention. In FIG. 1, S1 is a horizontal sync signal (HD) separated from the input video signal, S2 is the same vertical sync signal (VD), 1 is a frequency counter for counting the horizontal frequency from the horizontal sync signal, 2 is a control unit, 3 Is an oscillator that oscillates a dot clock signal of a required frequency under the control of the control unit 2, and 4 is an oscillator 3.
For accurately synchronizing the dot clock signal from the above with a horizontal synchronizing signal and making it a stabilized dot clock signal.
The L circuits and 5 are display control units (CRTC) for controlling the memory unit 6 and the character generator 7 to output required character data based on the dot clock signal from the PLL circuit 4 and the control of the control unit 2, and the like. A memory unit that stores a character code, 7 is a character generator that outputs a character pattern signal corresponding to the character code from the memory unit 6, and 8 is data that is output in parallel from the character generator 7 and that is converted into serial data. The parallel / serial converter 9 is a switching circuit for superimposing the character signal from the parallel / serial converter 8 on the video signal S3.
【0007】次に、本発明の動作について説明する。本
発明の特徴は、入力映像信号の水平周波数が変わるごと
に該水平周波数に適合したドットクロック信号を生成す
ることである。なお、ドットクロック信号とは、ドット
から構成される文字信号の読み出しの際の基準となるク
ロック信号である。このため、水平同期信号の周波数を
周波数カウンタ1で計測(カウント)し、その周波数カ
ウントデータS4を制御部2へ送る。制御部2は上記の周
波数カウントデータS4を基に、入力信号の水平周波数
が、該制御部2が基準水平周波数データとして持ってい
る値の何倍であるかを算出する。これをN倍であるとす
る。制御部2は算出した値により発振制御信号S5を出力
し、発振器3の発振周波数を制御部2が基準ドットクロ
ックデータとして持っている値のN倍になるように制御
する。Next, the operation of the present invention will be described. A feature of the present invention is that each time the horizontal frequency of the input video signal changes, a dot clock signal adapted to the horizontal frequency is generated. The dot clock signal is a clock signal that serves as a reference when reading a character signal composed of dots. Therefore, the frequency of the horizontal synchronizing signal is measured (counted) by the frequency counter 1, and the frequency count data S4 is sent to the control unit 2. The control unit 2 calculates, based on the frequency count data S4, how many times the horizontal frequency of the input signal is a value held by the control unit 2 as the reference horizontal frequency data. Let this be N times. The control unit 2 outputs the oscillation control signal S5 according to the calculated value, and controls the oscillation frequency of the oscillator 3 to be N times the value that the control unit 2 has as the reference dot clock data.
【0008】このようにして発振器3よりドットクロッ
ク信号S6が出力され、該ドットクロック信号S6はPLL
回路4により水平同期信号S1に正確且つ安定に同期した
ドットクロック信号S7となる。ブラウン管(CRT)上
に表示するタイミングを制御する表示制御部5は、前記
ドットクロック信号S7、制御部2よりの表示制御部5に
対する制御信号S8、水平同期信号S1および垂直同期信号
S2を基にしたメモリアドレス制御信号S9によりメモリ部
6から所要の文字コードS10 を読み出す。該文字コード
S10 が入力されるキャラクタゼネレータ7は該文字コー
ドS10 に対応する文字パターン信号S12 を表示制御部5
よりのラスタアドレス制御信号S11により出力する。こ
こで、メモリ部6より読み出す文字コードS10 の具体的
内容および画面の水平方向表示位置はメモリアドレス制
御信号S9により定まる。また、画面の垂直方向表示位置
はキャラクタゼネレータ7に対するラスタアドレス制御
信号S11 により定まる。そして、上記の表示位置を定め
る基準となるのが水平同期信号S1および垂直同期信号S2
である。In this way, the dot clock signal S6 is output from the oscillator 3, and the dot clock signal S6 is PLL.
The circuit 4 produces a dot clock signal S7 that is accurately and stably synchronized with the horizontal synchronizing signal S1. The display control unit 5 for controlling the display timing on the cathode ray tube (CRT) includes the dot clock signal S7, the control signal S8 from the control unit 2 to the display control unit 5, the horizontal synchronizing signal S1 and the vertical synchronizing signal.
The required character code S10 is read from the memory section 6 by the memory address control signal S9 based on S2. The character code
The character generator 7 to which S10 is input outputs the character pattern signal S12 corresponding to the character code S10 to the display controller 5
Output by the raster address control signal S11. Here, the specific contents of the character code S10 read from the memory unit 6 and the horizontal display position of the screen are determined by the memory address control signal S9. The vertical display position of the screen is determined by the raster address control signal S11 for the character generator 7. Then, the horizontal synchronization signal S1 and the vertical synchronization signal S2 are the basis for determining the display position.
Is.
【0009】キャラクタゼネレータ7より出力される文
字パターン信号S12 は、各文字を構成するデータが同時
に出力されるパラレル出力であり、この出力信号を走査
しても正常な文字にならないのでシリアルデータ配列に
変換しなければならない。パラレル/シリアル変換器8
はこの変換をするために設けるものである。なお、この
変換にはドットクロック信号S7が使用され、変換された
信号が最終的なオンスクリーン表示信号S13 である。オ
ンスクリーン表示信号S13 は切換回路9で、切換信号S1
4 により映像信号S3と切り換えられて所定位置に挿入さ
れる。これにより所定の文字信号が映像信号の所定位置
に重畳したことになる。文字重畳位置は切換信号S14 の
切り換えタイミングにより定まる。The character pattern signal S12 output from the character generator 7 is a parallel output in which the data forming each character is output at the same time. Even if this output signal is scanned, the character will not be a normal character, so the serial data array is formed. I have to convert. Parallel / serial converter 8
Is provided for this conversion. The dot clock signal S7 is used for this conversion, and the converted signal is the final on-screen display signal S13. The on-screen display signal S13 is sent to the switching circuit 9 by the switching signal S1.
It is switched to the video signal S3 by 4 and inserted at a predetermined position. As a result, the predetermined character signal is superimposed on the predetermined position of the video signal. The character superposition position is determined by the switching timing of the switching signal S14.
【0010】[0010]
【発明の効果】以上説明したように本発明によれば、オ
ンスクリーン表示には必須のドットクロック信号を入力
映像信号の水平周波数に適合する周波数のクロック信号
にするので、いずれの水平周波数においても水平表示文
字数および文字の大きさが等しいオンスクリーン表示が
可能になり、水平周波数が相違する映像信号を入力源と
するマルチスキャンモニタの機能向上に寄与するところ
が大きい。As described above, according to the present invention, the dot clock signal indispensable for on-screen display is a clock signal having a frequency that matches the horizontal frequency of the input video signal. Therefore, at any horizontal frequency. On-screen display in which the number of horizontally displayed characters and the size of the characters are the same is possible, which largely contributes to the improvement of the function of the multi-scan monitor using video signals having different horizontal frequencies as input sources.
【図1】本発明によるオンスクリーン表示装置の一実施
例を示す要部ブロック図である。FIG. 1 is a block diagram of essential parts showing an embodiment of an on-screen display device according to the present invention.
1 周波数カウンタ 2 制御部 3 発振器 4 PLL回路 5 表示制御部(CRTC) 6 メモリ部 7 キャラクタゼネレータ 8 パラレル/シリアル変換器 9 切換回路 1 Frequency Counter 2 Control Unit 3 Oscillator 4 PLL Circuit 5 Display Control Unit (CRTC) 6 Memory Unit 7 Character Generator 8 Parallel / Serial Converter 9 Switching Circuit
Claims (2)
したドットクロック信号を発生する手段と、入力される
前記水平同期信号、垂直同期信号、制御部よりの制御信
号および前記ドットクロック信号とに基づきブラウン管
上に表示する文字の表示タイミングを制御する表示制御
部と、表示する文字コードを予め記憶し、前記制御部と
前記表示制御部とによる制御に基づき所要の文字コード
を出力するメモリ部と、前記表示制御部よりのラスタア
ドレス制御信号に基づき前記メモリ部よりの文字コード
に対応する文字パターン信号を出力するキャラクタゼネ
レータと、前記キャラクタゼネレータより出力されるパ
ラレルデータをシリアルデータに変換してオンスクリー
ン表示信号にするパラレル/シリアル変換器と、入力映
像信号と前記オンスクリーン表示信号とを切り換えて該
映像信号に該オンスクリーン表示信号を重畳する切換回
路と、前記ドットクロック信号の発生、表示制御部およ
びメモリ部それぞれを制御する制御部とで構成したこと
を特徴とするオンスクリーン表示装置。1. A means for generating a dot clock signal corresponding to a frequency of an input horizontal synchronizing signal, and the input horizontal synchronizing signal, vertical synchronizing signal, a control signal from a control unit and the dot clock signal. A display control unit for controlling the display timing of the characters to be displayed on the cathode-ray tube based on the display, and a memory unit for storing the character code to be displayed in advance and outputting a required character code based on the control by the control unit and the display control unit. A character generator that outputs a character pattern signal corresponding to a character code from the memory unit based on a raster address control signal from the display control unit; and parallel data output from the character generator is converted into serial data and turned on. Parallel / serial converter for screen display signal, input video signal and ounce A switching circuit for switching a clean display signal and superimposing the on-screen display signal on the video signal; and a control unit for controlling the generation of the dot clock signal, the display control unit and the memory unit. On-screen display device.
力された水平同期信号の周波数をカウントする周波数カ
ウンタと、制御部による制御に基づき所要のドットクロ
ック信号を発生する発振器と、前記カウントした周波数
の基準水平周波数に対する倍数を算出し、基準水平周波
数データに対応する基準ドットクロック信号の周波数を
該倍数した周波数になるように前記発振器に対する制御
とをなす制御部と、前記発振器よりのドットクロック信
号を前記水平同期信号に同期したドットクロック信号に
するPLL回路とで構成したことを特徴とする請求項1
記載のオンスクリーン表示装置。2. The dot clock signal generating means includes a frequency counter for counting the frequency of the input horizontal synchronizing signal, an oscillator for generating a required dot clock signal under the control of a control unit, and the counted frequency. Of the reference horizontal frequency data, and a control unit for controlling the oscillator so that the frequency of the reference dot clock signal corresponding to the reference horizontal frequency data becomes the multiple, and a dot clock signal from the oscillator. And a PLL circuit for converting the dot clock signal in synchronization with the horizontal synchronizing signal into a PLL circuit.
The on-screen display device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33825892A JPH06189196A (en) | 1992-12-18 | 1992-12-18 | On-screen display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33825892A JPH06189196A (en) | 1992-12-18 | 1992-12-18 | On-screen display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06189196A true JPH06189196A (en) | 1994-07-08 |
Family
ID=18316428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33825892A Pending JPH06189196A (en) | 1992-12-18 | 1992-12-18 | On-screen display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06189196A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1106111C (en) * | 1998-11-27 | 2003-04-16 | 青岛海信电器股份有限公司 | Multimedia TV screen display control method |
| KR100569714B1 (en) * | 1998-11-18 | 2006-09-06 | 삼성전자주식회사 | Thin Film Transistor Data Output Device and Display Mode Setting Method |
| US12499796B1 (en) | 2025-03-01 | 2025-12-16 | Michael Hawkins | Intelligent dot matrix character display with no-code menu |
-
1992
- 1992-12-18 JP JP33825892A patent/JPH06189196A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569714B1 (en) * | 1998-11-18 | 2006-09-06 | 삼성전자주식회사 | Thin Film Transistor Data Output Device and Display Mode Setting Method |
| CN1106111C (en) * | 1998-11-27 | 2003-04-16 | 青岛海信电器股份有限公司 | Multimedia TV screen display control method |
| US12499796B1 (en) | 2025-03-01 | 2025-12-16 | Michael Hawkins | Intelligent dot matrix character display with no-code menu |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0162529B1 (en) | Display Controller and Display Control Method for Multiscan LCD | |
| KR20000023800A (en) | Scan converting device and scan converting method | |
| JPS581785B2 (en) | cathode ray tube display device | |
| JPH06189196A (en) | On-screen display device | |
| JP3154190B2 (en) | General-purpose scanning cycle converter | |
| KR0182922B1 (en) | Sync Signal Self Diagnosis Device and Diagnosis Method | |
| JPH05327486A (en) | Synchronizing signal generating circuit | |
| JP3911862B2 (en) | Pixel clock signal generation device and synchronization signal generation device | |
| US5436670A (en) | Image display apparatus wherein the number of characters displayed is the same regardless of the frequency of the input signal | |
| US5805151A (en) | Raster contoller | |
| JP3909965B2 (en) | Video signal frequency converter | |
| JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
| JPS6112274B2 (en) | ||
| KR100194036B1 (en) | Timebase Correction Circuit of Video Equipment | |
| JPH03263090A (en) | screen display device | |
| JP3203682B2 (en) | Vertical synchronization processing circuit | |
| JP2568075Y2 (en) | On-screen display control device | |
| KR0161942B1 (en) | Test pattern generating apparatus for projection tv | |
| JP2567120B2 (en) | Horizontal sync signal measuring circuit | |
| JP3039692B2 (en) | HDTV / EDTV display device | |
| US6313831B1 (en) | Device for synchronizing a power drive signal of a monitor and a method therefor | |
| JP2936563B2 (en) | Video display device | |
| KR100234406B1 (en) | Apparatus and method for generating vertical blank signal in monitor system | |
| JPH03267995A (en) | Sign display device | |
| JP3257490B2 (en) | Synchronous protection circuit and method |