JPH0617318Y2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0617318Y2 JPH0617318Y2 JP14217088U JP14217088U JPH0617318Y2 JP H0617318 Y2 JPH0617318 Y2 JP H0617318Y2 JP 14217088 U JP14217088 U JP 14217088U JP 14217088 U JP14217088 U JP 14217088U JP H0617318 Y2 JPH0617318 Y2 JP H0617318Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- mesa
- semiconductor device
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、金属基板と絶縁材料からなる側壁とで構成
された容器内の金属基板上にプレーナ形半導体チップと
メサ形半導体チップとが固着され樹脂封止されてなる半
導体装置に関する。[Detailed Description of the Invention] [Industrial field of application] The present invention discloses that a planar semiconductor chip and a mesa semiconductor chip are fixed on a metal substrate in a container formed of a metal substrate and a side wall made of an insulating material. And a resin-sealed semiconductor device.
上述のような半導体装置としては、例えば、第4図に示
した,ブリッジ構成のパワートランジスタモジュールに
電源整流用のダイオードを追加した等価回路のパワート
ランジスタモジュールがあり、その構造は、第2図の断
面図に示すように、基板と放熱板とを兼ねる銅板1と絶
縁性の樹脂で成形された側壁2とで構成された容器内の
銅板1上に、パワートランジスタチップ3およびダイオ
ードチップ4がろう付けされ(図には各1個を示す)、
図示はしていないが外部導出端子が取り付けられ所要の
配線がなされ、ゲル5が充填され、その上をエポキシ樹
脂6で封止したものが一般に知られている。As a semiconductor device as described above, there is, for example, a power transistor module of an equivalent circuit in which a diode for power supply rectification is added to the power transistor module of the bridge structure shown in FIG. 4, and its structure is shown in FIG. As shown in the cross-sectional view, the power transistor chip 3 and the diode chip 4 are mounted on the copper plate 1 in the container, which is composed of the copper plate 1 also serving as the substrate and the heat dissipation plate and the side wall 2 formed of an insulating resin. Attached (one each shown in the figure),
Although not shown, it is generally known that an external lead-out terminal is attached, necessary wiring is made, the gel 5 is filled, and the gel 5 is sealed with an epoxy resin 6.
〔考案が解決しようとする課題〕 このような半導体装置の樹脂封止は上述のようにパワー
トランジスタチップ,ダイオードチップをゲルで覆い、
その上にエポキシ樹脂を注入し硬化させてなされてい
る。これは、近年パワートランジスタモジュールの高耐
圧化,大電流化,高信頼性化の要望が強く、これを実現
するためにプレーナ形のトランジスタチップが採用され
ているが、プレーナ形トランジスタチップ上に直接エポ
キシ樹脂を注入し硬化させて封止すると、硬化時のエポ
キシ樹脂の応力,半導体装置使用時のエポキシ樹脂の熱
膨脹・収縮による応力でトランジスタチップが破壊する
ことがあり、ゲルで覆うことによりトランジスタチップ
への応力を緩和し、トランジスタチップを保護するため
である。ところが、同時に用いているダイオードチップ
がガラスパッシベーションを施されたメサ形のチップで
あると、ゲルで覆うことによりダイオードチップの逆電
流が増大するという問題が生じる。従来はこのような問
題を避けるためには、プレーナ形のトランジスタチップ
と同一容器内に収容されるダイオードチップとしてはプ
レーナ形のチップを用いざるを得ず、メサ形のチップは
使用できなかった。[Problems to be Solved by the Invention] The resin encapsulation of such a semiconductor device covers the power transistor chip and the diode chip with gel as described above,
It is made by injecting an epoxy resin onto it and curing it. In recent years, there has been a strong demand for higher breakdown voltage, higher current, and higher reliability of power transistor modules. Planar type transistor chips have been adopted to achieve this, but directly on the planar type transistor chips. If epoxy resin is injected and cured and then sealed, the transistor chip may be destroyed by the stress of the epoxy resin during curing and the stress due to thermal expansion and contraction of the epoxy resin when using a semiconductor device. This is to alleviate the stress on the transistor chip and protect the transistor chip. However, when the diode chip used at the same time is a glass-passivated mesa-shaped chip, the problem that the reverse current of the diode chip increases by covering with a gel occurs. Conventionally, in order to avoid such a problem, a planar chip must be used as a diode chip housed in the same container as the planar transistor chip, and a mesa chip cannot be used.
このように、従来の構造の半導体装置では、プレーナ形
半導体チップとメサ形半導体チップとをそれぞれのチッ
プの特性,信頼性を低下させることなく同一容器内に収
容することはできず、半導体装置に要望される性能上一
方の半導体チップとしてプレーナ形を必要とする場合に
は他方の半導体チップもプレーナ形としなければならな
かった。プレーナ形チップはメサ形チップに比べて高価
であるため、その分半導体装置の価格が高くなるという
問題も生じていた。As described above, in the semiconductor device having the conventional structure, the planar semiconductor chip and the mesa semiconductor chip cannot be housed in the same container without deteriorating the characteristics and reliability of the respective chips. When one semiconductor chip requires a planar type in terms of desired performance, the other semiconductor chip must also have a planar type. Since the planar type chip is more expensive than the mesa type chip, there has been a problem that the price of the semiconductor device is increased accordingly.
この考案は、上述の点に鑑みてなされたものであって、
プレーナ形半導体チップとメサ形半導体チップとをそれ
ぞれの特性,信頼性を低下させることなく同一容器内に
収容できる構造の高信頼性の半導体装置を提供すること
を目的とする。This invention has been made in view of the above points,
An object of the present invention is to provide a highly reliable semiconductor device having a structure in which a planar semiconductor chip and a mesa semiconductor chip can be housed in the same container without degrading the characteristics and reliability of each.
上記の目的を達成するために、この考案によれば、金属
基板と絶縁材料からなる側壁とで構成される容器内の前
記金属基板上にプレーナ形半導体チップとメサ形半導体
チップとが固着され樹脂封止されてなる半導体装置にお
いて、容器内のプレーナ形半導体チップが固着された領
域とメサ形半導体チップが固着された領域とが中壁によ
り仕切られており、プレーナ形半導体チップが固着され
た領域はプレーナ形半導体チップを覆うゲルの上から封
止樹脂で封止されており、メサ形半導体チップが固着さ
れた領域は封止樹脂単独で封止されている構造の半導体
装置とする。In order to achieve the above object, according to the present invention, a planar semiconductor chip and a mesa semiconductor chip are fixed on a metal substrate in a container composed of a metal substrate and a side wall made of an insulating material. In a sealed semiconductor device, a region in which a planar semiconductor chip is fixed in a container and a region in which a mesa semiconductor chip is fixed are partitioned by an inner wall, and a region where the planar semiconductor chip is fixed Is a semiconductor device having a structure in which the planar type semiconductor chip is sealed with a sealing resin from above the gel and the region to which the mesa type semiconductor chip is fixed is sealed with the sealing resin alone.
半導体装置の容器内のプレーナ形半導体チップを固着し
た領域とメサ形半導体チップを固着した領域とを中壁で
仕切ったことにより、各領域の樹脂封止を個別に行うこ
とができ、プレーナ形半導体チップを固着した領域はチ
ップをゲルで覆った上から封止樹脂で封止し、メサ形半
導体チップを固着した領域はゲルを用いることなく封止
樹脂単独で封止することにより、プレーナ形およびメサ
形の半導体チップをそれぞれの特性,信頼性を低下させ
ることなく同一容器内に収容した半導体装置とすること
ができる。By partitioning the region to which the planar semiconductor chip is fixed and the region to which the mesa semiconductor chip is fixed in the container of the semiconductor device by the inner wall, resin sealing of each region can be performed individually, and the planar semiconductor The area where the chip is fixed is covered with gel and then sealed with a sealing resin, and the area where the mesa-type semiconductor chip is fixed is sealed with the sealing resin alone without using a gel. The mesa-shaped semiconductor chip can be a semiconductor device that is housed in the same container without deteriorating the characteristics and reliability of each.
第1図は、第4図に示した等価回路の半導体装置にこの
考案を適用した一実施例の断面図であって、従来例の第
2図と共通な部分には同一の符号を付してある。第1図
において、基板としての銅板1と絶縁性の樹脂で成形さ
れた側壁2とで構成された容器内の銅板1上に、プレー
ナ形のパワートランジスタチップ3とメサ形のダイオー
ドチップ4とがろう付けされ(図には各1個だけ示
す)、パワートランジスタチップ3のろう付けされた領
域とダイオードチップ4のろう付けされた領域とは側壁
2と一体に形成されている中壁7によって仕切られてお
り、図示はしていないが銅板1上に外部導出端子がはん
だ付けされ、所要の配線がなされており、パワートラン
ジスタチップのろう付けされた領域はゲル5が注入され
その上からエポキシ樹脂6で封止されており、ダイオー
ドチップのろう付けされた領域はエポキシ樹脂単独で封
止されている。FIG. 1 is a sectional view of an embodiment in which the present invention is applied to the semiconductor device having the equivalent circuit shown in FIG. 4, and the same parts as those in FIG. There is. In FIG. 1, a planar type power transistor chip 3 and a mesa type diode chip 4 are provided on a copper plate 1 in a container composed of a copper plate 1 as a substrate and a side wall 2 formed of an insulating resin. They are brazed (only one is shown in the figure), and the brazed region of the power transistor chip 3 and the brazed region of the diode chip 4 are separated by the inner wall 7 which is formed integrally with the side wall 2. Although not shown in the drawing, external lead-out terminals are soldered on the copper plate 1 and required wiring is made, and gel 5 is injected into the brazed region of the power transistor chip and epoxy resin is applied from above. 6 and the brazed area of the diode chip is sealed with epoxy resin alone.
第3図は中壁7が同一材料で一体として成形されている
側壁2を示すもので、第3図(a)は側面図、第3図(b)は
平面図である。FIG. 3 shows the side wall 2 in which the inner wall 7 is integrally formed of the same material, and FIG. 3 (a) is a side view and FIG. 3 (b) is a plan view.
第2図に示した従来の半導体装置の組立は、銅板1の上
にパワートランジスタチップ3,ダイオードチップ4を
ろう付けし、図示しない外部導出端子をはんだ付けして
所要の配線を行った後、銅板1上に側壁を固着し、ゲル
5を注入し、その上にエポキシ樹脂を注入して硬化させ
封止するという工程で行っていたが、実施例において
も、第3図に示したような、中壁7が一体となるように
形成されている側壁2を用いると従来と同じ工程で組み
立てることができ、組立工数は変わらない。In the assembly of the conventional semiconductor device shown in FIG. 2, after the power transistor chip 3 and the diode chip 4 are brazed on the copper plate 1 and external lead terminals (not shown) are soldered to perform the required wiring, Although the side wall is fixed on the copper plate 1, the gel 5 is injected, and the epoxy resin is injected on the copper 5 to cure and seal the same, the embodiment also shows a process as shown in FIG. If the side wall 2 in which the inner wall 7 is formed integrally is used, it can be assembled in the same process as the conventional one, and the number of assembling steps does not change.
実施例においては、プレーナ形のパワートランジスタチ
ップはゲルによって保護されているのでエポキシ樹脂の
熱による応力により破壊することはなく、また、メサ形
のダイオードチップのろう付けされている領域にはゲル
が使われていないので逆電流が増大することもなく、特
性良好で信頼性の高い半導体装置が得られることにな
る。In the embodiment, since the planar type power transistor chip is protected by the gel, the planar type power transistor chip is not destroyed by the thermal stress of the epoxy resin, and the gel is formed in the brazed area of the mesa type diode chip. Since it is not used, the reverse current does not increase, and a semiconductor device with good characteristics and high reliability can be obtained.
この考案によれば、半導体装置の同一容器内のプレーナ
形半導体チップが固着された領域とメサ形半導体チップ
が固着された領域とを中壁で仕切り、プレーナ形半導体
チップが固着された領域はゲルを注入してチップをゲル
で覆った上から封止樹脂で封止し、メサ形半導体チップ
が固着された領域は封止樹脂単独で封止する。このよう
な構成とすることによりプレーナ形半導体チップとメサ
形半導体チップとをそれぞれの特性,信頼性を低下させ
ることなく同一容器内に収容した高信頼性の半導体装置
を得ることができる。According to this invention, the region in which the planar semiconductor chip is fixed and the region in which the mesa semiconductor chip is fixed in the same container of the semiconductor device are partitioned by the inner wall, and the region where the planar semiconductor chip is fixed is a gel. Is injected and the chip is covered with gel and then sealed with a sealing resin, and the region to which the mesa semiconductor chip is fixed is sealed with the sealing resin alone. With such a structure, it is possible to obtain a highly reliable semiconductor device in which the planar semiconductor chip and the mesa semiconductor chip are housed in the same container without deteriorating their respective characteristics and reliability.
かくして、半導体装置を構成する半導体チップのうち、
メサ形のチップで必要な性能が得られるものについて
は、プレーナ形のチップに替えてメサ形のチップを用い
ることが可能となり、半導体装置の価格を低減すること
ができる。また、プレーナ形半導体チップとメサ形半導
体チップを併用して効率的に構成できる回路を一つの容
器内に納めた半導体装置の製造が可能となり、半導体装
置の適用分野を拡げることが可能となる。Thus, of the semiconductor chips that make up the semiconductor device,
As for the mesa-type chip that can obtain the required performance, it becomes possible to use the mesa-type chip instead of the planar-type chip, and the cost of the semiconductor device can be reduced. Further, it becomes possible to manufacture a semiconductor device in which a circuit that can be efficiently configured by using a planar semiconductor chip and a mesa semiconductor chip together is housed in one container, and it is possible to expand the field of application of the semiconductor device.
第1図はこの考案による半導体装置の一実施例を示す概
念的断面図、第2図は従来の半導体装置の一例を示す概
念的断面図、第3図はこの考案に係わる中壁が設けられ
た側壁の一例を示すもので、第3図(a)は側面図、第3
図(b)は平面図、第4図は、この考案に係わる半導体装
置の一例の等価回路図である。 1……銅板、2……側壁、3……パワートランジスタチ
ップ、4……ダイオードチップ、5……ゲル、6……エ
ポキシ樹脂、7……中壁。1 is a conceptual sectional view showing an embodiment of a semiconductor device according to the present invention, FIG. 2 is a conceptual sectional view showing an example of a conventional semiconductor device, and FIG. 3 is provided with an inner wall according to the present invention. Fig. 3 (a) shows a side view,
FIG. 4B is a plan view and FIG. 4 is an equivalent circuit diagram of an example of a semiconductor device according to the present invention. 1 ... Copper plate, 2 ... Side wall, 3 ... Power transistor chip, 4 ... Diode chip, 5 ... Gel, 6 ... Epoxy resin, 7 ... Middle wall.
Claims (1)
される容器内の前記金属基板上にプレーナ形半導体チッ
プとメサ形半導体チップとが固着され樹脂封止されてな
る半導体装置において、容器内のプレーナ形半導体チッ
プが固着された領域とメサ形半導体チップが固着された
領域とが中壁により仕切られており、プレーナ形半導体
チップが固着された領域はプレーナ形半導体チップを覆
うゲルの上から封止樹脂で封止されており、メサ形半導
体チップが固着された領域は封止樹脂単独で封止されて
いることを特徴とする半導体素子。1. A semiconductor device in which a planar semiconductor chip and a mesa semiconductor chip are fixed and resin-sealed on the metal substrate in a container formed of a metal substrate and a side wall made of an insulating material. The region to which the planar semiconductor chip is fixed is separated from the region to which the mesa semiconductor chip is fixed by the inner wall, and the region where the planar semiconductor chip is fixed is on the gel covering the planar semiconductor chip. Is sealed with a sealing resin, and the region to which the mesa-shaped semiconductor chip is fixed is sealed with the sealing resin alone.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217088U JPH0617318Y2 (en) | 1988-10-31 | 1988-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217088U JPH0617318Y2 (en) | 1988-10-31 | 1988-10-31 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262739U JPH0262739U (en) | 1990-05-10 |
| JPH0617318Y2 true JPH0617318Y2 (en) | 1994-05-02 |
Family
ID=31407892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14217088U Expired - Lifetime JPH0617318Y2 (en) | 1988-10-31 | 1988-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617318Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3831577B2 (en) * | 2000-06-01 | 2006-10-11 | アイシン・エィ・ダブリュ株式会社 | Electronic component unit |
| JP7735966B2 (en) * | 2022-09-08 | 2025-09-09 | 三菱電機株式会社 | Semiconductor Devices |
-
1988
- 1988-10-31 JP JP14217088U patent/JPH0617318Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262739U (en) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| US5646445A (en) | Semiconductor device having electrodes embedded in an insulating case | |
| US5920119A (en) | Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability | |
| US6601294B1 (en) | Method for making a packaged semiconductor device | |
| JP3256636B2 (en) | Pressure contact type semiconductor device | |
| US12266586B2 (en) | Double-sided coolable semiconductor package | |
| US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
| US6396138B1 (en) | Chip array with two-sided cooling | |
| US11004764B2 (en) | Semiconductor package having symmetrically arranged power terminals and method for producing the same | |
| JPS59198740A (en) | Resin seal type semiconductor compound element | |
| CN108735614B (en) | Semiconductor device and method of manufacturing the same | |
| JPH02222565A (en) | Semiconductor device | |
| JPH0617318Y2 (en) | Semiconductor device | |
| JPS62104145A (en) | Semiconductor device | |
| KR102536643B1 (en) | Semiconductor package | |
| JPH02196451A (en) | Inner mold type insulating and isolating semiconductor package | |
| JPH0613501A (en) | Resin-sealed semiconductor device | |
| US11217504B2 (en) | Semiconductor package with passive electrical component and method for the production thereof | |
| KR100244826B1 (en) | A semiconductor device and method for manufacturing the same | |
| JP4258391B2 (en) | Semiconductor device | |
| JPH09246433A (en) | Radiation structure of module | |
| CN221057398U (en) | Semiconductor device and electronic apparatus | |
| US20240088064A1 (en) | Semiconductor device | |
| JPS61148845A (en) | Semiconductor device | |
| JP2795687B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same |