[go: up one dir, main page]

JPH06178329A - Picture test pattern generation circuit - Google Patents

Picture test pattern generation circuit

Info

Publication number
JPH06178329A
JPH06178329A JP32404992A JP32404992A JPH06178329A JP H06178329 A JPH06178329 A JP H06178329A JP 32404992 A JP32404992 A JP 32404992A JP 32404992 A JP32404992 A JP 32404992A JP H06178329 A JPH06178329 A JP H06178329A
Authority
JP
Japan
Prior art keywords
test pattern
rom
pattern generation
image
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32404992A
Other languages
Japanese (ja)
Inventor
Kazuo Kaneko
和夫 金子
Hirohiko Inagaki
博彦 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32404992A priority Critical patent/JPH06178329A/en
Publication of JPH06178329A publication Critical patent/JPH06178329A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】 【目的】画像用テストパターン発生回路に関し、他装置
と接続せずに画像符号化装置の基本動作を確認できるテ
ストパターンを発生することを目的とする。 【構成】画像符号化装置のカウンタ出力によってパタ─
ン発生ROMから画像情報を読み出す画像用テストパタ
ーン発生回路において、一定数のピクセルに対応したカ
ウンタ出力に対して1つのパタ─ン発生ROM読出し信
号を発生する水平方向用制御ROM(4) と、一定数の走
査線に対応したカウンタ出力に対して1つのパタ─ン発
生ROM読出し信号を発生する垂直方向用制御ROM
(5) を有し、該水平方向用制御ROM(4) の出力と、該
垂直方向用制御ROM(5) の出力の一方を用い又は切り
換えてパタ─ン発生ROM(7) からテストパターン信号
を順次読み出すことによってテストパターンを発生する
ことを特徴とする画像用テストパターン発生回路を構成
する。
(57) [Abstract] [Purpose] It is an object of the present invention to generate a test pattern for an image test pattern generation circuit, which can confirm the basic operation of the image encoding device without connecting to other devices. [Structure] A pattern is output by a counter output of an image encoding device.
In the image test pattern generation circuit for reading image information from the image generation ROM, a horizontal direction control ROM (4) for generating one pattern generation ROM read signal for the counter output corresponding to a fixed number of pixels, Vertical control ROM that generates one pattern generation ROM read signal for counter output corresponding to a certain number of scanning lines
(5), which uses or switches one of the output of the horizontal direction control ROM (4) and the output of the vertical direction control ROM (5) to switch the test pattern signal from the pattern generation ROM (7). A test pattern generating circuit for image is configured to generate a test pattern by sequentially reading out.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像符号化装置におけ
る画像用テストパターン発生回路に関する。近年の高機
能化した各種装置に置いては、外部装置との接続がなく
とも装置の基本動作が確認できることが望まれている。
このため、画像符号化装置においても、カラーバー等の
テストパターンを発生できるような機能を内蔵すること
になるが、1画像分(即ち、1フレーム分)のデータを
持たせると、1フレーム分の容量を持つ記憶回路が必要
となり、回路規模の増大に伴って消費電力が増加する
等、システムへの影響が大きくなっていた。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image test pattern generation circuit in an image coding apparatus. For various highly functionalized devices in recent years, it is desired that the basic operation of the device can be confirmed without connection to an external device.
Therefore, the image coding apparatus also has a built-in function for generating a test pattern such as a color bar. However, when data for one image (that is, one frame) is provided, one frame worth of data is stored. A memory circuit having a capacity of 1 is required, and power consumption increases with an increase in circuit scale, which has a great influence on the system.

【0002】このため、従来画像の一部のみのデータを
持たせる簡易なテストパターン発生回路を装備してい
た。
For this reason, a conventional test pattern generating circuit for holding data of only a part of an image has been conventionally provided.

【0003】[0003]

【従来の技術】図7に従来の構成例を示す。(a) は縦ス
トライプの場合のブロック構成図で、(b) は横ストライ
プの場合のブロック構成図である。図中、1はPELカ
ウンタで画面の各画素に対応するもの、2はラインカウ
ンタで各水平走査線に対応するもの、8はパターン発生
ROMで、PELカウンタ1の出力により所定の縦スト
ライプのパターン(例えば、赤・緑等)を発生するも
の、9はバタ─ン発生ROMで、ラインカウンタ2の出
力により所定の横ストライプのパターンを発生するもの
である。
2. Description of the Related Art FIG. 7 shows a conventional configuration example. (a) is a block configuration diagram in the case of vertical stripes, and (b) is a block configuration diagram in the case of horizontal stripes. In the figure, 1 is a PEL counter corresponding to each pixel on the screen, 2 is a line counter corresponding to each horizontal scanning line, 8 is a pattern generation ROM, and a predetermined vertical stripe pattern is produced by the output of the PEL counter 1. (For example, red, green, etc.), 9 is a pattern generation ROM, which generates a predetermined horizontal stripe pattern by the output of the line counter 2.

【0004】このような構成を採ることによって、縦ス
トライプに代表される縦方向のデータ、横ストライプに
代表される横方向のデータ、また、動画画像符号化装
置、動画(擬似的な)のパターンがあれば、一応のデバ
ッグ(保守点検等)が、外部からの映像機器との接続な
しにできる。しかしながら、この場合には、固定のパタ
ーンしか発生することができなかった。例えば、図7
(a) の場合、PELカウンタ出力が1,2,3,4,5
と進むにしたがって、パターン発生ROM8の出力は
a,b,c,d,eと変化し、PELカウンタ出力が
6,7,8,9,10と進むと同じパターンをa,b,
c,d,eと変化する固定したパターンとなり、画面の
大小に関わらず同一の縦ストライプとなる。
By adopting such a configuration, the vertical data represented by the vertical stripes, the horizontal data represented by the horizontal stripes, the moving picture image coding apparatus, and the moving picture (pseudo) pattern. If so, temporary debugging (maintenance inspection, etc.) can be performed without connecting to external video equipment. However, in this case, only a fixed pattern could be generated. For example, in FIG.
In the case of (a), the PEL counter output is 1, 2, 3, 4, 5
The output of the pattern generation ROM 8 changes to a, b, c, d, and e as it progresses to, and the same pattern as the PEL counter output proceeds to 6, 7, 8, 9, and 10.
It becomes a fixed pattern that changes as c, d, and e, and becomes the same vertical stripe regardless of the size of the screen.

【0005】[0005]

【発明が解決しようとする課題】従って、画素数の異な
る画面の試験に使用する場合、使い勝手の悪いものとな
る欠点があった。本発明は、画像符号化処理時に不可欠
な画面位置を知るカウンタと、データを変えるためのR
OMだけで、縦、横動画(擬似)が発生する回路を構成
することを目的とする。
Therefore, when it is used for testing a screen having a different number of pixels, there is a drawback that it is inconvenient to use. According to the present invention, a counter for knowing a screen position, which is indispensable at the time of image encoding processing, and an R for changing data.
The object is to configure a circuit that generates vertical and horizontal moving images (pseudo) only with the OM.

【0006】[0006]

【課題を解決するための手段】図1は、本発明の原理説
明図である。図中、11は水平方向制御部、12は垂直
方制御部で、それぞれ画面位置を把握するためのもの、
6はセレクタで、水平方向制御部11の出力、または垂
直方制御部12の出力のいずれかを選択するもの、7は
パターン発生ROMで、画像データを持つものである。
なお、パターン発生ROM7は、従来例のパターン発生
ROM8、9と区別するため、以下では変換ROMと呼
ぶことにする。
FIG. 1 is a diagram for explaining the principle of the present invention. In the figure, 11 is a horizontal direction control unit, 12 is a vertical direction control unit for grasping the screen position,
Reference numeral 6 is a selector for selecting either the output of the horizontal direction control unit 11 or the output of the vertical direction control unit 12, and 7 is a pattern generation ROM having image data.
The pattern generation ROM 7 is hereinafter referred to as a conversion ROM in order to distinguish it from the conventional pattern generation ROMs 8 and 9.

【0007】セレクタ6で選択したカウンタ1またはカ
ウンタ2の出力をパターン発生ROM7のアドレスとし
て与えることにより画面の指定した部分に縦ストライ
プ、横ストライプおよび擬似動画のテストパターンを実
現することができる。
By giving the output of the counter 1 or the counter 2 selected by the selector 6 as an address of the pattern generation ROM 7, it is possible to realize a vertical stripe, a horizontal stripe and a pseudo moving picture test pattern in a designated portion of the screen.

【0008】[0008]

【作用】本発明では、図1の如く、セレクタ6で水平方
向用制御部ROM11の出力を選択した場合には、PE
Lカウンタ出力m発毎に水平方向用制御部ROM11の
出力が変換ROM7のアドレスを順次指定し、該アドレ
スからテストパターン信号が出力される。その結果、m
ピクセル幅の縦ストライプが画面に得られる。セレクタ
6で垂直方向用制御部ROM12の出力を選択した場合
には、ラインカウンタ出力n発毎に垂直方向用制御部R
OM12の出力が変換ROM7のアドレスを順次指定
し、該アドレスからテストパターン信号が出力される。
その結果、nライン幅の横ストライプが画面に得られ
る。
In the present invention, when the selector 6 selects the output of the horizontal direction control section ROM 11 as shown in FIG.
The output of the horizontal direction control unit ROM 11 sequentially designates the address of the conversion ROM 7 for every m outputs of the L counter, and the test pattern signal is output from the address. As a result, m
A pixel wide vertical stripe is obtained on the screen. When the selector 6 selects the output of the vertical direction control unit ROM 12, the vertical direction control unit R is output for every n line counter outputs.
The output of the OM 12 sequentially designates the address of the conversion ROM 7, and the test pattern signal is output from the address.
As a result, a horizontal stripe of n line width is obtained on the screen.

【0009】また、セレクタ6で水平方向用制御部RO
M11の出力と垂直方向用制御部ROM12の出力を適
当な周期で切り換えることにより、縦ストライプと横ス
トライプの混在したパターンが得られる。更に、水平方
向のピクセルの数がnの整数倍に成らないように設定す
ることにより擬似的な動画像も得られる。同様に水平方
向の走査せんの数がmの整数倍に成らないように設定す
ることによっても擬似的な動画像も得られる。この場合
はより遅い変化になることが期待される。
Further, the selector 6 controls the horizontal control unit RO.
A pattern in which vertical stripes and horizontal stripes are mixed can be obtained by switching the output of M11 and the output of the vertical direction control unit ROM12 at an appropriate cycle. Furthermore, a pseudo moving image can be obtained by setting the number of pixels in the horizontal direction not to be an integer multiple of n. Similarly, a pseudo moving image can also be obtained by setting the number of horizontal scanning lines not to be an integral multiple of m. In this case, it is expected that the change will be slower.

【0010】[0010]

【実施例】図2は本発明の一実施例構成図であり、本発
明に関わる回路を画像符号化装置に内蔵した場合を示し
ている。画像符号化装置には、画面位置を把握するため
に画面の水平方向及び垂直方向を知るために、PELカ
ウンタ及びラインカウンタを内蔵している。このPEL
カウンタ及びラインカウンタを利用して、縦、横、動画
(擬似)のテストパターンを1ライン分のデータのみで
作成する。図中、1はPELカウンタで、図に示してな
いクロックパルスにより1ピクセルずつ順次水平に走査
するもの、2はラインカウンタで1回の水平走査が終了
すると1ライン水平走査線を順次移動させるものであ
り、共に画像符号化装置に本来内蔵されている回路、4
は水平方向用制御ROMで、PELカウンタ1の出力パ
ルスm発毎に1発のパルスを出力するもの、5は垂直方
向用制御ROMで、ラインカウンタ2の出力パルスn発
毎に1発のパルスを出力するものである。その他は第1
図の場合と同じである。
FIG. 2 is a block diagram of an embodiment of the present invention, showing a case where a circuit relating to the present invention is built in an image coding apparatus. The image coding apparatus incorporates a PEL counter and a line counter in order to know the horizontal direction and the vertical direction of the screen to grasp the screen position. This PEL
A counter, a line counter, and a vertical, horizontal, and moving image (pseudo) test pattern are created using only one line of data. In the figure, 1 is a PEL counter, which horizontally scans one pixel at a time by a clock pulse not shown in the figure, and 2 is a line counter, which sequentially moves one horizontal scan line after one horizontal scan is completed. And a circuit originally built in the image coding apparatus, 4
Is a control ROM for the horizontal direction, which outputs one pulse for every m output pulses of the PEL counter 1, 5 is a control ROM for the vertical direction, one pulse for every n output pulses of the line counter 2 Is output. Others are first
It is the same as the case of the figure.

【0011】以下、縦ストライプ発生の場合、横ストラ
イプ発生の場合、及び擬似動画発生の場合の実施例につ
いて、画面サイズの異なる方式に対して如何にしてテス
トパターンを発生させるか説明する。図3は、縦ストラ
イプ発生の説明図である。この場合セレクタ6は水平方
向用制御ROM4に切り換えてあるものとする。図中、
PELカウンタ値とは、画面の水平方向に走査線が1つ
の画素指定する度に発生するパルスの存在を時系列的に
表示したものであり、制御ROM出力(1),(2),(3),(4)
はそれぞれ現行TVサイズ、高品位TVサイズ、蓄積系
の大画面、蓄積系の小画面に対応して縦ストライプ幅に
比例して一定出力信号を発生するものである(例では、
3、6、9、2の比で示してある。)。制御ROMは、
上記のように、画面サイズに応じて切り換えることにな
る。一方、変換ROMは、各アドレス毎に対応する出力
パターンa,b,c,d,e,f(例えば、赤、青、等
のカラーパターン)を格納しておき、制御ROM出力に
応じて、順次出力パターンa,b,c,d,e,fを出
力する。1水平走査が終了すると、同様の繰り返しとな
り、その結果、画面には図の下部に示すような縦ストラ
イプが得られる。
In the following, how to generate a test pattern for a system having different screen sizes will be described with respect to embodiments in which vertical stripes occur, horizontal stripes occur, and pseudo moving images occur. FIG. 3 is an explanatory diagram of the occurrence of vertical stripes. In this case, it is assumed that the selector 6 is switched to the horizontal control ROM 4. In the figure,
The PEL counter value is a time-series display of the existence of a pulse generated every time the scanning line designates one pixel in the horizontal direction of the screen, and the control ROM outputs (1), (2), (3 ),(Four)
Generates a constant output signal in proportion to the vertical stripe width corresponding to the current TV size, high-definition TV size, storage system large screen, and storage system small screen, respectively (in the example,
It is shown in the ratio of 3, 6, 9, 2. ). The control ROM is
As described above, the switching is performed according to the screen size. On the other hand, the conversion ROM stores output patterns a, b, c, d, e, f (for example, color patterns of red, blue, etc.) corresponding to each address, and outputs the control patterns according to the control ROM output. The output patterns a, b, c, d, e, f are sequentially output. When one horizontal scan is completed, the same process is repeated, and as a result, a vertical stripe as shown in the lower part of the figure is obtained on the screen.

【0012】図4は、横ストライプ発生の説明図であ
る。この場合セレクタ6は垂直方向用制御ROM5に切
り換えてあるものとする。図中、ラインカウンタ値と
は、画面の各水平走査線の走査が開始する度に発生する
パルスの存在を時系列的に表示したものであり、制御R
OM出力(1),(2),(3),(4) はそれぞれ現行TVサイズ、
高品位TVサイズ、蓄積系の大画面、蓄積系の小画面に
対応して横ストライプ幅に比例して一定出力信号を発生
するものである。PELカウンタ1が水平方向の全ピク
セルに対応したカウントを終了すると、ラインカウンタ
2はカウントを1進める。これを受けて制御ROMの出
力が、所定の走査線数の間一定の出力を保持すること
は、上記縦ストライプの発生機構と同様である。制御R
OM出力が(1),(2),(3),(4) の各場合に対応して、変換
ROMの出力発生するストライプ幅が決定されること
は、図3の場合と同様である。かくして、画面には図の
下部に示すような横ストライプが得られる。
FIG. 4 is an explanatory diagram of the occurrence of horizontal stripes. In this case, it is assumed that the selector 6 is switched to the vertical direction control ROM 5. In the figure, the line counter value is a time-series display of the existence of a pulse generated each time the scanning of each horizontal scanning line on the screen is started.
OM output (1), (2), (3), (4) are the current TV size,
A constant output signal is generated in proportion to the horizontal stripe width corresponding to a high-definition TV size, a large screen of the storage system, and a small screen of the storage system. When the PEL counter 1 finishes counting corresponding to all pixels in the horizontal direction, the line counter 2 advances the count by 1. In response to this, the output of the control ROM holds a constant output for a predetermined number of scanning lines, as in the vertical stripe generating mechanism. Control R
As in the case of FIG. 3, the stripe width at which the output of the conversion ROM is generated is determined corresponding to the cases where the OM output is (1), (2), (3), and (4). Thus, a horizontal stripe is obtained on the screen as shown at the bottom of the figure.

【0013】図5は、縦・横ストライプ混在の説明図で
ある。この場合セレクタ6を1フレームの途中に適当な
タイミングで切り換える事によって実現することができ
る。図6は、擬似動画の説明図である。本質的に画面サ
イズに無関係であるので、図3の制御ROM出力(1) の
場合について説明する。擬似動画にする場合は、前フレ
ームに対してデータ位置を変化させればよいため、変換
ROMのアドレス空間を前述の静止画像の場合の2倍用
意して、静止画像増加部分には、時間的にずれた値を出
力されるようにしておく。このことにより、図の下部に
示すように、変換ROM出力は、第Nフレームと第N+
1フレームで時間的にずれたものとなる。即ち、第Nフ
レームと第N+1フレームで交互に変換ROM出力が変
わるので、擬似的に動画となる。以上は、縦ストライプ
を例に説明したが、横ストライプの場合も、縦・横スト
ライプ混在の場合も全く同様にして擬似動画を得ること
が出来る。また、上記では1フームおきに交互に変換R
OM出力を変えるとして説明したが、一般的には、Mフ
レーム毎に交互に変換ROM出力を変えることにして、
視覚的にも把握可能な擬似動画を実現することが出来
る。
FIG. 5 is an explanatory view of a mixture of vertical and horizontal stripes. In this case, it can be realized by switching the selector 6 at an appropriate timing in the middle of one frame. FIG. 6 is an explanatory diagram of a pseudo moving image. Since it is essentially independent of the screen size, the case of the control ROM output (1) in FIG. 3 will be described. When making a pseudo moving image, since the data position may be changed with respect to the previous frame, the address space of the conversion ROM is prepared twice as much as the case of the still image described above, and the increased portion of the still image is temporally divided. The value deviated from is output. As a result, as shown in the lower part of the figure, the conversion ROM output is the Nth frame and the N + th frame.
One frame will be shifted in time. That is, since the conversion ROM output changes alternately between the Nth frame and the N + 1th frame, a pseudo moving image is formed. Although the vertical stripes have been described above as an example, a pseudo moving image can be obtained in exactly the same manner in the case of horizontal stripes and in the case of both vertical and horizontal stripes. Also, in the above, the conversion R is alternated every other frame.
Although it has been described that the OM output is changed, in general, the conversion ROM output is alternately changed every M frames,
It is possible to realize a pseudo moving image that can be visually grasped.

【0014】[0014]

【発明の効果】小規模な回路で、縦ストライプ、横スト
ライプ、縦・横ストライプ混在、擬似動画のテストパタ
ーンができる。このため、開発時のデバッグや保守点検
が容易にできる。
EFFECTS OF THE INVENTION A test pattern of vertical stripes, horizontal stripes, a mixture of vertical / horizontal stripes, and pseudo moving images can be formed with a small-scale circuit. Therefore, debugging and maintenance / inspection during development can be facilitated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の一実施例構成図である。FIG. 2 is a configuration diagram of an embodiment of the present invention.

【図3】縦ストライプ発生の説明図である。FIG. 3 is an explanatory diagram of occurrence of vertical stripes.

【図4】横ストライプ発生の説明図である。FIG. 4 is an explanatory diagram of occurrence of horizontal stripes.

【図5】縦・横ストライプ混在パターン発生の説明図で
ある。
FIG. 5 is an explanatory diagram of generation of vertical / horizontal stripe mixed patterns.

【図6】擬似動画パターン発生の説明図である。FIG. 6 is an explanatory diagram of generation of a pseudo moving image pattern.

【図7】従来の構成例である。FIG. 7 is a conventional configuration example.

【符号の説明】[Explanation of symbols]

1 PELカウンタ 2 ラインカウンタ 3 フレームカウンタ 4 水平方向用制御ROM 5 垂直方向用制御ROM 6 セレクタ 7 パターン発生ROM(変換ROM) 8、9 パターン発生ROM 1 PEL Counter 2 Line Counter 3 Frame Counter 4 Horizontal Direction Control ROM 5 Vertical Direction Control ROM 6 Selector 7 Pattern Generation ROM (Conversion ROM) 8, 9 Pattern Generation ROM

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】画像符号化装置のカウンタ出力によってパ
タ─ン発生ROMから画像情報を読み出す画像用テスト
パターン発生回路において、 水平方向用制御ROM(4) で一定数のピクセルに対応し
たカウンタ出力に対して1つのパターン発生ROM読出
し信号を発生し、該パターン発生ROM読出し信号によ
って、パターン発生ROM(7) からテストパターン信号
を順次読み出すことによって、縦ストライプのテストパ
ターンを発生することを特徴とする画像用テストパター
ン発生回路。
1. An image test pattern generation circuit for reading image information from a pattern generation ROM by a counter output of an image encoding device, wherein a horizontal control ROM (4) outputs a counter output corresponding to a fixed number of pixels. On the other hand, one pattern generation ROM read signal is generated, and the test pattern signal of the vertical stripe is generated by sequentially reading the test pattern signal from the pattern generation ROM (7) by the pattern generation ROM read signal. Image test pattern generation circuit.
【請求項2】画像符号化装置のカウンタ出力によってパ
タ─ン発生ROMから画像情報を読み出す画像用テスト
パターン発生回路において、 垂直方向用制御ROM(5) で一定数の走査線に対応した
カウンタ出力に対して1つのパターン発生ROM読出し
信号を発生し、該パターン発生ROM読出し信号によっ
て、パターン発生ROM(7) からテストパターン信号を
順次読み出すことによって、横ストライプのテストパタ
ーンを発生することを特徴とする画像用テストパターン
発生回路。
2. An image test pattern generation circuit for reading image information from a pattern generation ROM by a counter output of an image encoding device, wherein a counter output corresponding to a certain number of scanning lines in a vertical direction control ROM (5). One pattern generation ROM read signal is generated for each of the two patterns, and the test pattern signals are sequentially read from the pattern generation ROM (7) by the pattern generation ROM read signal to generate a horizontal stripe test pattern. Image test pattern generation circuit.
【請求項3】画像符号化装置のカウンタ出力によってパ
タ─ン発生ROMから画像情報を読み出す画像用テスト
パターン発生回路において、 一定数のピクセルに対応したカウンタ出力に対して1つ
のパターン発生ROM読出し信号を発生する水平方向用
制御ROM(4) と、一定数の走査線に対応したカウンタ
出力に対して1つのパターン発生ROM読出し信号を発
生する垂直方向用制御ROM(5) を有し、該水平方向用
制御ROMの出力と、該垂直方向用制御ROMの出力と
をセレクタ(6) を用い適当なタイミングで切り換えるこ
とによって、パターン発生ROM(7) からテストパター
ン信号を順次読み出すことによって、縦・横ストライプ
混在のテストパターンを発生することを特徴とする画像
用テストパターン発生回路。
3. An image test pattern generation circuit for reading image information from a pattern generation ROM by a counter output of an image encoding device, wherein one pattern generation ROM read signal is provided for the counter output corresponding to a fixed number of pixels. Which has a horizontal direction control ROM (4) and a vertical direction control ROM (5) which generates one pattern generation ROM read signal for the counter output corresponding to a fixed number of scanning lines. By switching the output of the direction control ROM and the output of the vertical direction control ROM at an appropriate timing by using the selector (6), the test pattern signal is sequentially read from the pattern generation ROM (7), and An image test pattern generation circuit, which generates a test pattern in which horizontal stripes are mixed.
【請求項4】請求項1、請求項2及び請求項3におい
て、パターン発生ROM(7) に格納するテストパターン
として、第1のテストパターンの他に、該テストパター
ンと時間的にずれのある第2のテストパターンを追加し
て格納し、一定数のフレーム毎に第1のテストパターン
と第2のテストパターンとを切り換えることにより擬似
動画テストパターンを発生することを特徴とする画像用
テストパターン発生回路。
4. The test pattern to be stored in the pattern generating ROM (7) according to claim 1, claim 2 or claim 3, in addition to the first test pattern, there is a time difference from the test pattern. A second test pattern is additionally stored, and a pseudo moving image test pattern is generated by switching between the first test pattern and the second test pattern for every fixed number of frames. Generator circuit.
JP32404992A 1992-12-03 1992-12-03 Picture test pattern generation circuit Withdrawn JPH06178329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32404992A JPH06178329A (en) 1992-12-03 1992-12-03 Picture test pattern generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32404992A JPH06178329A (en) 1992-12-03 1992-12-03 Picture test pattern generation circuit

Publications (1)

Publication Number Publication Date
JPH06178329A true JPH06178329A (en) 1994-06-24

Family

ID=18161584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32404992A Withdrawn JPH06178329A (en) 1992-12-03 1992-12-03 Picture test pattern generation circuit

Country Status (1)

Country Link
JP (1) JPH06178329A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009507418A (en) * 2005-08-31 2009-02-19 トムソン ライセンシング Efficient test generator for video test patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009507418A (en) * 2005-08-31 2009-02-19 トムソン ライセンシング Efficient test generator for video test patterns

Similar Documents

Publication Publication Date Title
US5109281A (en) Video printer with separately stored digital signals printed in separate areas to form a print of multiple images
US4238773A (en) Television receiver for display of plural video images including a displayed boundary between the images
EP0356453B1 (en) Interpolator for expanding video data
EP0277657B1 (en) Image display apparatus
US5774189A (en) On screen display
JPH0834560B2 (en) Mosaic effect generator
JPH06178329A (en) Picture test pattern generation circuit
EP0346028B1 (en) Video signal display apparatus
US7495704B2 (en) Method and apparatus for displaying frame rate altered video on interlaced display device
EP0598595A1 (en) Method and apparatus for displaying color images
SU1262745A1 (en) Method of reproducing colour television picture
JPS5854385A (en) Digitally controlled color picture display
JP2768361B2 (en) Data input / output method of image frame memory
JP3431949B2 (en) Solid-state imaging device
JP2982509B2 (en) Image reduction processing method
JPH0622210A (en) Method and apparatus for simulation of video film conversion
JP2853743B2 (en) Video printer
JPH11196383A (en) Video signal processing device
KR930000955B1 (en) Edge quantum detecting method
JP2524112B2 (en) Liquid crystal display
JP2823234B2 (en) Screen display device
JP3564439B2 (en) Image display device and image display method
SU1647628A1 (en) Device for data display on a tv indicator screen
JPH0752330B2 (en) Video projector equipment
JPH067692B2 (en) 3D television system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307