[go: up one dir, main page]

JPH06177676A - Signal processing unit - Google Patents

Signal processing unit

Info

Publication number
JPH06177676A
JPH06177676A JP4330775A JP33077592A JPH06177676A JP H06177676 A JPH06177676 A JP H06177676A JP 4330775 A JP4330775 A JP 4330775A JP 33077592 A JP33077592 A JP 33077592A JP H06177676 A JPH06177676 A JP H06177676A
Authority
JP
Japan
Prior art keywords
audio data
data
multiplier
sound
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4330775A
Other languages
Japanese (ja)
Other versions
JP3214936B2 (en
Inventor
Yoshio Fujita
佳生 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP33077592A priority Critical patent/JP3214936B2/en
Publication of JPH06177676A publication Critical patent/JPH06177676A/en
Application granted granted Critical
Publication of JP3214936B2 publication Critical patent/JP3214936B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Complex Calculations (AREA)

Abstract

PURPOSE:To apply cross fade to audio signals of plural systems and to move spatially a sound image horizontally while keeping a sound pressure of a sound in a listening sense constant. CONSTITUTION:A signal processing unit having multipliers 25, 26 respectively multiplying audio data DD1 and DD2 with multiplication factors A and (1-A) to select any of the audio data DD1 and DD2 is provided with computing elements 23, 24 calculating multiplication factors A<1/2> and (1-A)<1/2> respectively so as to make the sound pressure constant timewise. The multiplier 25 multiplies the audio data DD1 with the multiplication factor A<1/2> and the multiplier 26 multiplies the audio data DD2 with the multiplication factor (1-A)<1/2>.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、マイクロプログラム
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device that executes a microprogram to perform various numerical calculation processes on an input digital signal.

【0002】[0002]

【従来の技術】従来より、電子楽器やオーディオ装置等
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる(音像を定位
させる)場合がある。
2. Description of the Related Art Conventionally, in an electronic musical instrument, an audio device, or the like, when the audio data of one tone color is switched to the audio data of another tone color while playing or playing a music source, noise is generated when the tone data is rapidly switched. Therefore, it is necessary to gradually decrease the volume of audio data of a certain tone color and gradually increase the volume of audio data of another tone color for switching. This is called crossfade. Further, conventionally, in an electronic musical instrument, an audio device, or the like, a certain sound may be spatially panned from left to right or right to left (sound image localization).

【0003】ところで、近年、マイクロプログラムを実
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置(ディジタル・シグナ
ル・プロセッサ(DSP))の技術が進歩するととも
に、半導体製造技術が進歩することにより、DSPLS
Iが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をDSPLSIで構成して、内蔵しているもの
がある。
By the way, in recent years, the technology of a digital signal processor (digital signal processor (DSP)) that executes a microprogram to perform various numerical calculation processes on an input digital signal has advanced, and semiconductor manufacturing has progressed. Due to technological advances, DSPLS
I is becoming readily available. For this reason, recent electronic musical instruments, audio devices, and the like include a cross-fade circuit for performing the above-described cross-fade and a pan circuit for performing the above-mentioned pan that are configured by a DSP LSI and incorporated therein.

【0004】図12は、そのようなDSPLSIによっ
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、1および2はそれ
ぞれ異なる音色のディジタルのオーディオデータDI1
よびDI2がそれぞれ入力される入力端子、3は入力端子
1から入力されたオーディオデータDI1と図13のaに
示す特性を有する乗算係数k1(0≦k1≦1)とを乗算
する乗算器、4は入力端子2から入力されたオーディオ
データDI2と図13のbに示す特性を有する乗算係数k
2(0≦k2≦1)とを乗算する乗算器、5は乗算器3お
よび4のそれぞれの出力データを加算する加算器、6は
加算器5の出力データが混合された1つのオーディオデ
ータDOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子1から入力されるオーディオデータDI1から入力端子
2から入力されるオーディオデータDI2にスムーズに切
り換えることができる。
FIG. 12 is a block diagram showing a configuration example of a conventional crossfade circuit constructed by such a DSP LSI. In FIG. 12, 1 and 2 are digital audio data D I1 and D of different tone colors. Input terminals 3 to which I2 is respectively input, and 3 are multipliers for multiplying the audio data D I1 input from the input terminal 1 by the multiplication coefficient k 1 (0 ≦ k 1 ≦ 1) having the characteristic shown in FIG. 4 is the audio data D I2 input from the input terminal 2 and the multiplication coefficient k having the characteristic shown in b of FIG.
2 (0 ≦ k 2 ≦ 1) and a multiplier 5 for adding the output data of the multipliers 3 and 4, and 6 for one audio data in which the output data of the adder 5 is mixed. It is an output terminal that is output as D O. With such a configuration, it is possible to smoothly switch from the audio data D I1 input from the input terminal 1 to the audio data D I2 input from the input terminal 2 by linear interpolation with a simple configuration.

【0005】また、図14は、上述したDSPLSIに
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、7はオーディオデータD
Iが入力される入力端子、8は乗算係数A(0≦A≦
1)が入力される入力端子、9は乗算係数Aに対して
(1−x)の演算を施し、乗算係数(1−A)を出力す
る演算器である。
FIG. 14 is a block diagram showing an example of the configuration of a conventional pan circuit constructed by the above DSP LSI. In this figure, 7 is audio data D.
An input terminal for inputting I , 8 is a multiplication coefficient A (0 ≦ A ≦
1) is an input terminal to which the multiplication coefficient A is input, and 9 is a computing unit that performs the multiplication coefficient (1-x) on the multiplication coefficient A and outputs the multiplication coefficient (1-A).

【0006】10はオーディオデータDIと乗算係数A
とを乗算する乗算器、11は乗算器10の出力データが
RチャンネルのオーディオデータDORとして出力される
出力端子、12はオーディオデータDIと乗算係数(1
−A)とを乗算する乗算器、13は乗算器12の出力デ
ータがLチャンネルのオーディオデータDOLとして出力
される出力端子である。
10 is audio data D I and multiplication coefficient A
And 11 are output terminals for outputting the output data of the multiplier 10 as R channel audio data D OR , and 12 are audio data D I and multiplication coefficient (1
-A) is a multiplier for multiplying with, and 13 is an output terminal from which the output data of the multiplier 12 is output as the L channel audio data D OL .

【0007】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子11および13に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子11および13に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
In such a configuration, the multiplication coefficient A is set to 0
When changed from 1 to 1, the sound radiated from the speaker (not shown) connected to the output terminals 11 and 13 spatially pans from left to right, and conversely changes the multiplication coefficient A from 1 to 0. Then, the sound emitted from the speaker (not shown) connected to the output terminals 11 and 13 spatially pans from right to left.

【0008】[0008]

【発明が解決しようとする課題】ところで、上述したD
SPLSIによって構成された従来のクロスフェード回
路において、乗算器3および4並びに加算器5における
演算は、整数形の積和を基本とするため、図13のaと
bとの交点cに示すように、乗算係数k1およびk2がと
もに1/2の場合、乗算器3および4のそれぞれの出力
データは、それぞれDI1/2およびDI2/2となる。ま
た、電力は、振幅の2乗に比例するので、乗算器3およ
び4のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータDI1およびDI2のそれぞれ1/4
となってしまう。
By the way, the above-mentioned D
In the conventional cross-fade circuit configured by SPLSI, since the arithmetic operations in the multipliers 3 and 4 and the adder 5 are based on the integral sum of products, as shown at the intersection c between a and b in FIG. , And the multiplication coefficients k 1 and k 2 are both ½, the output data of the multipliers 3 and 4 are D I1 / 2 and D I2 / 2, respectively. Since the power is proportional to the square of the amplitude, the power corresponding to the output data of each of the multipliers 3 and 4 is 1/4 of the audio data D I1 and D I2 , respectively.
Will be.

【0009】したがって、乗算器3および4のそれぞれ
の出力データを加算器5によって加算しても、出力端子
6から出力されるオーディオデータDOに対応した電力
は、オーディオデータDI1あるいは、DI2のいずれか一
方のみの場合に比べて、1/2になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータDOに対応した音圧もオーディオデータDI1あるい
は、DI2のいずれか一方のみの場合に比べて、1/2に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
Therefore, even if the output data of each of the multipliers 3 and 4 is added by the adder 5, the power corresponding to the audio data D O output from the output terminal 6 is the audio data D I1 or D I2. It becomes 1/2 as compared with the case of only one of the above. Here, since the electric power and the sound pressure are in a proportional relationship, the sound pressure corresponding to the audio data D O is also 1/2 as compared with the case of only one of the audio data D I1 or D I2. I will end up. That is, there is a drawback that the audible volume is not constant during the crossfade.

【0010】また、上述したDSPLSIによって構成
された従来のパン回路において、演算器9並びに乗算器
10および12における演算も整数形の積和を基本とす
るため、乗算係数A=0とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をP0と仮定した場合に、乗算係数Aが1/2となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにP0/4になってしまう。したがって、
図15に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がP
0/2となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
Further, in the conventional pan circuit constituted by the above-mentioned DSP LSI, since the arithmetic operations in the arithmetic unit 9 and the multipliers 10 and 12 are based on the integral sum of products, the multiplication coefficient A = 0 and a certain space is set. If the multiplication coefficient A becomes 1/2 when the auditory power of the sound radiated from the speaker (not shown) arranged on the left side of the above is assumed to be P 0 , the reason similar to that of the crossfade circuit described above is obtained. Accordingly, the power of the acoustic audibility which is respectively emitted from the speaker (not shown) disposed respectively left and the right of a certain space, thus both become P 0/4. Therefore,
As shown in FIG. 15, the audible electric power of the sound is P at portions spatially equidistant from the left and right speakers (not shown).
It becomes 0/2, and there is a problem that the pan operation becomes unnatural because the sound image cannot be spatially moved to the left and right while the electric power on the acoustic sense, that is, the sound pressure is kept constant. It was

【0011】この発明は、このような背景の下になされ
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
The present invention has been made under such a background, and it is possible to crossfade audio signals of a plurality of systems or to keep the sound image spatially left and right while maintaining a constant sound pressure of the sound. An object is to provide a signal processing device that can be moved.

【0012】[0012]

【課題を解決するための手段】この発明は、1ないし複
数系統のオーディオ信号と複数の乗算係数とをそれぞれ
乗算する複数の乗算手段を有し、前記1ないし複数系統
のオーディオ信号の混合、切り換え、あるいは、音像の
定位等を行う信号処理装置において、音圧が時間的ある
いは、空間的に一定になるように前記複数の乗算係数を
演算する複数の演算手段を具備することを特徴としてい
る。
The present invention has a plurality of multiplying means for multiplying an audio signal of one or a plurality of systems and a plurality of multiplication coefficients respectively, and mixing and switching the audio signals of the one or a plurality of systems. Alternatively, a signal processing device for performing localization of a sound image is provided with a plurality of calculating means for calculating the plurality of multiplication coefficients so that the sound pressure becomes constant temporally or spatially.

【0013】[0013]

【作用】上記構成によれば、1ないし複数系統のオーデ
ィオ信号の混合、切り換え、あるいは、音像の定位等を
行っても、音圧が時間的あるいは、空間的に一定にな
る。
According to the above construction, the sound pressure becomes constant temporally or spatially even if the audio signals of one or a plurality of systems are mixed, switched, or the sound image is localized.

【0014】[0014]

【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図1はこの発明の第1の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、14はオーデ
ィオデータDIが入力される入力端子、15は遅延用R
AMであり、図2に示すアドレス生成回路16から出力
される書込アドレスWAに入力端子14から入力された
オーディオデータDIが書き込まれるとともに、アドレ
ス生成回路16から出力される読出アドレスRA1およ
びRA2からピッチ変調されたオーディオデータDD1
よびDD2が読み出される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a block diagram showing the configuration of a pitch change circuit to which a signal processing device according to a first embodiment of the present invention is applied. In this figure, 14 is an input terminal to which audio data D I is input, and 15 is a delay circuit. For R
An AM, along with the audio data D I input from the input terminal 14 to output the write address WA from the address generating circuit 16 shown in FIG. 2 is written, read address RA 1 is outputted from the address generating circuit 16 and Pitch-modulated audio data D D1 and D D2 are read from RA 2 .

【0015】図2のアドレス生成回路16において、1
7は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスWAを出
力する。また、減算カウンタ17は、遅延用RAM15
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。18は、
図4(a)および(b)に示すように、それぞれ互いに
180゜位相がずれた鋸歯状の低周波データDL1および
L2を出力する低周波発振器(LFO)、19は書込ア
ドレスWAと低周波データDL1とを加算して読出アドレ
スRA1を出力する加算器、20は書込アドレスWAと
低周波データDL2とを加算して読出アドレスRA2を出
力する加算器である。
In the address generation circuit 16 of FIG.
Reference numeral 7 denotes a subtraction counter, which counts down in synchronization with the sampling frequency φ and outputs the write address WA. In addition, the subtraction counter 17 includes the delay RAM 15
Counting down from the last address to the first address in sequence, and counting down to the first address,
Count down again from the last address. 18 is
As shown in FIGS. 4A and 4B, low-frequency oscillators (LFOs) 19 for outputting saw-tooth-shaped low-frequency data D L1 and D L2 which are 180 ° out of phase with each other, and 19 are write addresses WA and An adder 20 adds the low frequency data D L1 and outputs the read address RA 1, and an adder 20 adds the write address WA and the low frequency data D L2 and outputs the read address RA 2 .

【0016】このような構成によれば、オーディオデー
タDIは、遅延用RAM15にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスWAに低周波データDL1およびDL2をそれぞれ加算
した読出アドレスRA1およびRA2に記憶されたオーデ
ィオデータDD1およびDD2が遅延用RAM15から読み
出される。読出アドレスRA1およびRA2を得るために
書込アドレスWAにそれぞれ加算される低周波データD
L1およびDL2が鋸歯状であるため、読出アドレスRA1
およびRA2は、書込アドレスWAに対して順次遅れて
いき、鋸歯状の低周波データDL1およびDL2の傾きに応
じてオーディオデータDD1およびDD2のピッチが下がる
ことになる。
With such a configuration, the audio data D I is written in the delay RAM 15 in order from the final address to the start address, and the low frequency data D L1 and D L2 are written in the write address WA. The audio data D D1 and D D2 stored at the added read addresses RA 1 and RA 2 are read from the delay RAM 15. Low-frequency data D added to the write address WA to obtain the read addresses RA 1 and RA 2 , respectively.
Since L1 and D L2 are sawtooth, the read address RA 1
And RA 2 are sequentially delayed with respect to the write address WA, and the pitch of the audio data D D1 and D D2 is lowered according to the inclination of the sawtooth low frequency data D L1 and D L2 .

【0017】また、図1において、21は図4(d)に
示す特性を有する乗算係数A(0≦A≦1)が入力され
る入力端子、22は乗算係数Aに対して(1−x)の演
算を施し、図4(d)に示す特性を有する乗算係数(1
−A)を出力する演算器、23は乗算係数Aに対して√
xの演算を施し、乗算係数√Aを出力する演算器、24
は乗算係数(1−A)に対して√xの演算を施し、乗算
係数√(1−A)を出力する演算器である。25はオー
ディオデータDD1と乗算係数√Aとを乗算する乗算器、
26はオーディオデータDD2と乗算係数√(1−A)と
を乗算する乗算器、27は乗算器25の出力データと乗
算器26の出力データとを加算する加算器、28は加算
器27の出力データがオーディオデータDOとして出力
される出力端子である。
Further, in FIG. 1, reference numeral 21 is an input terminal to which the multiplication coefficient A (0 ≦ A ≦ 1) having the characteristic shown in FIG. 4 (d) is input, and 22 is (1-x ), And the multiplication coefficient (1
-A) is an arithmetic unit, and 23 is √ for the multiplication coefficient A.
an arithmetic unit for performing an operation of x and outputting a multiplication coefficient √A, 24
Is an arithmetic unit that performs a calculation of √x on the multiplication coefficient (1-A) and outputs the multiplication coefficient √ (1-A). 25 is a multiplier for multiplying the audio data D D1 by the multiplication coefficient √A,
26 is a multiplier for multiplying the audio data D D2 by the multiplication coefficient √ (1-A), 27 is an adder for adding the output data of the multiplier 25 and the output data of the multiplier 26, 28 is an adder 27 The output terminal outputs the output data as audio data D O.

【0018】次に、図3に演算器23の構成を表すブロ
ック図を示す。図3において、29は入力データxn
入力される入力端子、30は第1の入力端に入力データ
nが入力される減算器、31は第1の入力端に減算器
30の出力データが入力される加算器、32は加算器3
1の出力データが出力データynとして出力される出力
端子である。33は加算器31の出力データを1演算時
間分だけ遅延してデータyn-1として出力する遅延回路
であり、データyn-1は、加算器31の第2の入力端に
入力されるとともに、乗算器34に入力される。乗算器
34は、データyn-1を2乗し、その出力データyn-1 2
を減算器30の第2の入力端に入力する。
Next, FIG. 3 is a block diagram showing the configuration of the arithmetic unit 23. In FIG. 3, 29 is an input terminal to which the input data x n is input, 30 is a subtractor to which the input data x n is input to the first input end, 31 is the output data of the subtractor 30 to the first input end Is input, and 32 is an adder 3
The output data of 1 is output as the output data y n . 33 the output data of the adder 31 is delayed by one calculation time period is a delay circuit for outputting a data y n-1, the data y n-1 is input to the second input of the adder 31 It is also input to the multiplier 34. The multiplier 34 squares the data y n-1 and outputs the output data y n-1 2
Is input to the second input terminal of the subtractor 30.

【0019】ここで、演算器23の演算を漸化式で表す
と、(1)式となる。 yn=xn−yn-1 2+yn-1・・・(1) (1)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して(2)式に示す2次方程式
の根となるので、演算器23よりyn=√Aが得られ
る。 y=A−y2+y・・・(2) なお、演算器24は、演算器23と同一の構成であるの
で、その説明を省略する。
Here, when the calculation of the calculator 23 is expressed by a recurrence formula, the formula (1) is obtained. In y n = x n -y n- 1 2 + y n-1 ··· (1) (1) formula, when x n = A, data y n n →
The limit for ∞ converges and becomes the root of the quadratic equation shown in equation (2), so that y n = √A is obtained from the calculator 23. y = A−y 2 + y (2) Since the arithmetic unit 24 has the same configuration as the arithmetic unit 23, its description is omitted.

【0020】このような構成において、入力端子14か
らオーディオデータDIが入力されると、アドレス生成
回路16によって生成された、遅延用RAM15の書込
アドレスWAにオーディオデータDIが書き込まれると
ともに、アドレス生成回路16によって生成された、遅
延用RAM15の読出アドレスRA’1およびRA’2
らピッチ変調されたオーディオデータDD1およびDD2
読み出される。
In such a configuration, when the audio data D I is input from the input terminal 14, the audio data D I is written to the write address WA of the delay RAM 15 generated by the address generation circuit 16, and The pitch-modulated audio data D D1 and D D2 are read from the read addresses RA ′ 1 and RA ′ 2 of the delay RAM 15 generated by the address generation circuit 16.

【0021】いっぽう、図4(d)に示す波形のように
変化する、入力端子21から入力された乗算係数A(0
≦A≦1)は、演算器22において、(1−x)の演算
が施され、演算器22から乗算係数(1−A)が出力さ
れた後、演算器24において、√xの演算が施され、演
算器24から、図4(c)に示す特性を有する乗算係数
√(1−A)が出力される。また、演算器23におい
て、乗算係数Aに対して√xの演算が施され、演算器2
3から、図4(c)に示す特性を有する乗算係数√Aが
出力される。
On the other hand, the multiplication coefficient A (0, which is changed from the waveform shown in FIG. 4D, is input from the input terminal 21.
≦ A ≦ 1), the arithmetic unit 22 performs the arithmetic operation (1-x), and after the arithmetic unit 22 outputs the multiplication coefficient (1-A), the arithmetic unit 24 calculates the √x. Then, the multiplier 24 outputs the multiplication coefficient √ (1-A) having the characteristic shown in FIG. Further, in the arithmetic unit 23, the multiplication coefficient A is calculated by √x, and the arithmetic unit 2
3 outputs the multiplication coefficient √A having the characteristic shown in FIG.

【0022】これにより、乗算器25がオーディオデー
タDD1と乗算係数√Aとを乗算するとともに、乗算器2
6がオーディオデータDD2と乗算係数√(1−A)とを
乗算するので、加算器27は、乗算器25の出力データ
と乗算器26の出力データとを加算して、ピッチチェン
ジされたオーディオデータDOとして出力端子28を介
して出力する。
As a result, the multiplier 25 multiplies the audio data D D1 by the multiplication coefficient √A, and the multiplier 2
6 multiplies the audio data D D2 by the multiplication coefficient √ (1−A), the adder 27 adds the output data of the multiplier 25 and the output data of the multiplier 26, and the pitch-changed audio is added. The data D O is output via the output terminal 28.

【0023】以上説明したように、従来は、乗算係数A
および(1−A)を、乗算器25および26において、
そのままオーディオデータDD1およびDD2と乗算してい
たので、乗算係数Aおよび(1−A)が0から1へ、お
よび1から0へ移行する部分で、図5(a)に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第1の実施例によれば、乗算係
数√Aおよび√(1−A)を、乗算器25および26に
おいて、オーディオデータDD1およびDD2とそれぞれ乗
算するようにしたので、図5(b)に示すように、乗算
係数Aおよび(1−A)が0から1へ、および1から0
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
As described above, the multiplication coefficient A is conventionally used.
And (1-A) in multipliers 25 and 26
Since the audio data D D1 and D D2 are multiplied as they are, the multiplication coefficients A and (1-A) are changed from 0 to 1 and from 1 to 0, as shown in FIG. Although the sound output from the speaker (not shown) has a audible reduction in the volume periodically, and a tremolo effect is provided, but according to the first embodiment described above, the multiplication coefficients √A and √. Since (1-A) is multiplied by the audio data D D1 and D D2 in the multipliers 25 and 26, respectively, as shown in FIG. 5B, the multiplication coefficients A and (1-A) are 0 to 1 and 1 to 0
Even in the part where the transition to, the volume of the sound does not decrease in the sense of hearing and is smoothly connected.

【0024】次に、この発明の第2の実施例について説
明する。図6はこの発明の第2の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図1の各部に対応する部分には同
一の符号を付け、その説明を省略する。図6において、
35はオーディオデータDIと乗算係数√Aとを乗算す
る乗算器、36は乗算器35の出力データがRチャンネ
ルのオーディオデータDORとして出力される出力端子、
37はオーディオデータDIと乗算係数√(1−A)と
を乗算する乗算器、38は乗算器37の出力データがL
チャンネルのオーディオデータDOLとして出力される出
力端子である。
Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing the configuration of a pan circuit to which the signal processing apparatus according to the second embodiment of the present invention is applied. In this figure, parts corresponding to the respective parts in FIG. The description is omitted. In FIG.
35 is a multiplier for multiplying the audio data D I and the multiplication coefficient √A; 36 is an output terminal from which the output data of the multiplier 35 is output as R channel audio data D OR ;
37 is a multiplier for multiplying the audio data D I by the multiplication coefficient √ (1-A), 38 is output data of the multiplier 37 is L
It is an output terminal for outputting the audio data D OL of the channel.

【0025】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子36および38に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子36および38に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
In such a configuration, the multiplication coefficient A is set to 0
When changed from 1 to 1, the sound radiated from the speaker (not shown) connected to the output terminals 36 and 38 is spatially panned from left to right, and conversely, the multiplication coefficient A is changed from 1 to 0. Then, the sound radiated from the speaker (not shown) connected to the output terminals 36 and 38 spatially pans from right to left.

【0026】この場合、一方のチャンネルの音響に対応
する電力をP0としたとき、Rチャンネルの音響に対応
する電力はA×P0となり、Lチャンネルの音響に対応
する電力は、(1−A)×P0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、(3)式に示す
ように、乗算係数Aの値に関わらず、一定に保たれる。 A×P0+(1−A)×P0=P0・・・(3)
In this case, when the power corresponding to the sound of one channel is P 0 , the power corresponding to the sound of the R channel is A × P 0 , and the power corresponding to the sound of the L channel is (1- A) × P 0, and therefore, the perceptual power of sound, that is, the sound pressure, at the portions spatially equidistant from the left and right speakers (not shown) is represented by the multiplication coefficient A as shown in equation (3). It is kept constant regardless of the value of. A × P 0 + (1- A) × P 0 = P 0 ··· (3)

【0027】ところで、以上説明した第1および第2の
実施例においては、いずれの場合も、演算器23および
24を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Aおよび√(1−A)を求めることによ
り、乗算係数Aが0から1へ、および1から0へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
By the way, in any of the first and second embodiments described above, multiplication factors √A and √ (1- (1) for pitch changing and panning using the arithmetic units 23 and 24 in either case. By obtaining A), the audible volume of the sound was kept constant even in the portion where the multiplication coefficient A was changed from 0 to 1 and from 1 to 0.

【0028】次に、上述した技術思想を基本とし、この
技術思想とは逆に、乗算係数Aが0から1へ、および1
から0へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数x2、(2x−x2)あるいは、3
xなどを用いればよい。これらの関数x2、(2x−
2)および3√xを演算する演算器39〜41の構成を
図7〜図9に示す。
Next, on the basis of the above-mentioned technical idea, the multiplication coefficient A changes from 0 to 1 and 1 contrary to this technical idea.
It may be possible to increase or decrease the sound volume of the auditory sense in the transition from 0 to 0. To do this, the function x 2 , (2x−x 2 ) or 3
x or the like may be used. These functions x 2 , (2x-
shown in FIGS. 7-9 the structure of the arithmetic unit 39 to 41 for calculating the x 2) and 3 √x.

【0029】図7の演算器39において、42は入力デ
ータxを2乗する乗算器、図8の演算器40において、
43は入力データxと乗算係数2とを乗算する乗算器、
44は入力データxを2乗する乗算器、45は乗算器4
3の出力データから乗算器44の出力データを減算する
減算器である。また、図9の演算器41において、46
は第1の入力端に入力データxnが入力される減算器、
47は第1の入力端に減算器46の出力データが入力さ
れる加算器、48は加算器47の出力データを1演算時
間だけ遅延してデータyn-1として出力する遅延回路で
あり、データyn-1は、加算器47の第2の入力端に入
力されるとともに、入力データを2乗する乗算器49に
入力される。50は乗算器49の出力データyn-1 2とデ
ータyn-1とを乗算する乗算器であり、その出力データ
n-13を減算器46の第2の入力端に入力する。
In the arithmetic unit 39 of FIG. 7, 42 is a multiplier for squaring the input data x, and in the arithmetic unit 40 of FIG.
43 is a multiplier for multiplying the input data x by the multiplication coefficient 2;
44 is a multiplier for squaring the input data x, 45 is a multiplier 4
3 is a subtractor that subtracts the output data of the multiplier 44 from the output data of 3. In addition, in the arithmetic unit 41 of FIG.
Is a subtractor whose input data x n is input to the first input terminal,
Reference numeral 47 is an adder to which the output data of the subtractor 46 is input to the first input terminal, and 48 is a delay circuit which delays the output data of the adder 47 by one operation time and outputs it as data y n-1 . The data y n-1 is input to the second input terminal of the adder 47 and the multiplier 49 that squares the input data. 50 is a multiplier for multiplying the output data y n-1 2 and the data y n-1 of the multiplier 49, and inputs the output data y n-13 to the second input of the subtractor 46.

【0030】ここで、演算器41の演算を漸化式で表す
と、(4)式となる。 yn=xn−yn-1 3+yn-1・・・(4) (4)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して、(5)式に示す3次方程
式の根となるので、演算器41よりy=3√Aが得られ
る。 y=A−Y3+y・・・(5)
Here, when the calculation of the calculator 41 is expressed by a recurrence formula, the formula (4) is obtained. In y n = x n -y n- 1 3 + y n-1 ··· (4) (4) equation, when x n = A, data y n n →
Extreme for ∞ is converged, (5) since the roots of a cubic equation in the expression, y = 3 {square root} A is obtained from the arithmetic unit 41. y = A−Y 3 + y (5)

【0031】以上説明した演算器39〜41を上述した
ピッチチェンジ回路(図1参照)およびパン回路(図6
参照)の演算器23および24の代わりに用いたり、あ
るいは、図12のクロスフェード回路の乗算器3および
4の乗算係数入力端に設ければ、乗算係数A2、(2A
−A2)、√Aあるいは、3√Aは、乗算係数Aの変化に
対して図10に示すように変化し、これにより、聴感上
の音圧Pは乗算係数Aの変化に対応して図11に示すよ
うに変化して従来にない音響効果が得られる。
The arithmetic units 39 to 41 described above are used as the above-mentioned pitch change circuit (see FIG. 1) and pan circuit (see FIG. 6).
If used instead of the arithmetic units 23 and 24 of FIG. 12 or provided at the multiplication coefficient input terminals of the multipliers 3 and 4 of the crossfade circuit of FIG. 12, the multiplication coefficients A 2 , (2A
-A 2 ), √A or 3 √A changes as shown in FIG. 10 with respect to the change of the multiplication coefficient A, whereby the sound pressure P on the auditory sensation corresponds to the change of the multiplication coefficient A. As shown in FIG. 11, the sound effects that are different from the conventional ones can be obtained.

【0032】たとえば、演算器39〜41を図6に示す
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器39〜41を図12に示すクロス
フェード回路に適用した場合、オーディオデータDI1
らオーディオデータDI2への切換時、あるいは、オーデ
ィオデータDI2からオーディオデータDI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
For example, when the arithmetic units 39 to 41 are applied to the pan circuit shown in FIG. 6, the localization of the sound image moves left and right, and the localization of the sound image moves away from or approaches the listener. When the arithmetic units 39 to 41 are applied to the crossfade circuit shown in FIG. 12, when the audio data D I1 is switched to the audio data D I2 or when the audio data D I2 is switched to the audio data D I1 , The sound pressure can be lowered to make it less noticeable, or conversely, the sound pressure can be raised to make it more noticeable.

【0033】なお、以上説明したピッチチェンジ回路、
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置(DSP)によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
DSPにおいてそれぞれ実行されることになる。したが
って、上述した演算器23、24、39〜41を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
The pitch change circuit described above,
Since the pan circuit and the crossfade circuit are configured by the signal processing device (DSP) as described above, the microprograms corresponding to these circuits are actually executed in the DSP. Therefore, since the arithmetic units 23, 24, 39 to 41 described above can be easily realized, the conventional linear interpolation technique can be used as it is, and it is not necessary to add a special circuit.

【0034】[0034]

【発明の効果】以上説明したように、この発明によれ
ば、音響の聴感上の音圧を一定に保ちつつ、複数系統の
オーディオデータをクロスフェードできたり、音像を空
間的に左右に移動させることができるという効果があ
る。
As described above, according to the present invention, it is possible to crossfade audio data of a plurality of systems or move a sound image spatially left and right while maintaining a constant sound pressure on the audible sound. The effect is that you can.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の第1の実施例による信号処理装置
を適用したピッチチェンジ回路の構成を示すブロック図
である。
FIG. 1 is a block diagram showing a configuration of a pitch change circuit to which a signal processing device according to a first embodiment of the present invention is applied.

【図2】 アドレス生成回路16の構成を示すブロック
図である。
FIG. 2 is a block diagram showing a configuration of an address generation circuit 16.

【図3】 演算器23の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a computing unit 23.

【図4】 読出アドレスRA’1およびRA’2の波形の
一例および図1に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
FIG. 4 is a diagram showing an example of waveforms of read addresses RA ′ 1 and RA ′ 2 and an example of waveforms of multiplication coefficients output from each unit of the circuit shown in FIG. 1.

【図5】 この発明の第1の実施例と従来の技術とを比
較して説明するための図である。
FIG. 5 is a diagram for comparing and explaining the first embodiment of the present invention and the conventional technique.

【図6】 この発明の第2の実施例による信号処理装置
を適用したパン回路の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a pan circuit to which a signal processing device according to a second embodiment of the present invention is applied.

【図7】 演算器33の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of an arithmetic unit 33.

【図8】 演算器34の構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of a computing unit 34.

【図9】 演算器35の構成を示すブロック図である。FIG. 9 is a block diagram showing a configuration of a calculator 35.

【図10】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aの特性の一例を示す図である。
FIG. 10 is a diagram showing an example of characteristics of multiplication coefficients A, A 2 , (2A−A 2 ), √A and 3 √A.

【図11】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aに対する聴感上の電力Pの特性の一例を示す
図である。
FIG. 11 is a diagram showing an example of characteristics of perceptual power P with respect to multiplication coefficients A, A 2 , (2A−A 2 ), √A and 3 √A.

【図12】 従来のクロスフェード回路の構成例を示す
ブロック図である。
FIG. 12 is a block diagram showing a configuration example of a conventional crossfade circuit.

【図13】 乗算係数k1およびk2の特性の一例を示す
図である。
FIG. 13 is a diagram showing an example of characteristics of multiplication coefficients k 1 and k 2 .

【図14】 従来のパン回路の構成例を示すブロック図
である。
FIG. 14 is a block diagram showing a configuration example of a conventional pan circuit.

【図15】 図14に示すパン回路の不都合点を説明す
るための図である。
FIG. 15 is a diagram for explaining a disadvantage of the pan circuit shown in FIG.

【符号の説明】[Explanation of symbols]

22〜24,39〜41……演算器、25,26,3
4,35,37,42〜44,49,50……乗算器、
27,31,47……加算器、30,45,46……減
算器、33,48……遅延回路。
22-24, 39-41 ... Operation unit, 25, 26, 3
4, 35, 37, 42 to 44, 49, 50 ... Multiplier,
27, 31, 47 ... Adder, 30, 45, 46 ... Subtractor, 33, 48 ... Delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1ないし複数系統のオーディオ信号と複
数の乗算係数とをそれぞれ乗算する複数の乗算手段を有
し、前記1ないし複数系統のオーディオ信号の混合、切
り換え、あるいは、音像の定位等を行う信号処理装置に
おいて、 音圧が時間的あるいは、空間的に一定になるように前記
複数の乗算係数を演算する複数の演算手段を具備するこ
とを特徴とする信号処理装置。
1. A plurality of multiplying means for respectively multiplying an audio signal of one or a plurality of systems and a plurality of multiplication coefficients, and mixing, switching, or localization of a sound image of the audio signals of the one or a plurality of systems. A signal processing device for performing the signal processing device, comprising: a plurality of calculating means for calculating the plurality of multiplication coefficients so that the sound pressure becomes constant temporally or spatially.
JP33077592A 1992-12-10 1992-12-10 Signal processing device Expired - Fee Related JP3214936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33077592A JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33077592A JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Publications (2)

Publication Number Publication Date
JPH06177676A true JPH06177676A (en) 1994-06-24
JP3214936B2 JP3214936B2 (en) 2001-10-02

Family

ID=18236408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33077592A Expired - Fee Related JP3214936B2 (en) 1992-12-10 1992-12-10 Signal processing device

Country Status (1)

Country Link
JP (1) JP3214936B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102031A (en) * 2005-10-06 2007-04-19 Yamaha Corp Companding method for audio signal, and audio signal companding device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05292040A (en) 1992-04-08 1993-11-05 Hitachi Ltd Construction method of optical transmission system
JP3549716B2 (en) 1997-11-28 2004-08-04 日本電気株式会社 Optical ADM device
JP3440872B2 (en) 1999-05-07 2003-08-25 日本電気株式会社 Supervisory signal transfer device in optical transmission system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102031A (en) * 2005-10-06 2007-04-19 Yamaha Corp Companding method for audio signal, and audio signal companding device

Also Published As

Publication number Publication date
JP3214936B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP4726875B2 (en) Audio signal processing method and apparatus
US4998281A (en) Effect addition apparatus
US7612281B2 (en) Reverberation effect adding device
EP0734018B1 (en) Audio data processing apparatus
KR101193763B1 (en) Unnatural reverberation
WO2004107812A1 (en) Array speaker system
US5418856A (en) Stereo signal generator
JP2002189498A (en) Digital speech processor and computer program recording medium
US20220199057A1 (en) Sound Signal Generation Method, Sound Signal Generation Device, Non-transitory Computer Readable Medium Storing Sound Signal Generation Program and Electronic Musical Apparatus
JPH06177676A (en) Signal processing unit
JPH0798586A (en) Sound source device for electronic music instrument
JP3341777B2 (en) Effect giving device
JP2905904B2 (en) Electronic musical instrument signal processor
JP2009025476A (en) Additive synthesis sound source apparatus and control method thereof
JP3413322B2 (en) Reverberation device
JP3534572B2 (en) Sound field control device
JP2905905B2 (en) Music generator
Tomarakos et al. Using The Low-Cost, High Performance ADSP-21065L Digital Signal Processor For Digital Audio Applications
JP5560787B2 (en) Filter device
JPH02135398A (en) Digital sound signal generating device
JPH1152950A (en) Electronic musical instrument
JPH0777982A (en) Effect addition device
JPH06130942A (en) Sound effect device
JPH057399A (en) Acoustic equipment
JP2003173184A (en) Audio signal distortion apparatus

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees