JPH06163810A - ハイブリッドｉｃ面実装用リードブロック - Google Patents
ハイブリッドｉｃ面実装用リードブロックInfo
- Publication number
- JPH06163810A JPH06163810A JP4337991A JP33799192A JPH06163810A JP H06163810 A JPH06163810 A JP H06163810A JP 4337991 A JP4337991 A JP 4337991A JP 33799192 A JP33799192 A JP 33799192A JP H06163810 A JPH06163810 A JP H06163810A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- conductive film
- lead block
- electrostatic shield
- wall surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W42/276—
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッドＩＣにおいて低コストでハイブ
リッドＩＣに対する静電シールド効果を得る。 【構成】 平面形状が矩形枠状で、上部にハイブリッド
ＩＣ収納段部５を形成し、上面及び外壁面に静電シール
ド用導電膜１０を形成する。
リッドＩＣに対する静電シールド効果を得る。 【構成】 平面形状が矩形枠状で、上部にハイブリッド
ＩＣ収納段部５を形成し、上面及び外壁面に静電シール
ド用導電膜１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣ面実
装用リードブロック、特に静電シールド効果が得られる
新規なハイブリッドＩＣ面実装用リードブロックに関す
る。
装用リードブロック、特に静電シールド効果が得られる
新規なハイブリッドＩＣ面実装用リードブロックに関す
る。
【０００２】
【従来の技術】ハイブリッドＩＣの配線基板への実装
は、製造コストの低減のためリードブロックを介して行
われることが多くなっている。
は、製造コストの低減のためリードブロックを介して行
われることが多くなっている。
【０００３】リードブロックは例えばセラミック等の絶
縁性材料からなる部材の表面に配線膜を形成したもの
で、そのリードブロックにハイブリッドＩＣを接続し、
その後リードブロックを配線基板に接続することにより
ハイブリッドＩＣが配線基板に取り付けられるのであ
る。
縁性材料からなる部材の表面に配線膜を形成したもの
で、そのリードブロックにハイブリッドＩＣを接続し、
その後リードブロックを配線基板に接続することにより
ハイブリッドＩＣが配線基板に取り付けられるのであ
る。
【０００４】そして、リードブロックの各配線膜がハイ
ブリッドＩＣの各電極と、配線基板の配線膜との間を電
気的に接続する。ところで、ハイブリッドＩＣを他から
静電シールドする場合、従来においては金属からなるシ
ールドケースを、別途用意しハイブリッドＩＣ及びリー
ドブロックを覆うように配線基板に取り付けるようにし
ていた。
ブリッドＩＣの各電極と、配線基板の配線膜との間を電
気的に接続する。ところで、ハイブリッドＩＣを他から
静電シールドする場合、従来においては金属からなるシ
ールドケースを、別途用意しハイブリッドＩＣ及びリー
ドブロックを覆うように配線基板に取り付けるようにし
ていた。
【０００５】
【発明が解決しようとする課題】ところが、シールドケ
ースでハイブリッドＩＣ及び静電シールドを覆うことに
より静電シールドするという従来の技術によれば、シー
ルドケースの材料費、加工費及び組付に要するコストが
高いのでハイブリッドＩＣ実装配線基板の低コスト化が
難しくなるという問題があった。
ースでハイブリッドＩＣ及び静電シールドを覆うことに
より静電シールドするという従来の技術によれば、シー
ルドケースの材料費、加工費及び組付に要するコストが
高いのでハイブリッドＩＣ実装配線基板の低コスト化が
難しくなるという問題があった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、ハイブリッドＩＣにおいて低コスト
でハイブリッドＩＣに対する静電シールド効果を得るこ
とを目的とする。
されたものであり、ハイブリッドＩＣにおいて低コスト
でハイブリッドＩＣに対する静電シールド効果を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１のハイブリッド
ＩＣ面実装用リードブロックは、外壁面に静電シールド
用導電膜を形成したことを特徴とする。請求項２のハイ
ブリッドＩＣ面実装用リードブロックは、平面形状が矩
形枠状で、上部にハイブリッドＩＣ収納段部を形成し、
上面及び外壁面に静電シールド用導電膜を形成したこと
を特徴とする。
ＩＣ面実装用リードブロックは、外壁面に静電シールド
用導電膜を形成したことを特徴とする。請求項２のハイ
ブリッドＩＣ面実装用リードブロックは、平面形状が矩
形枠状で、上部にハイブリッドＩＣ収納段部を形成し、
上面及び外壁面に静電シールド用導電膜を形成したこと
を特徴とする。
【０００８】
【作用】請求項１のハイブリッドＩＣ面実装用リードブ
ロックによれば、外壁面に静電シールド用導電膜が形成
されているので、該静電シールド用導電膜を接地するこ
とにより該静電シールド用導電膜によりハイブリッドＩ
Ｃを他から静電シールドすることができる。そして、材
料費、加工費が高くなるシールドケースを用いなくても
静電シールド効果が得られるので、低コストで静電シー
ルド効果が得られる。
ロックによれば、外壁面に静電シールド用導電膜が形成
されているので、該静電シールド用導電膜を接地するこ
とにより該静電シールド用導電膜によりハイブリッドＩ
Ｃを他から静電シールドすることができる。そして、材
料費、加工費が高くなるシールドケースを用いなくても
静電シールド効果が得られるので、低コストで静電シー
ルド効果が得られる。
【０００９】請求項２のハイブリッドＩＣ面実装用リー
ドブロックによれば、上面及び外壁面に静電シールド用
導電膜を有するので、ハイブリッドＩＣをハイブリッド
ＩＣ収納段部に収納したとき上を向く面に形成されたア
ース用導電膜とリードブロック上面の静電シールド用導
電膜とを例えば半田等により接続することにより、収納
されたハイブリッドＩＣを該ＩＣ自身のアース用導電膜
とリードブロックの上面及び外壁面の静電シールド用導
電膜とによって覆うことができ、より簡単且つ完璧にハ
イブリッドＩＣを他から静電シールドすることができ
る。
ドブロックによれば、上面及び外壁面に静電シールド用
導電膜を有するので、ハイブリッドＩＣをハイブリッド
ＩＣ収納段部に収納したとき上を向く面に形成されたア
ース用導電膜とリードブロック上面の静電シールド用導
電膜とを例えば半田等により接続することにより、収納
されたハイブリッドＩＣを該ＩＣ自身のアース用導電膜
とリードブロックの上面及び外壁面の静電シールド用導
電膜とによって覆うことができ、より簡単且つ完璧にハ
イブリッドＩＣを他から静電シールドすることができ
る。
【００１０】
【実施例】以下、本発明ハイブリッドＩＣ面実装用リー
ドブロックを図示実施例に従って詳細に説明する。図１
（Ａ）、（Ｂ）は本発明ハイブリッドＩＣ面実装用リー
ドブロックの一つの実施例を示すもので、（Ａ）は断面
図、（Ｂ）は底面図である。図面において、１はハイブ
リッドＩＣ面実装用リードブロックで、平面形状が矩形
枠状（ロ字状）のセラミックあるいは樹脂からなる基板
２に配線膜３、３、…、スルーホール４等を形成して、
内周部の上部にハイブリッドＩＣ収納段部５を形成して
なる。
ドブロックを図示実施例に従って詳細に説明する。図１
（Ａ）、（Ｂ）は本発明ハイブリッドＩＣ面実装用リー
ドブロックの一つの実施例を示すもので、（Ａ）は断面
図、（Ｂ）は底面図である。図面において、１はハイブ
リッドＩＣ面実装用リードブロックで、平面形状が矩形
枠状（ロ字状）のセラミックあるいは樹脂からなる基板
２に配線膜３、３、…、スルーホール４等を形成して、
内周部の上部にハイブリッドＩＣ収納段部５を形成して
なる。
【００１１】６はハイブリッドＩＣで、上記ハイブリッ
ドＩＣ収納段部５に収納されている。７はハイブリッド
ＩＣの例えばセラミック基板、８、８、…はその表面に
搭載された電子部品、９、９、…はハイブリッドＩＣ６
表面の配線膜であり、該配線膜９、９、…とリードブロ
ック１のハイブリッドＩＣ収納段部５の配線膜３、３、
…との接続によりハイブリッドＩＣ６が電子部品搭載面
を下向きにして収納段部５に収納された状態に保持され
ている。
ドＩＣ収納段部５に収納されている。７はハイブリッド
ＩＣの例えばセラミック基板、８、８、…はその表面に
搭載された電子部品、９、９、…はハイブリッドＩＣ６
表面の配線膜であり、該配線膜９、９、…とリードブロ
ック１のハイブリッドＩＣ収納段部５の配線膜３、３、
…との接続によりハイブリッドＩＣ６が電子部品搭載面
を下向きにして収納段部５に収納された状態に保持され
ている。
【００１２】１０はリードブロック１の外壁面及び上面
に全面的に形成された静電シールド用導電膜であり、該
静電シールド用導電膜１０を有することが本ハイブリッ
ドＩＣ面実装用リードブロックの最大の特徴である。該
静電シールド用導電膜１０はリードブロック１底面の一
つの配線膜３と接続されている。１１はハイブリッドＩ
Ｃ６の電子部品が搭載されたのと反対側の面に全面的に
形成された導電膜であり、該導電膜１１と、リードブロ
ック１上面の静電シールド用導電膜１０とは半田１２を
介して接続されている。
に全面的に形成された静電シールド用導電膜であり、該
静電シールド用導電膜１０を有することが本ハイブリッ
ドＩＣ面実装用リードブロックの最大の特徴である。該
静電シールド用導電膜１０はリードブロック１底面の一
つの配線膜３と接続されている。１１はハイブリッドＩ
Ｃ６の電子部品が搭載されたのと反対側の面に全面的に
形成された導電膜であり、該導電膜１１と、リードブロ
ック１上面の静電シールド用導電膜１０とは半田１２を
介して接続されている。
【００１３】図２はハイブリッドＩＣ面実装用リードブ
ロック１を配線基板１３に搭載した状態を示す断面図で
ある。本ハイブリッドＩＣ面実装用リードブロック１は
ハイブリッドＩＣ収納段部５の各配線膜３と、下面の各
配線膜３とがスルーホール４により接続されているの
で、ハイブリッドＩＣ６の各配線膜９は下面の各配線膜
３に電気的に接続され、そして、この配線膜９が配線基
板１３のベース１４表面の配線膜１５に接続される。そ
して、静電シールド用導電膜１０は一つのアース配線膜
１５に接続される。
ロック１を配線基板１３に搭載した状態を示す断面図で
ある。本ハイブリッドＩＣ面実装用リードブロック１は
ハイブリッドＩＣ収納段部５の各配線膜３と、下面の各
配線膜３とがスルーホール４により接続されているの
で、ハイブリッドＩＣ６の各配線膜９は下面の各配線膜
３に電気的に接続され、そして、この配線膜９が配線基
板１３のベース１４表面の配線膜１５に接続される。そ
して、静電シールド用導電膜１０は一つのアース配線膜
１５に接続される。
【００１４】このようなハイブリッドＩＣ面実装用リー
ドブロック１によれば、ハイブリッドＩＣ６はハイブリ
ッドＩＣ６自身の導電膜１１及び静電シールド用導電膜
１０に覆われ、そして、導電膜１１及び静電シールド用
導電膜１０はアースされているので、外部から静電シー
ルドされる。従って、外部からノイズが侵入することを
防止することができる。
ドブロック１によれば、ハイブリッドＩＣ６はハイブリ
ッドＩＣ６自身の導電膜１１及び静電シールド用導電膜
１０に覆われ、そして、導電膜１１及び静電シールド用
導電膜１０はアースされているので、外部から静電シー
ルドされる。従って、外部からノイズが侵入することを
防止することができる。
【００１５】図３（Ａ）、（Ｂ）は本発明ハイブリッド
ＩＣ面実装用リードブロックの他の実施例を示すもの
で、（Ａ）は断面図、（Ｂ）は底面図である。本実施例
１ａは、外壁面及び上面のみならず内壁面及び下面にも
静電シールド用導電膜１０を形成したものである。
ＩＣ面実装用リードブロックの他の実施例を示すもの
で、（Ａ）は断面図、（Ｂ）は底面図である。本実施例
１ａは、外壁面及び上面のみならず内壁面及び下面にも
静電シールド用導電膜１０を形成したものである。
【００１６】下面の静電シールド用導電膜１０は、図３
（Ｂ）において斜線で示すように配線膜３、３、…を除
き略全面的に形成されている。尚、本実施例においては
ハイブリッドＩＣ６ａの導電膜１１はスルーホール１３
を介してハイブリッドＩＣ６ａの電子部品側の面の一つ
の配線膜３に形成され、この配線膜３はリードブロック
１ａの静電シールド用導電膜１０に接続されている。
（Ｂ）において斜線で示すように配線膜３、３、…を除
き略全面的に形成されている。尚、本実施例においては
ハイブリッドＩＣ６ａの導電膜１１はスルーホール１３
を介してハイブリッドＩＣ６ａの電子部品側の面の一つ
の配線膜３に形成され、この配線膜３はリードブロック
１ａの静電シールド用導電膜１０に接続されている。
【００１７】本ハイブリッドＩＣ面実装用リードブロッ
ク１ａによれば、下面及び内壁面にも静電シールド用導
電膜１０が形成されているのでハイブリッドＩＣ６ａを
より完璧に静電シールドすることができる。
ク１ａによれば、下面及び内壁面にも静電シールド用導
電膜１０が形成されているのでハイブリッドＩＣ６ａを
より完璧に静電シールドすることができる。
【００１８】
【発明の効果】請求項１のハイブリッドＩＣ面実装用リ
ードブロックは、外壁面に静電シールド用導電膜を形成
したことを特徴とするものである。従って、請求項１の
ハイブリッドＩＣ面実装用リードブロックによれば、外
壁面に静電シールド用導電膜が形成されているので、該
静電シールド用導電膜を接地することにより該静電シー
ルド用導電膜によりハイブリッドＩＣを他から静電シー
ルドすることができる。そして、材料費、加工費が高く
なるシールドケースを用いなくても静電シールド効果が
得るので、低コストで静電シールド効果が得られる。
ードブロックは、外壁面に静電シールド用導電膜を形成
したことを特徴とするものである。従って、請求項１の
ハイブリッドＩＣ面実装用リードブロックによれば、外
壁面に静電シールド用導電膜が形成されているので、該
静電シールド用導電膜を接地することにより該静電シー
ルド用導電膜によりハイブリッドＩＣを他から静電シー
ルドすることができる。そして、材料費、加工費が高く
なるシールドケースを用いなくても静電シールド効果が
得るので、低コストで静電シールド効果が得られる。
【００１９】請求項２のハイブリッドＩＣ面実装用リー
ドブロックは、平面形状が矩形枠状で、上部にハイブリ
ッドＩＣ収納段部を形成し、上面及び外壁面に静電シー
ルド用導電膜を形成したことを特徴とするものである。
従って、請求項２のハイブリッドＩＣ面実装用リードブ
ロックによれば、上面及び外壁面に静電シールド用導電
膜を有するので、ハイブリッドＩＣをハイブリッドＩＣ
収納段部に収納したとき上を向く面に形成されたアース
用導電膜とリードブロック上面の静電シールド用導電膜
とを例えば半田等により接続することにより、収納され
たハイブリッドＩＣを該ＩＣ自身のアース用導電膜とリ
ードブロックの上面及び外壁面の静電シールド用導電膜
とによって覆うことができ、より簡単且つ完璧にハイブ
リッドＩＣを他から静電シールドすることができる。
ドブロックは、平面形状が矩形枠状で、上部にハイブリ
ッドＩＣ収納段部を形成し、上面及び外壁面に静電シー
ルド用導電膜を形成したことを特徴とするものである。
従って、請求項２のハイブリッドＩＣ面実装用リードブ
ロックによれば、上面及び外壁面に静電シールド用導電
膜を有するので、ハイブリッドＩＣをハイブリッドＩＣ
収納段部に収納したとき上を向く面に形成されたアース
用導電膜とリードブロック上面の静電シールド用導電膜
とを例えば半田等により接続することにより、収納され
たハイブリッドＩＣを該ＩＣ自身のアース用導電膜とリ
ードブロックの上面及び外壁面の静電シールド用導電膜
とによって覆うことができ、より簡単且つ完璧にハイブ
リッドＩＣを他から静電シールドすることができる。
【図１】（Ａ）、（Ｂ）は本発明ハイブリッドＩＣ面実
装用リードブロックの一つの実施例を示すもので、
（Ａ）は断面図、（Ｂ）は底面図である。
装用リードブロックの一つの実施例を示すもので、
（Ａ）は断面図、（Ｂ）は底面図である。
【図２】図１のハイブリッドＩＣ面実装用リードブロッ
クを配線基板に接続した状態を示す断面図である。
クを配線基板に接続した状態を示す断面図である。
【図３】（Ａ）、（Ｂ）は本発明ハイブリッドＩＣ面実
装用リードブロックの他の実施例を示すもので、（Ａ）
は断面図、（Ｂ）は底面図である。
装用リードブロックの他の実施例を示すもので、（Ａ）
は断面図、（Ｂ）は底面図である。
１、１ａ ハイブリッドＩＣ面実装用リードブロック ６、６ａ リードブロック １０ 静電シールド用導電膜
Claims (2)
- 【請求項１】 外壁面に静電シールド用導電膜を形成し
たことを特徴とするハイブリッドＩＣ面実装用リードブ
ロック - 【請求項２】 平面形状が矩形枠状で、 上部にハイブリッドＩＣ収納段部を有し、 上端面及び外壁面に静電シールド用導電膜を形成したこ
とを特徴とするハイブリッドＩＣ面実装用リードブロッ
ク
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337991A JPH06163810A (ja) | 1992-11-25 | 1992-11-25 | ハイブリッドｉｃ面実装用リードブロック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337991A JPH06163810A (ja) | 1992-11-25 | 1992-11-25 | ハイブリッドｉｃ面実装用リードブロック |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163810A true JPH06163810A (ja) | 1994-06-10 |
Family
ID=18313917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4337991A Pending JPH06163810A (ja) | 1992-11-25 | 1992-11-25 | ハイブリッドｉｃ面実装用リードブロック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163810A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU681207B2 (en) * | 1993-12-21 | 1997-08-21 | Prysmian Communications Cables And Systems Usa, Llc | Process for manufacturing optical fiber ribbons |
| US6011299A (en) * | 1996-07-24 | 2000-01-04 | Digital Equipment Corporation | Apparatus to minimize integrated circuit heatsink E.M.I. radiation |
| EP1089336A3 (en) * | 1999-09-22 | 2005-07-20 | Lucent Technologies Inc. | Integrated circuit packages with improved EMI characteristics |
| FR2877537A1 (fr) * | 2004-10-29 | 2006-05-05 | Thales Sa | Boitier microelectronique multiplans |
-
1992
- 1992-11-25 JP JP4337991A patent/JPH06163810A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU681207B2 (en) * | 1993-12-21 | 1997-08-21 | Prysmian Communications Cables And Systems Usa, Llc | Process for manufacturing optical fiber ribbons |
| US6011299A (en) * | 1996-07-24 | 2000-01-04 | Digital Equipment Corporation | Apparatus to minimize integrated circuit heatsink E.M.I. radiation |
| EP1089336A3 (en) * | 1999-09-22 | 2005-07-20 | Lucent Technologies Inc. | Integrated circuit packages with improved EMI characteristics |
| FR2877537A1 (fr) * | 2004-10-29 | 2006-05-05 | Thales Sa | Boitier microelectronique multiplans |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712767A (en) | Circuit elements mounting | |
| JPH0784115B2 (ja) | 半導体装置カ−ド | |
| US5041943A (en) | Hermetically sealed printed circuit board | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPH06283883A (ja) | シールド基板 | |
| JPH06283884A (ja) | シールド基板及びその処理方法 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JP2809212B2 (ja) | 電子装置パッケ−ジ | |
| JPH10233593A (ja) | 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法 | |
| JPS63144550A (ja) | 光デジタルリンクモジユ−ル | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP3786866B2 (ja) | 固体撮像素子 | |
| JPH0737360Y2 (ja) | 集積回路部品 | |
| JPH0191320U (ja) | ||
| JP2827950B2 (ja) | 混成集積回路装置 | |
| JPS58105559A (ja) | 回路板 | |
| JPH08316656A (ja) | 電子部品用パッケージ | |
| JP2594172Y2 (ja) | 半導体装置 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JP2994167B2 (ja) | 半導体装置 | |
| JPH084742Y2 (ja) | 表面実装用電子部品及び絶縁性パッケージ | |
| JPH08316684A (ja) | 表面実装形圧電デバイス | |
| JPH05109974A (ja) | コンデンサ複合ｉｃチツプ | |
| JPH03263360A (ja) | 半導体装置 |