JPH06169058A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06169058A JPH06169058A JP4319642A JP31964292A JPH06169058A JP H06169058 A JPH06169058 A JP H06169058A JP 4319642 A JP4319642 A JP 4319642A JP 31964292 A JP31964292 A JP 31964292A JP H06169058 A JPH06169058 A JP H06169058A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- package
- chip
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 同一パッケージに機能の異なる複数個の半導
体集積回路チップがマウントされた半導体装置に関し，
パッケージング後においてもそれぞれの半導体チップの
機能を充分に保障した信頼性の高い試験・評価を行なえ
るようにする。 【構成】 能動型半導体集積回路チップ（ロジックチッ
プ）２は，リード６によりパッケージ１の外部端子４と
の間で信号のやり取りをすることができる。受動型半導
体集積回路チップ（メモリチップ）３は，パッケージ１
の外部端子４との間に信号のやり取りをする手段を持た
ず，能動型半導体集積回路チップ２との間でのみインタ
フェース部７を介して信号のやり取りをする。この受動
型半導体集積回路チップ３専用の試験を行うための試験
専用端子部１１が，パッケージ１に，受動型半導体集積
回路チップ３の電極パッド９に直接接触可能な形で設け
られている。
体集積回路チップがマウントされた半導体装置に関し，
パッケージング後においてもそれぞれの半導体チップの
機能を充分に保障した信頼性の高い試験・評価を行なえ
るようにする。 【構成】 能動型半導体集積回路チップ（ロジックチッ
プ）２は，リード６によりパッケージ１の外部端子４と
の間で信号のやり取りをすることができる。受動型半導
体集積回路チップ（メモリチップ）３は，パッケージ１
の外部端子４との間に信号のやり取りをする手段を持た
ず，能動型半導体集積回路チップ２との間でのみインタ
フェース部７を介して信号のやり取りをする。この受動
型半導体集積回路チップ３専用の試験を行うための試験
専用端子部１１が，パッケージ１に，受動型半導体集積
回路チップ３の電極パッド９に直接接触可能な形で設け
られている。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置，特に一つ
のパッケージに機能の異なる複数個の半導体集積回路チ
ップをマウントした半導体装置に関する。
のパッケージに機能の異なる複数個の半導体集積回路チ
ップをマウントした半導体装置に関する。
【０００２】近年，電子機器のコンパクト化，高機能
化，および高信頼性化の要求から，一つのパッケージに
機能の異なる複数個の半導体集積回路チップをマウント
した半導体装置が盛んに使用されるようになってきた。
このような半導体装置は，ＭＣＭ（マルチ・チップ・モ
ジュール）と呼ばれ，１個のＭＣＭでシステムあるいは
サブシステムを構成する。
化，および高信頼性化の要求から，一つのパッケージに
機能の異なる複数個の半導体集積回路チップをマウント
した半導体装置が盛んに使用されるようになってきた。
このような半導体装置は，ＭＣＭ（マルチ・チップ・モ
ジュール）と呼ばれ，１個のＭＣＭでシステムあるいは
サブシステムを構成する。
【０００３】そこで，ＭＣＭをパッケージングした後
に，信頼性の高い試験を行う方法が必要となっている。
に，信頼性の高い試験を行う方法が必要となっている。
【０００４】
【従来の技術】図４は，従来例を示す図であり，従来の
ＭＣＭの上面透視図である。図中，２１はパッケージ，
２２はロジックチップ，２３はメモリチップ，２４は外
部端子，２５はロジックチップ２２の電極パッド，２６
は外部端子２４とロジックチップ２２の電極パッド２５
とを接続するリード，２７はロジックチップ２２内に設
けられ，メモリチップ２３に対するアドレスを発生した
り，ロジックチップ２２とメモリチップ２３との間で信
号のやり取りを行うインタフェース部，２８はこのイン
タフェース部２７に設けられた電極パッド，２９はメモ
リチップ２３に設けられた電極パッド，３０はインタフ
ェース部２７に設けられた電極パッド２８と，メモリチ
ップ２３に設けられた電極パッド２９とを接続するリー
ドである。
ＭＣＭの上面透視図である。図中，２１はパッケージ，
２２はロジックチップ，２３はメモリチップ，２４は外
部端子，２５はロジックチップ２２の電極パッド，２６
は外部端子２４とロジックチップ２２の電極パッド２５
とを接続するリード，２７はロジックチップ２２内に設
けられ，メモリチップ２３に対するアドレスを発生した
り，ロジックチップ２２とメモリチップ２３との間で信
号のやり取りを行うインタフェース部，２８はこのイン
タフェース部２７に設けられた電極パッド，２９はメモ
リチップ２３に設けられた電極パッド，３０はインタフ
ェース部２７に設けられた電極パッド２８と，メモリチ
ップ２３に設けられた電極パッド２９とを接続するリー
ドである。
【０００５】従来，図４に示すＭＣＭの試験は，次のよ
うにして行っていた。 ロジックチップ２２の試験は，外部端子２４に試験
信号を入力し，外部端子２４から出力を得ることにより
行う。
うにして行っていた。 ロジックチップ２２の試験は，外部端子２４に試験
信号を入力し，外部端子２４から出力を得ることにより
行う。
【０００６】 メモリチップ２３の試験は，外部端子
２４に試験信号を入力してロジックチップ２２にメモリ
アクセスを行わせ，ロジックチップ２２がインタフェー
ス部２７を介してメモリチップ２３にアクセスし，その
結果に基づいて処理した内容を外部端子から取得するこ
とにより行う。
２４に試験信号を入力してロジックチップ２２にメモリ
アクセスを行わせ，ロジックチップ２２がインタフェー
ス部２７を介してメモリチップ２３にアクセスし，その
結果に基づいて処理した内容を外部端子から取得するこ
とにより行う。
【０００７】
【発明が解決しようとする課題】上述したように，従来
のＭＣＭでは，メモリチップ２３を直接試験することが
できない。したがって，従来のＭＣＭには，パッケージ
ング後のメモリチップ２３の機能を充分に保障するよう
な，複雑な試験信号を用いる試験はできない，という問
題があった。
のＭＣＭでは，メモリチップ２３を直接試験することが
できない。したがって，従来のＭＣＭには，パッケージ
ング後のメモリチップ２３の機能を充分に保障するよう
な，複雑な試験信号を用いる試験はできない，という問
題があった。
【０００８】したがって，従来のＭＣＭには，信頼性の
高い試験を行うことができない，という問題があった。
本発明は，上記の問題点を解決して，パッケージング後
においても，それぞれの半導体チップの機能を充分に保
障した，信頼性の高い試験・評価を行うことができるよ
うにした，半導体装置，特に一つのパッケージに機能の
異なる複数個の半導体集積回路チップをマウントした半
導体装置を提供することを目的とする。
高い試験を行うことができない，という問題があった。
本発明は，上記の問題点を解決して，パッケージング後
においても，それぞれの半導体チップの機能を充分に保
障した，信頼性の高い試験・評価を行うことができるよ
うにした，半導体装置，特に一つのパッケージに機能の
異なる複数個の半導体集積回路チップをマウントした半
導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明は，次のように構成する。 （１）パッケージの外部端子に接続され，該外部端子を
介して入力する信号により制御される能動型半導体集積
回路チップと，能動型半導体集積回路チップに接続さ
れ，該能動型半導体集積回路チップからの信号により制
御される受動型半導体集積回路チップとを備え，機能の
異なる複数個の半導体集積回路チップを一つのパッケー
ジにマウントした半導体装置であって，パッケージに，
受動型半導体集積回路チップの電極パッドに直接接触可
能な試験専用端子部を設けるように構成する。
めに，本発明は，次のように構成する。 （１）パッケージの外部端子に接続され，該外部端子を
介して入力する信号により制御される能動型半導体集積
回路チップと，能動型半導体集積回路チップに接続さ
れ，該能動型半導体集積回路チップからの信号により制
御される受動型半導体集積回路チップとを備え，機能の
異なる複数個の半導体集積回路チップを一つのパッケー
ジにマウントした半導体装置であって，パッケージに，
受動型半導体集積回路チップの電極パッドに直接接触可
能な試験専用端子部を設けるように構成する。
【００１０】（２）前記（１）において，パッケージの
外部に設けた試験専用端子部が，パッケージの上面また
は下面に設けられ，受動型半導体集積回路チップの電極
パッドが露出する孔により構成されているように構成す
る。
外部に設けた試験専用端子部が，パッケージの上面また
は下面に設けられ，受動型半導体集積回路チップの電極
パッドが露出する孔により構成されているように構成す
る。
【００１１】（３）前記（１）において，パッケージの
外部に設けた試験専用端子部が，パッケージの上面また
は下面に設けられ，受動型半導体集積回路チップの電極
パッドが露出する孔に充填された導電物質により構成さ
れているように構成する。
外部に設けた試験専用端子部が，パッケージの上面また
は下面に設けられ，受動型半導体集積回路チップの電極
パッドが露出する孔に充填された導電物質により構成さ
れているように構成する。
【００１２】
【作用】本発明は，パッケージの外部端子に接続され，
該外部端子を介して入力する信号により制御される能動
型半導体集積回路チップと，能動型半導体集積回路チッ
プに接続され，該能動型半導体集積回路チップからの信
号により制御される受動型半導体集積回路チップとを備
え，機能の異なる複数個の半導体集積回路チップを一つ
のパッケージにマウントした半導体装置半導体装置を対
象とする。
該外部端子を介して入力する信号により制御される能動
型半導体集積回路チップと，能動型半導体集積回路チッ
プに接続され，該能動型半導体集積回路チップからの信
号により制御される受動型半導体集積回路チップとを備
え，機能の異なる複数個の半導体集積回路チップを一つ
のパッケージにマウントした半導体装置半導体装置を対
象とする。
【００１３】このような半導体装置では，受動型半導体
集積回路チップは，パッケージの外部端子との間に信号
のやり取りをする手段を持たないので，従来，パッケー
ジング後に，受動型半導体集積回路チップの機能を充分
に保障するような複雑な信号を使用する試験を行うこと
ができなかった。
集積回路チップは，パッケージの外部端子との間に信号
のやり取りをする手段を持たないので，従来，パッケー
ジング後に，受動型半導体集積回路チップの機能を充分
に保障するような複雑な信号を使用する試験を行うこと
ができなかった。
【００１４】本発明では，パッケージの外部に，受動型
半導体集積回路チップの電極パッドに直接接触可能な試
験専用端子部を設けているので，パッケージング後にお
いても，この試験専用端子部にプローブ（試験用探針）
またはコンタクタ（試験用接触子）を接触させることに
より，受動型半導体集積回路チップの機能を充分に保障
するような複雑な信号を使用する試験（例えば，パター
ンセンシティビィティ試験など）を行うことができるよ
うになる。
半導体集積回路チップの電極パッドに直接接触可能な試
験専用端子部を設けているので，パッケージング後にお
いても，この試験専用端子部にプローブ（試験用探針）
またはコンタクタ（試験用接触子）を接触させることに
より，受動型半導体集積回路チップの機能を充分に保障
するような複雑な信号を使用する試験（例えば，パター
ンセンシティビィティ試験など）を行うことができるよ
うになる。
【００１５】
【実施例】図１は，本発明の一実施例を示す図であり，
図（ａ）は本発明に係るＭＣＭの上面透視図，図（ｂ）
は図（ａ）のＸ−Ｘ’断面図である。
図（ａ）は本発明に係るＭＣＭの上面透視図，図（ｂ）
は図（ａ）のＸ−Ｘ’断面図である。
【００１６】図中，１はパッケージ，２はロジックチッ
プ，３はメモリチップ，４は外部端子，５はロジックチ
ップ２の電極パッド，６は外部端子４とロジックチップ
２の電極パッド５とを接続するリード，７はロジックチ
ップ２内に設けられ，メモリチップ３に対するアドレス
を発生したり，ロジックチップ２とメモリチップ３との
間で信号のやり取りを行うインタフェース部，８はこの
インタフェース部７に設けられた電極パッド，９はメモ
リチップ３に設けられた電極パッド，１０はインタフェ
ース部７に設けられた電極パッド８と，メモリチップ３
に設けられた電極パッド９とを接続するリード，１１は
試験専用端子部である。
プ，３はメモリチップ，４は外部端子，５はロジックチ
ップ２の電極パッド，６は外部端子４とロジックチップ
２の電極パッド５とを接続するリード，７はロジックチ
ップ２内に設けられ，メモリチップ３に対するアドレス
を発生したり，ロジックチップ２とメモリチップ３との
間で信号のやり取りを行うインタフェース部，８はこの
インタフェース部７に設けられた電極パッド，９はメモ
リチップ３に設けられた電極パッド，１０はインタフェ
ース部７に設けられた電極パッド８と，メモリチップ３
に設けられた電極パッド９とを接続するリード，１１は
試験専用端子部である。
【００１７】本実施例では，図１（ｂ）に示すように，
試験専用端子部１１を，パッケージ１の下面に設け，メ
モリチップ３の電極パッド９が露出する孔として形成し
ている。
試験専用端子部１１を，パッケージ１の下面に設け，メ
モリチップ３の電極パッド９が露出する孔として形成し
ている。
【００１８】図２に，図１（ａ）の背面図を示す。図２
から，試験専用端子部１１ａ，１１ｂ，１１ｃ，１１
ｄ，１１ｅ，１１ｆの様子が分かる。本実施例のＭＣＭ
の試験は，次のようにして行う。
から，試験専用端子部１１ａ，１１ｂ，１１ｃ，１１
ｄ，１１ｅ，１１ｆの様子が分かる。本実施例のＭＣＭ
の試験は，次のようにして行う。
【００１９】 ロジックチップ２の試験は，外部端子
４に試験信号を入力し，外部端子４から出力を得ること
により行う。 メモリチップ３の試験は，試験専用端子部１１を構
成し，パッケージ１の下面に設けられた孔にプローブ
（またはコンタクタ）を差し込んで，プローブ（または
コンタクタ）の先端をメモリチップ３の電極パッド９に
当接し，この状態で，外部の試験装置から試験信号をメ
モリチップ３に入力し，電極パッド９からプローブ（ま
たはコンタクタ）を介して出力を得ることにより行う。
４に試験信号を入力し，外部端子４から出力を得ること
により行う。 メモリチップ３の試験は，試験専用端子部１１を構
成し，パッケージ１の下面に設けられた孔にプローブ
（またはコンタクタ）を差し込んで，プローブ（または
コンタクタ）の先端をメモリチップ３の電極パッド９に
当接し，この状態で，外部の試験装置から試験信号をメ
モリチップ３に入力し，電極パッド９からプローブ（ま
たはコンタクタ）を介して出力を得ることにより行う。
【００２０】 ロジックチップ２の機能と連動するメ
モリチップ３の試験は，従来の方法と同様にして行う。
すなわち，外部端子４に試験信号を入力してロジックチ
ップ２にメモリアクセスを行わせ，ロジックチップ２が
インタフェース部７を介してメモリチップ３にアクセス
し，その結果に基づいて処理した内容を外部端子４から
取得することにより行う。
モリチップ３の試験は，従来の方法と同様にして行う。
すなわち，外部端子４に試験信号を入力してロジックチ
ップ２にメモリアクセスを行わせ，ロジックチップ２が
インタフェース部７を介してメモリチップ３にアクセス
し，その結果に基づいて処理した内容を外部端子４から
取得することにより行う。
【００２１】上述した実施例では，試験専用端子部１１
を，パッケージ１の下面に設け，メモリチップ３の電極
パッド９が露出する孔として形成する場合について説明
したが，試験専用端子部は，別の形態で形成することが
できる。
を，パッケージ１の下面に設け，メモリチップ３の電極
パッド９が露出する孔として形成する場合について説明
したが，試験専用端子部は，別の形態で形成することが
できる。
【００２２】図３は，試験専用端子部の他の例を示す図
である。図３（ａ）は，試験専用端子部１２を，パッケ
ージ１の上面に設け，メモリチップ３の電極パッド９が
露出する孔として形成した例である。
である。図３（ａ）は，試験専用端子部１２を，パッケ
ージ１の上面に設け，メモリチップ３の電極パッド９が
露出する孔として形成した例である。
【００２３】図３（ｂ）は，試験専用端子部１３を，パ
ッケージ１の下面に設け，メモリチップ３の電極パッド
９が露出する孔に，導電性物質（例えば，Ａｌ，Ｃｕ，
Ａｕなどの金属またはそれらの合金，導電性樹脂，導電
性ゴムなど）を充填して形成した例である。
ッケージ１の下面に設け，メモリチップ３の電極パッド
９が露出する孔に，導電性物質（例えば，Ａｌ，Ｃｕ，
Ａｕなどの金属またはそれらの合金，導電性樹脂，導電
性ゴムなど）を充填して形成した例である。
【００２４】図３（ｃ）は，試験専用端子部１４を，パ
ッケージ１の上面に設け，メモリチップ３の電極パッド
９が露出する孔に，導電性物質を充填して形成した例で
ある。
ッケージ１の上面に設け，メモリチップ３の電極パッド
９が露出する孔に，導電性物質を充填して形成した例で
ある。
【００２５】
【発明の効果】本発明によれば，一つのパッケージに機
能の異なる複数個の半導体集積回路チップをマウントし
た半導体装置において，パッケージング後においても，
それぞれの半導体チップの機能を充分に保障した，信頼
性の高い試験・評価を行うことができるようになる。
能の異なる複数個の半導体集積回路チップをマウントし
た半導体装置において，パッケージング後においても，
それぞれの半導体チップの機能を充分に保障した，信頼
性の高い試験・評価を行うことができるようになる。
【図１】本発明の一実施例を示す図である。
【図２】図１（ａ）の背面図である。
【図３】試験専用端子部の他の例を示す図である。
【図４】従来例を示す図である。
１ パッケージ ２ ロジックチップ ３ メモリチップ ４ 外部端子 ５ 電極パッド ６ リード ７ インタフェース部 ８ 電極パッド ９ 電極パッド １０ リード １１ 試験専用端子部
Claims (3)
- 【請求項１】 パッケージの外部端子に接続され，該外
部端子を介して入力する信号により制御される能動型半
導体集積回路チップと，能動型半導体集積回路チップに
接続され，該能動型半導体集積回路チップからの信号に
より制御される受動型半導体集積回路チップとを備え，
機能の異なる複数個の半導体集積回路チップを一つのパ
ッケージにマウントした半導体装置であって，パッケー
ジに，受動型半導体集積回路チップの電極パッドに直接
接触可能な試験専用端子部を設けたことを特徴とする半
導体装置。 - 【請求項２】 請求項１において，パッケージの外部に
設けた試験専用端子部が，パッケージの上面または下面
に設けられ，受動型半導体集積回路チップの電極パッド
が露出する孔により構成されていることを特徴とする半
導体装置。 - 【請求項３】 請求項１において，パッケージの外部に
設けた試験専用端子部が，パッケージの上面または下面
に設けられ，受動型半導体集積回路チップの電極パッド
が露出する孔に充填された導電物質により構成されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319642A JPH06169058A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319642A JPH06169058A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169058A true JPH06169058A (ja) | 1994-06-14 |
Family
ID=18112580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319642A Withdrawn JPH06169058A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06169058A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078514A (en) * | 1997-09-09 | 2000-06-20 | Fujitsu Limited | Semiconductor device and semiconductor system for high-speed data transfer |
| KR100319415B1 (ko) * | 1998-05-25 | 2002-01-05 | 아끼구사 나오유끼 | 메모리부와 논리부를 함께 구비한 ｌｓｉ 소자 |
| EP1227502A1 (en) * | 2001-01-25 | 2002-07-31 | Alcatel | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM |
| JP2011171385A (ja) * | 2010-02-16 | 2011-09-01 | Renesas Electronics Corp | 半導体装置および半導体装置検査方法 |
| CN101819940B (zh) | 2009-02-26 | 2011-12-21 | 中芯国际集成电路制造(上海)有限公司 | 测试晶片的方法及测试结构 |
| JP2012089904A (ja) * | 2012-02-10 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2016012693A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社東芝 | 半導体装置 |
-
1992
- 1992-11-30 JP JP4319642A patent/JPH06169058A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078514A (en) * | 1997-09-09 | 2000-06-20 | Fujitsu Limited | Semiconductor device and semiconductor system for high-speed data transfer |
| KR100319415B1 (ko) * | 1998-05-25 | 2002-01-05 | 아끼구사 나오유끼 | 메모리부와 논리부를 함께 구비한 ｌｓｉ 소자 |
| EP1227502A1 (en) * | 2001-01-25 | 2002-07-31 | Alcatel | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM |
| CN101819940B (zh) | 2009-02-26 | 2011-12-21 | 中芯国际集成电路制造(上海)有限公司 | 测试晶片的方法及测试结构 |
| JP2011171385A (ja) * | 2010-02-16 | 2011-09-01 | Renesas Electronics Corp | 半導体装置および半導体装置検査方法 |
| JP2012089904A (ja) * | 2012-02-10 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2016012693A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社東芝 | 半導体装置 |
| US10204661B2 (en) | 2014-06-30 | 2019-02-12 | Toshiba Memory Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| JP5165404B2 (ja) | 半導体装置と半導体装置の製造方法及びテスト方法 | |
| KR970007387A (ko) | 플립 칩 또는 와이어 본드 집적 회로를 테스트하기 위한 장치 및 그 장치를 구성하는 방법 | |
| EP0346061A2 (en) | Integrated circuit device having an improved package structure | |
| JPH06169058A (ja) | 半導体装置 | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| CA2254525C (en) | Bus monitoring system | |
| US12094789B2 (en) | Analog sense points for measuring circuit die | |
| JPH10335375A (ja) | テープキャリアパッケージ | |
| US6642735B2 (en) | Semiconductor package for chip with testing contact pad connected to outside | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| KR100378185B1 (ko) | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 | |
| JP2919087B2 (ja) | 半導体試験装置 | |
| KR100231481B1 (ko) | 프로브패드 | |
| JPH11218560A (ja) | 検査回路 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPS60200537A (ja) | テスト専用端子付半導体装置 | |
| JPH06222109A (ja) | 集積回路 | |
| JP2669337B2 (ja) | マルチチップ型半導体装置 | |
| JPH0623248U (ja) | 半導体装置 | |
| JPH1082825A (ja) | 半導体検査装置及び方法 | |
| JP2000183102A (ja) | ワイヤボンディング装置およびそれを用いたワイヤボンディング方法ならびに半導体チップの試験方法 | |
| JPH02184782A (ja) | 半導体パッケージ | |
| JPH0362941A (ja) | 集積回路素子実装用基材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |