JPH06164264A - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JPH06164264A JPH06164264A JP31754192A JP31754192A JPH06164264A JP H06164264 A JPH06164264 A JP H06164264A JP 31754192 A JP31754192 A JP 31754192A JP 31754192 A JP31754192 A JP 31754192A JP H06164264 A JPH06164264 A JP H06164264A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- amplifier circuit
- collector
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、差動増幅回路の改良に
関するもので、特にジャイレ−タ(等価L回路)に用い
て好適な差動増幅回路を提供せんとするものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a differential amplifier circuit, and particularly to provide a differential amplifier circuit suitable for use in a gyrator (equivalent L circuit).
【0002】[0002]
【従来の技術】従来から図2に示す如きジャイレ−タが
知られている。このジャイレ−タは、入力端子1と、正
入力端が前記入力端子1に負入力端がアースに接続され
た第1増幅回路2と、該第1増幅回路2の出力端に接続
されたコンデンサ3と、負入力端が前記第1増幅回路2
の出力端に、正入力端がアースに、出力端が前記第1増
幅回路2の正入力端にそれぞれ接続された第2増幅回路
4とによって構成されている。しかして、図2の回路を
用いれば、入力端子1から見て、C/(G1×G2)
(但し、Cはコンデンサ3の容量、G1は第1増幅回路
2の相互コンダクタンス、G2は第2増幅回路4の相互
コンダクタンス)成る値の等価Lが得られるので、集積
回路化された位相シフト回路等に多用されている。2. Description of the Related Art Conventionally, a gyrator as shown in FIG. 2 has been known. This gyrator includes an input terminal 1, a first amplifier circuit 2 having a positive input terminal connected to the input terminal 1 and a negative input terminal connected to ground, and a capacitor connected to an output terminal of the first amplifier circuit 2. 3 and the negative input terminal is the first amplifier circuit 2
The positive input terminal is connected to the ground, and the output terminal is connected to the positive input terminal of the first amplifying circuit 2. Then, using the circuit of FIG. 2, when viewed from the input terminal 1, C / (G1 × G2)
(However, C is the capacitance of the capacitor 3, G1 is the mutual conductance of the first amplifier circuit 2, and G2 is the mutual conductance of the second amplifier circuit 4.) Since an equivalent L is obtained, the phase shift circuit is integrated into a circuit. It is often used for etc.
【0003】図2の第1及び第2増幅回路2及び4に
は、入力ダイナミックレンジが広いこと、相互コンダク
タンスが安定で大きいこと等の特性が要求されるので、
例えば図3に示す如き差動増幅回路が従来用いられてい
た。図3において、入力段は、差動接続された第1及び
第2トランジスタ5及び6から成る。第1及び第2トラ
ンジスタ5及び6のコレクタには、ベースに定電圧源7
が接続された負荷となる第3及び第4トランジスタ8及
び9のエミッタが接続される。また、第1及び第2トラ
ンジスタ5及び6のコレクタには、次段差動増幅回路を
構成する第5及び第6トランジスタ10及び11のベー
スがそれぞれ接続される。前記第6トランジスタ11の
コレクタには、出力トランジスタ12のベースが接続さ
れる。The first and second amplifier circuits 2 and 4 in FIG. 2 are required to have characteristics such as a wide input dynamic range and stable and large mutual conductance.
For example, a differential amplifier circuit as shown in FIG. 3 has been conventionally used. In FIG. 3, the input stage consists of first and second transistors 5 and 6 which are differentially connected. The collectors of the first and second transistors 5 and 6 have a constant voltage source 7 at their bases.
The emitters of the third and fourth transistors 8 and 9 that are connected to the load are connected. The collectors of the first and second transistors 5 and 6 are connected to the bases of the fifth and sixth transistors 10 and 11, respectively, which form the next stage differential amplifier circuit. The base of the output transistor 12 is connected to the collector of the sixth transistor 11.
【0004】図3の差動増幅回路において、定電流源1
3及び14に流れる電流をそれぞれI1、定電流源15
に流れる電流をI2、抵抗16の抵抗値をREとすれば、
相互コンダクタンスGは、I2/(2I1RE)となる。
この図3の差動増幅回路は、特性がよいので多用されて
いるが、第3及び第4トランジスタ8及び9のベース・
エミッタ間電圧VBEと第5及び第6トランジスタ10及
び11のベース・エミッタ間電圧VBEとが必要となるの
で、1.5Vの乾電池を用いる場合の如く低電源電圧の
機器に用いることができないという問題があった。In the differential amplifier circuit of FIG. 3, a constant current source 1
The currents flowing in 3 and 14 are I 1 , respectively, and the constant current source 15
Let I 2 be the current flowing through the resistor and R E be the resistance value of the resistor 16,
The mutual conductance G is I 2 / (2I 1 R E ).
The differential amplifier circuit of FIG. 3 is often used because of its excellent characteristics, but the base amplifiers of the third and fourth transistors 8 and 9 are used.
Since the base-emitter voltage V BE of the emitter voltage V BE and the fifth and sixth transistors 10 and 11 are required, can not be used in the device of low power supply voltage as in the case of using a battery of 1.5V There was a problem.
【0005】図4の差動増幅回路は、図3の差動増幅回
路を改良して低電源電圧で動作するようにしたものであ
る。図4において、第1及び第2トランジスタ5及び6
のコレクタ電流は、第1及び第2電流ミラー回路17及
び18を介して取り出され、負荷抵抗19及び20に供
給される。そして、負荷抵抗19の端子電圧は、トラン
ジスタ11のベースに印加され、負荷抵抗20の端子電
圧は、トランジスタ10のベースに印加され、前記トラ
ンジスタ10及び11で差動増幅される。前記トランジ
スタ10及び11で差動増幅された出力信号は、出力端
子21に導出される。The differential amplifier circuit of FIG. 4 is obtained by improving the differential amplifier circuit of FIG. 3 so that it operates at a low power supply voltage. In FIG. 4, the first and second transistors 5 and 6
Collector current is extracted via the first and second current mirror circuits 17 and 18 , and is supplied to the load resistors 19 and 20. The terminal voltage of the load resistor 19 is applied to the base of the transistor 11, and the terminal voltage of the load resistor 20 is applied to the base of the transistor 10 and differentially amplified by the transistors 10 and 11. The output signals differentially amplified by the transistors 10 and 11 are output to the output terminal 21.
【0006】[0006]
【発明が解決しようとする課題】図4の差動増幅回路
は、トランジスタのベース・エミッタ間電圧VBEと、コ
レクタ・エミッタ間電圧VCEとの和電圧VBE+2VCEの
電圧で動作可能であるから、低電源電圧の機器に用いる
ことができる。しかしながら、図4の回路は、第1及び
第2トランジスタ5及び6のコレクタ電流をPNPトラ
ンジスタで構成される第1及び第2電流ミラー回路17
及び18を用いて取り出さなければならず、周波数特性
が悪化し、高周波数で動作しないという問題があった。
また、出力段を構成するトランジスタ10及び11の入
力レベルが、入力段への入力信号レベルと入力段の利得
とによって決まるので、回路全体の相互コンダクタンス
が、入力信号レベルによって変化するという問題があっ
た。従って、図4の差動増幅回路は、用途が限定されて
いた。The differential amplifier circuit shown in FIG. 4 can operate at a sum voltage V BE + 2V CE of a transistor base-emitter voltage V BE and a collector-emitter voltage V CE. Therefore, it can be used for equipment with low power supply voltage. However, in the circuit of FIG. 4, the collector currents of the first and second transistors 5 and 6 are composed of PNP transistors, and the first and second current mirror circuits 17 are provided.
And 18 must be removed using a deteriorated frequency characteristic, there is a problem that does not operate at high frequencies.
Further, since the input levels of the transistors 10 and 11 forming the output stage are determined by the input signal level to the input stage and the gain of the input stage, there is a problem that the transconductance of the entire circuit changes depending on the input signal level. It was Therefore, the differential amplifier circuit of FIG. 4 has limited applications.
【0007】[0007]
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、低電源電圧で動作し、入力信号レベ
ルによって相互コンダクタンスが変化しない差動増幅回
路を提供するため、差動接続された第1及び第2トラン
ジスタと、該第1及び第2トランジスタのコレクタにそ
れぞれ接続された電流負荷と、差動接続され、ベースに
それぞれ前記第1及び第2トランジスタのコレクタ出力
が印加される第3及び第4トランジスタと、エミッタが
それぞれ前記第3及び第4トランジスタのベースに接続
され、ベースが共通に基準電源に接続された第5及び第
6トランジスタとを設けた点を特徴とする。The present invention has been made in view of the above points, and provides a differential amplifier circuit which operates at a low power supply voltage and whose mutual conductance does not change depending on an input signal level. Differentially connected to the first and second transistors connected to each other and the current loads connected to the collectors of the first and second transistors, respectively, and the collector outputs of the first and second transistors are applied to the bases, respectively. And a fifth and a sixth transistor whose emitters are respectively connected to the bases of the third and fourth transistors and whose bases are commonly connected to a reference power source. To do.
【0008】また本発明は、エミッタがそれぞれ第1及
び第2トランジスタのコレクタに接続され、ベースが共
通に第2の基準電源に接続され、コレクタが第3及び第
4トランジスタのベースにそれぞれ接続された第7及び
第8トランジスタを設けた点を特徴とする。In the present invention, the emitters are connected to the collectors of the first and second transistors, the bases are commonly connected to the second reference power source, and the collectors are connected to the bases of the third and fourth transistors, respectively. It is characterized in that the seventh and eighth transistors are provided.
【0009】[0009]
【作用】本発明によれば、第1及び第2トランジスタか
ら成る入力段の負荷として電流負荷を配置し、前記入力
段の出力端に第3及び第4トランジスタから成る出力段
の入力端を直接接続しているので、低電圧で動作する差
動増幅回路を提供できる。また、第5及び第6トランジ
スタを設け、出力段の入力インピーダンスを低下させて
いるので、入力信号レベルの影響を受けない回路を提供
できる。According to the present invention, a current load is arranged as a load of the input stage composed of the first and second transistors, and the input end of the output stage composed of the third and fourth transistors is directly connected to the output end of the input stage. Since they are connected, a differential amplifier circuit that operates at a low voltage can be provided. In addition, since the fifth and sixth transistors are provided to reduce the input impedance of the output stage, it is possible to provide a circuit that is not affected by the input signal level.
【0010】更に、第1及び第2トランジスタと、第3
及び第4トランジスタとの間に、ベースに電源電圧に応
じて変化する基準電圧が印加される第7及び第8トラン
ジスタを設けると、電源電圧の変動に応じて前記第7及
び第8トランジスタのコレクタ・エミッタ間電圧を変化
させることができ、電流負荷の電圧降下を一定として相
互コンダクタンスを一定に保つことができるので、電源
電圧の変動に強い差動増幅回路を提供できる。Further, the first and second transistors and the third transistor
If a seventh and an eighth transistor to which a reference voltage that changes according to the power supply voltage is applied are provided between the base and the fourth transistor, the collectors of the seventh and the eighth transistor according to the fluctuation of the power supply voltage. Since the voltage between the emitters can be changed and the mutual conductance can be kept constant by keeping the voltage drop of the current load constant, it is possible to provide a differential amplifier circuit that is resistant to fluctuations in the power supply voltage.
【0011】[0011]
【実施例】図1は、本発明の一実施例を示す回路図で、
図において、22は第1トランジスタ5のコレクタに接
続された電流負荷となる定電流源、23は第2トランジ
スタ6のコレクタに接続された電流負荷となる定電流
源、24はエミッタが第1トランジスタ5のコレクタ
に、コレクタがアースに、ベースが第1基準電源VREF
にそれぞれ接続された第5トランジスタ、及び25はエ
ミッタが第2トランジスタ6のコレクタに、コレクタが
アースに、ベースが前記第1基準電源にそれぞれ接続さ
れた第6トランジスタである。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
In the figure, 22 is a constant current source connected to the collector of the first transistor 5 as a current load, 23 is a constant current source connected to the collector of the second transistor 6 as a current load, and 24 is an emitter of the first transistor 5. 5, the collector is grounded, the base is the first reference power supply V REF
The fifth transistor and the second transistor 25, which are respectively connected to, are a sixth transistor having an emitter connected to the collector of the second transistor 6, a collector connected to ground, and a base connected to the first reference power source.
【0012】尚、図1におけるその他の回路素子は、図
4と同一に付、同一の符号を付し説明を省略する。次に
動作を説明する。入力端子A及びB間に印加される入力
信号ΔVinは、まず第1及び第2トランジスタ5及び6
で差動増幅される。定電流源13及び14に流れる電流
をI1、定電流源15に流れる電流をI2、定電流源22
及び23に流れる電流をI3とすれば、第1トランジス
タ5のコレクタ電流Δi1は、第(1)式の如くなる。The other circuit elements in FIG. 1 are designated by the same reference numerals as those in FIG. 4, and the description thereof is omitted. Next, the operation will be described. The input signal ΔV in applied between the input terminals A and B first receives the first and second transistors 5 and 6.
Is differentially amplified by. The current flowing through the constant current sources 13 and 14 is I 1 , the current flowing through the constant current source 15 is I 2 , and the constant current source 22 is
If the current flowing through I and I is I 3 , the collector current Δi 1 of the first transistor 5 is as shown in the equation (1).
【0013】[0013]
【数1】 [Equation 1]
【0014】但し、reはトランジスタのエミッタ抵抗
の抵抗値、REはエミッタ抵抗の抵抗値である。また、
第5トランジスタ24のコレクタ電流I3は、I3=I4
−I1となるので、第3及び第4トランジスタ10及び
11のベース間電圧ΔV2は、第(2)式の如くなる。Here, re is the resistance value of the emitter resistance of the transistor, and R E is the resistance value of the emitter resistance. Also,
The collector current I 3 of the fifth transistor 24 is I 3 = I 4
Since it becomes −I 1 , the base-to-base voltage ΔV 2 of the third and fourth transistors 10 and 11 is expressed by the equation (2).
【0015】[0015]
【数2】 [Equation 2]
【0016】第3及び第4トランジスタ10及び11の
ベース間に印加される信号は、前記第3及び第4トラン
ジスタ10及び11から成る差動増幅回路で更に増幅さ
れる。従って、第4トランジスタ11のコレクタに得ら
れる出力電流Ioutは、第(3)式の如くなる。The signal applied between the bases of the third and fourth transistors 10 and 11 is further amplified by the differential amplifier circuit composed of the third and fourth transistors 10 and 11. Therefore, the output current I out obtained at the collector of the fourth transistor 11 is expressed by the equation (3).
【0017】[0017]
【数3】 [Equation 3]
【0018】但し、VTは温度計数である。入力電圧Δ
Vinと出力電流ΔIoutとの関係、即ち相互コンダクタ
ンスGは、第(4)式の如くなり、第(4)式から明ら
かな如く、相互コンダクタンスGは、入力信号レベルと
関係なく安定なものとなる。However, V T is a temperature coefficient. Input voltage Δ
The relationship between V in and the output current ΔI out , that is, the mutual conductance G is as shown in the formula (4), and as is clear from the formula (4), the mutual conductance G is stable regardless of the input signal level. Becomes
【0019】[0019]
【数4】 [Equation 4]
【0020】一方、図1の回路は、定電流源15及び2
2の電圧降下(VCE)とトランジスタ10のベース・エ
ミッタ間電圧VBEとの和電圧(VBE+2VCE)以上の電
源電圧で動作するので、低電源電圧で動作可能な差動増
幅回路を提供できる。ところで、図1の回路は、電源電
圧が変動すると、それに応じて定電流源22のコレクタ
・エミッタ間電圧が変化し、第3及び第4トランジスタ
10及び11のベース電圧が変化する。この電圧変化は
微小なものであるが、より正確な相互コンダクタンスを
得る場合問題となる。On the other hand, the circuit of FIG. 1 has constant current sources 15 and 2
Since it operates with a power supply voltage equal to or higher than the sum voltage (V BE + 2V CE ) of the voltage drop (V CE ) of 2 and the base-emitter voltage V BE of the transistor 10, a differential amplifier circuit that can operate with a low power supply voltage Can be provided. By the way, in the circuit of FIG. 1, when the power supply voltage changes, the collector-emitter voltage of the constant current source 22 changes accordingly, and the base voltages of the third and fourth transistors 10 and 11 change. Although this voltage change is minute, it becomes a problem when more accurate transconductance is obtained.
【0021】図5は、図1の作動増幅回路を更に改善し
たもので、電源電圧の変動があっても相互コンダクタン
スを所定値に保つことができるものである。図5におい
て、図1の定電流源22及び23に対応する回路は、ト
ランジスタ26乃至28と、抵抗29乃至31と、定電
流源32とによって構成される。また、第1及び第2ト
ランジスタ5及び6のコレクタと第3及び第4トランジ
スタ10及び11のベースとの間には、それぞれ第7及
び第8トランジスタ33及び34のコレクタエミッタ路
が接続されている。前記第7及び第8トランジスタ33
及び34のベースには、電源電圧に応じて変化する基準
電圧VREF1が印加される。FIG. 5 is a further improvement of the operational amplifier circuit of FIG. 1, in which the mutual conductance can be maintained at a predetermined value even if the power supply voltage fluctuates. 5, the circuits corresponding to the constant current sources 22 and 23 of FIG. 1 are composed of transistors 26 to 28, resistors 29 to 31 and a constant current source 32. The collector-emitter paths of the seventh and eighth transistors 33 and 34 are connected between the collectors of the first and second transistors 5 and 6 and the bases of the third and fourth transistors 10 and 11, respectively. . The seventh and eighth transistors 33
A reference voltage V REF1 that changes according to the power supply voltage is applied to the bases of the and 34.
【0022】図5の回路においては、第7及び第8トラ
ンジスタ33及び34のベース電圧が電源電圧に応じて
変化し、定電流源を構成するトランジスタ27及び28
のエミッタコレクタ間電圧を略一定に保つので、第5及
び第6トランジスタ24及び25のエミッタ電流を略一
定に保つことができる。その結果、第3及び第4トラン
ジスタのベース電圧を電源電圧の変化に対して安定に保
つことができ、より正確な相互コンダクタンスを得るこ
とができる。In the circuit of FIG. 5, the base voltages of the seventh and eighth transistors 33 and 34 change according to the power supply voltage, and the transistors 27 and 28 forming a constant current source.
Since the voltage between the emitter and collector of is kept substantially constant, the emitter currents of the fifth and sixth transistors 24 and 25 can be kept substantially constant. As a result, the base voltages of the third and fourth transistors can be kept stable against changes in the power supply voltage, and more accurate transconductance can be obtained.
【0023】[0023]
【発明の効果】以上述べた如く、本発明によれば、低電
源電圧で動作する差動増幅回路を提供できる。又本発明
によれば、次段増幅回路の利得が入力信号レベルの影響
を受けない差動増幅回路を提供できる。さらに本発明に
よれば、電源電圧の変動に対して安定な差動増幅回路を
提供できる。As described above, according to the present invention, it is possible to provide a differential amplifier circuit which operates with a low power supply voltage. Further, according to the present invention, it is possible to provide a differential amplifier circuit in which the gain of the next-stage amplifier circuit is not affected by the input signal level. Further, according to the present invention, it is possible to provide a differential amplifier circuit that is stable against fluctuations in power supply voltage.
【図1】本発明の一実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】従来のジャイレ−タを示す回路図。FIG. 2 is a circuit diagram showing a conventional gyrator.
【図3】従来の差動増幅回路を示す回路図。FIG. 3 is a circuit diagram showing a conventional differential amplifier circuit.
【図4】従来の差動増幅回路を示す回路図。FIG. 4 is a circuit diagram showing a conventional differential amplifier circuit.
【図5】本発明の別の実施例を示す回路図。FIG. 5 is a circuit diagram showing another embodiment of the present invention.
5・・・第1トランジスタ 6・・・第2トランジスタ 10・・・第3トランジスタ 11・・・第4トランジスタ 13、14、15・・・定電流源 22、23・・・電流負荷 24・・・第5トランジスタ 25・・・第6トランジスタ 33・・・第7トランジスタ 34・・・第8トランジスタ 5 ... 1st transistor 6 ... 2nd transistor 10 ... 3rd transistor 11 ... 4th transistor 13, 14, 15 ... Constant current source 22, 23 ... Current load 24 ... 5th transistor 25 ... 6th transistor 33 ... 7th transistor 34 ... 8th transistor
Claims (2)
タと、 該第1及び第2トランジスタのコレクタにそれぞれ接続
された電流負荷と、 差動接続され、ベースにそれぞれ前記第1及び第2トラ
ンジスタのコレクタ出力が印加される第3及び第4トラ
ンジスタと、 エミッタがそれぞれ前記第3及び第4トランジスタのベ
ースに接続され、ベースが共通に基準電源に接続された
第5及び第6トランジスタと、 からなり、前記第3トランジスタ若しくは第4トランジ
スタのコレクタに出力信号を得るように成したことを特
徴とする差動増幅回路。1. A differentially connected first and second transistor, a current load respectively connected to the collectors of the first and second transistors, and a differentially connected base to which the first and second transistors are connected, respectively. Third and fourth transistors to which collector outputs of the transistors are applied, and fifth and sixth transistors whose emitters are connected to the bases of the third and fourth transistors, respectively, and whose bases are commonly connected to a reference power source, And a differential amplifier circuit configured to obtain an output signal at the collector of the third transistor or the fourth transistor.
ジスタのコレクタに接続され、ベースが共通に、出力電
圧が電源電圧の変化に追従して変化する第2の基準電源
に接続された第7及び第8トランジスタを設け、該第7
及び第8トランジスタのコレクタを前記第3及び第4ト
ランジスタのベースにそれぞれ接続したことを特徴とす
る請求項1記載の差動増幅回路。2. An emitter connected to the collectors of the first and second transistors, respectively, and a base commonly connected to a second reference power supply whose output voltage changes in response to changes in the power supply voltage. An eighth transistor is provided, and the seventh transistor
2. The differential amplifier circuit according to claim 1, wherein collectors of the eighth and eighth transistors are connected to bases of the third and fourth transistors, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04317541A JP3128361B2 (en) | 1992-11-26 | 1992-11-26 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04317541A JP3128361B2 (en) | 1992-11-26 | 1992-11-26 | Differential amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164264A true JPH06164264A (en) | 1994-06-10 |
| JP3128361B2 JP3128361B2 (en) | 2001-01-29 |
Family
ID=18089407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04317541A Expired - Fee Related JP3128361B2 (en) | 1992-11-26 | 1992-11-26 | Differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128361B2 (en) |
-
1992
- 1992-11-26 JP JP04317541A patent/JP3128361B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3128361B2 (en) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| EP1030442B1 (en) | Variable-gain multistage amplifier with broad bandwidth and reduced phase variations | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| JPH0452645B2 (en) | ||
| JPH0671186B2 (en) | Logarithmic amplifier circuit | |
| JPH077342A (en) | Differential amplifier | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPH08237054A (en) | Gain variable circuit | |
| JPS6155288B2 (en) | ||
| US5936391A (en) | Partially temperature compensated low noise voltage reference | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| US6072339A (en) | Current sensing circuit with high input impedance | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US6806769B2 (en) | Differential amplifier | |
| US4529946A (en) | Differential amplifier circuit | |
| JP3128361B2 (en) | Differential amplifier circuit | |
| JPS6154286B2 (en) | ||
| JPH0720960A (en) | Current generator | |
| JP3153105B2 (en) | Voltage-current conversion circuit | |
| JPH0513051Y2 (en) | ||
| JP2503887B2 (en) | Variable gain circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| JPH0570329B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |