JPH06138834A - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH06138834A JPH06138834A JP4292401A JP29240192A JPH06138834A JP H06138834 A JPH06138834 A JP H06138834A JP 4292401 A JP4292401 A JP 4292401A JP 29240192 A JP29240192 A JP 29240192A JP H06138834 A JPH06138834 A JP H06138834A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- vertical
- converter
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 コンピュータなどの種々の規格の映像信号に
対し、CRTタイプのディスプレイの性能、信頼性を高
め易い、水平固定スキャンのディスプレイを用いても、
入力映像信号の表示ライン数が欠けず、垂直方向の画質
も劣化しないディスプレイ装置を提供することを目的と
する。
【構成】 固定周波数の出力用水平同期信号を発生し、
水平方向のドットをそのまま表示するよう読み出し側ク
ロック信号25を適切に再生し、垂直方向のラインを補
間演算することなくそのまま、或いは整数倍に拡大して
出力するよう出力用垂直同期信号を再生するスキャンコ
ンバータを用い、水平固定スキャン、垂直可変スキャン
のディスプレイ28に、コンピュータなどの種々の規格
の映像信号を画質の劣化なく表示する。
(57) [Abstract] [Purpose] Even if a horizontal fixed scan display is used, which is easy to enhance the performance and reliability of a CRT type display for video signals of various standards such as computers,
An object of the present invention is to provide a display device in which the number of display lines of an input video signal is not lost and the vertical image quality is not deteriorated. [Configuration] Generates a fixed frequency output horizontal sync signal,
The clock signal 25 on the reading side is appropriately reproduced so that the dots in the horizontal direction are displayed as they are, and the output vertical synchronization signal is reproduced so as to be output as it is without performing interpolation calculation of the vertical line or output by enlarging it to an integral multiple. By using a scan converter, video signals of various standards such as a computer are displayed on the display 28 of horizontal fixed scan and vertical variable scan without deterioration of image quality.
Description
【0001】[0001]
【産業上の利用分野】本発明は、コンピュータなどの種
々の規格の映像信号を表示するディスプレイ装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for displaying video signals of various standards such as a computer.
【0002】[0002]
【従来の技術】近年、映像メディアは多様化してきてお
り、テレビジョン、ハイビジョン、パーソナルコンピュ
ータ、ワークステーションなど、様々な規格の映像信号
が存在している。これらの映像信号は、水平走査周波
数、垂直走査周波数、表示ドット数、アスペクト比など
が異なるため、一般にそれぞれ専用のディスプレイが必
要となる。2. Description of the Related Art In recent years, video media have been diversified, and video signals of various standards such as televisions, high-definition televisions, personal computers and workstations exist. Since these video signals differ in horizontal scanning frequency, vertical scanning frequency, number of display dots, aspect ratio, etc., generally, dedicated displays are required for each.
【0003】一方、会議、展示展博、プレゼンテーショ
ンなどで多種の映像信号を1台のディスプレイで表示し
たいなどの要求に対し、CRTタイプ(直視型、投射
型)のディスプレイにおいては、可変スキャンのディス
プレイがある。しかしながら、可変スキャンのディスプ
レイは、アナログの偏向回路を中心にマルチ周波数対応
にしなければならず、対応したいすべての周波数に対し
て最高の性能を発揮させるのは困難であり、信頼性設計
の面においても同様である。(特に、水平走査周波数に
対する可変スキャン化が困難である。)このような問題
を解決する方法として、映像信号をディジタル的に処理
し、所望の水平走査周波数、垂直走査周波数の信号に変
換するスキャンコンバータを用いる方法がある。On the other hand, in response to the demand for displaying various video signals on one display at conferences, exhibitions, presentations, etc., a CRT type (direct view type, projection type) display is a variable scan display. There is. However, the variable scan display must support multi-frequency, centered on the analog deflection circuit, and it is difficult to achieve the best performance for all the frequencies that it wants to support, and in terms of reliability design. Is also the same. (In particular, it is difficult to realize variable scanning with respect to the horizontal scanning frequency.) As a method for solving such a problem, a scan in which a video signal is digitally processed and converted into a signal having a desired horizontal scanning frequency and vertical scanning frequency There is a method using a converter.
【0004】以下、図面を参照しながら、コンピュータ
などの種々の規格の映像信号を、スキャンコンバータを
用いて固定の水平走査周波数、固定の垂直走査周波数に
対応の固定スキャンのディスプレイに表示する、従来の
ディスプレイ装置について説明する。Conventionally, referring to the drawings, video signals of various standards such as a computer are displayed on a fixed scan display corresponding to a fixed horizontal scanning frequency and a fixed vertical scanning frequency by using a scan converter. The display device will be described.
【0005】図3は、その概略の構成例を示したもので
ある。図3において、51は入力映像信号、52は入力
同期信号、53はスキャンコンバータ、54はA/D変
換器、55は補間演算(縮小用)処理部、56はメモ
リ、57は補間演算(拡大用)処理部、58はD/A変
換器、59は書き込み側クロック信号再生部、60は書
き込み側クロック信号、61は補間演算制御部、62は
読み出し側クロック信号再生部、63は水平同期信号発
生部、64は垂直同期信号発生部、65は読み出し側ク
ロック信号、66は出力映像信号、67は出力同期信
号、68は固定の水平走査周波数、固定の垂直走査周波
数に対応の固定スキャンのディスプレイである。FIG. 3 shows an example of a schematic structure thereof. In FIG. 3, reference numeral 51 is an input video signal, 52 is an input synchronizing signal, 53 is a scan converter, 54 is an A / D converter, 55 is an interpolation calculation (reduction) processing unit, 56 is a memory, and 57 is an interpolation calculation (enlargement). Processing unit, 58 is a D / A converter, 59 is a writing-side clock signal reproducing unit, 60 is a writing-side clock signal, 61 is an interpolation calculation control unit, 62 is a reading-side clock signal reproducing unit, and 63 is a horizontal synchronizing signal. Generator 64, vertical synchronizing signal generator 65, read-side clock signal 66, output video signal 67, output synchronizing signal 68, fixed horizontal scanning frequency, fixed scan display corresponding to fixed vertical scanning frequency Is.
【0006】コンピュータなどの映像信号は、その画面
を構成するドットクロック周波数よりも高次の周波数成
分を含んでおり、画質上、A/D変換するにはそのドッ
トクロック信号で標本化するのが望ましい。入力映像信
号51はスキャンコンバータ53にて、以下のように変
換される。A video signal of a computer or the like contains frequency components higher than the dot clock frequency that constitutes the screen, and in terms of image quality, sampling with the dot clock signal is required for A / D conversion. desirable. The input video signal 51 is converted by the scan converter 53 as follows.
【0007】まず、入力同期信号52から書き込み側ク
ロック信号再生部59にて書き込み側クロック信号60
を再生し、入力映像信号51をA/D変換器54にて標
本化する。表示ドット数、ライン数を減少させる(縮
小)場合には、補間演算(縮小用)処理部55にて補間
演算処理を行い、メモリ56に書き込む。表示ドット
数、ライン数を増加させる(拡大)場合には、メモリ5
6から読み出した後に、補間演算(拡大用)処理部57
にて補間演算処理を行う。その際、補間演算処理は補間
演算制御部61により制御される。また、読み出し側ク
ロック信号65は、水平同期信号発生部63にて発生す
る固定の周波数の水平同期信号から、その固定の1水平
走査期間内に表示するドット数に応じて、読み出し側ク
ロック信号再生部62にて再生される。そして、D/A
変換器58にて出力映像信号66を生成し、さらに垂直
同期信号発生部64にて発生する固定の周波数の垂直同
期信号を含む出力同期信号67を出力する。First, the writing side clock signal 60 is input from the input synchronizing signal 52 to the writing side clock signal reproducing section 59.
Is reproduced and the input video signal 51 is sampled by the A / D converter 54. When the number of display dots and the number of lines are reduced (reduced), the interpolation calculation (for reduction) processing unit 55 performs the interpolation calculation process and writes it in the memory 56. To increase (enlarge) the number of display dots and lines, the memory 5
After reading from 6, the interpolation calculation (for enlargement) processing unit 57
Performs interpolation calculation processing. At that time, the interpolation calculation processing is controlled by the interpolation calculation control unit 61. Further, the read-side clock signal 65 is reproduced from the horizontal sync signal having a fixed frequency generated by the horizontal sync signal generator 63 in accordance with the number of dots displayed in the fixed one horizontal scanning period. It is reproduced in the part 62. And D / A
The converter 58 generates the output video signal 66, and further outputs the output synchronizing signal 67 including the vertical synchronizing signal having a fixed frequency generated by the vertical synchronizing signal generator 64.
【0008】以上のようにして変換された出力映像信号
66、出力同期信号67を、固定の水平走査周波数、固
定の垂直走査周波数に対応の固定スキャンのディスプレ
イ68に入力し、表示する。The output video signal 66 and the output synchronizing signal 67 converted as described above are input to a fixed scan display 68 corresponding to a fixed horizontal scanning frequency and a fixed vertical scanning frequency and displayed.
【0009】このように構成したコンピュータなどの映
像信号に対するディスプレイ装置において、水平方向に
対しては、入力映像信号51をそのドットクロック信号
を用いてA/D変換し、メモリ56に書き込み、補間演
算することなくそのままのディジタルデータをD/A変
換することにより、基本的に画質に劣化はなく、表示ア
スペクトの調整(水平方向)も、読み出し側クロック信
号65を可変とする事で、ラスターの水平振幅固定のま
まで実現することができる。In the display device for a video signal such as a computer configured as described above, in the horizontal direction, the input video signal 51 is A / D converted using the dot clock signal, written in the memory 56, and interpolation calculation is performed. D / A conversion of the digital data as it is does not cause deterioration of the image quality basically, and the adjustment of the display aspect (horizontal direction) is made variable by changing the read-side clock signal 65 to make the raster horizontal. It can be realized with the amplitude fixed.
【0010】[0010]
【発明が解決しようとする課題】しかしながら上記の従
来の方法では、垂直方向に対しては、固定の水平走査周
波数、固定の垂直周波数により1垂直走査期間内に表示
するライン数も固定となるため、入力映像信号のライン
毎のデータを、補間演算することなくそのまま(1倍)
表示すれば、画質の劣化はないが、入力のライン数が出
力のライン数よりも少ない場合、垂直方向、画面内(ラ
スター内)に小さく表示してしまったり、或いは、入力
のライン数が出力のライン数よりも多い場合、はみ出し
て表示できないラインが生じてしまったりしてしまうこ
とになり、さらに、表示アスペクトの調整も、水平方向
の読み出し側クロック信号による調整だけでは不足で、
ラスターの垂直振幅を大きく変化させなければならなく
なる。However, in the above-described conventional method, the number of lines displayed in one vertical scanning period is fixed in the vertical direction due to the fixed horizontal scanning frequency and the fixed vertical frequency. , Input video signal line-by-line data as it is without interpolation calculation (1x)
If the number of input lines is less than the number of output lines, there is no deterioration in image quality, but it is displayed vertically in the screen (raster) in a small size, or the number of input lines is output. If the number of lines is larger than the number of lines, some lines may not be displayed and may not be displayed.In addition, the adjustment of the display aspect is not sufficient only with the adjustment of the horizontal read side clock signal.
The vertical amplitude of the raster will have to be changed significantly.
【0011】そして、ラスターの垂直振幅も固定とし
て、表示アスペクトも考慮し、入力映像信号の垂直画面
全体を固定の表示ライン数に出力するためには、垂直方
向にライン間で補間演算処理(任意倍率の縮小、拡大)
を行わなければならず、画質は劣化してしまう(ただ
し、整数倍拡大の場合は、基本的には画質の劣化はな
い)という問題点を有していた。Then, in order to output the entire vertical screen of the input video signal to a fixed number of display lines while also fixing the vertical amplitude of the raster and taking the display aspect into consideration, interpolation calculation processing between lines in the vertical direction (arbitrary) is performed. (Reduction of magnification, enlargement)
However, there is a problem in that the image quality is deteriorated (however, in the case of integer multiple expansion, there is basically no deterioration in image quality).
【0012】本発明は上記従来の問題点を解決するもの
で、CRTタイプのディスプレイの性能、信頼性を高め
易い、固定の水平走査周波数対応のディスプレイを用い
ても、入力映像信号の表示ライン数が欠けず、垂直方向
の画質も劣化しないディスプレイ装置を提供することを
目的とする。The present invention solves the above-mentioned problems of the prior art. Even if a fixed horizontal scanning frequency compatible display is used, which is easy to enhance the performance and reliability of a CRT type display, the number of display lines of an input video signal is used. It is an object of the present invention to provide a display device that does not lose its image quality and does not deteriorate the vertical image quality.
【0013】[0013]
【課題を解決するための手段】この目的を達成するため
に本発明のディスプレイ装置は、入力同期信号から書き
込み側クロック信号を再生する書き込み側クロック信号
再生部と、入力映像信号を標本化するA/D変換器と、
A/D変換器の出力を記憶するメモリと、入力同期信号
から垂直方向にいくら整数倍するかを制御する整数倍制
御部と、固定周波数の出力の水平同期信号を発生する水
平同期信号発生部と、出力の水平同期信号から読み出し
側クロック信号を再生する読み出し側クロック信号再生
部と、出力の垂直同期信号の周波数を制御する垂直同期
制御部と、その垂直同期制御部の制御により垂直同期信
号を再生する垂直同期信号再生部と、前記整数倍制御部
の制御により前記メモリの出力を垂直方向に整数倍する
整数倍処理部と、整数倍処理部の出力をD/A変換する
D/A変換器とを有するスキャンコンバータと、そのス
キャンコンバータの出力、すなわち、前記D/A変換器
の出力映像信号と、前記水平同期信号発生部および垂直
同期信号再生部の出力同期信号とを入力とする固定の水
平走査周波数対応のディスプレイとで構成し、コンピュ
ータなどの種々の規格の映像信号を前記読み出し側クロ
ック信号および垂直同期信号の周波数を適切にコントロ
ールすることにより画質の劣化なく表示することができ
るようにしたものである。In order to achieve this object, the display device of the present invention has a writing side clock signal reproducing section for reproducing a writing side clock signal from an input synchronizing signal, and an A for sampling an input video signal. / D converter,
A memory that stores the output of the A / D converter, an integer multiple control unit that controls how much the input synchronization signal is multiplied by an integer in the vertical direction, and a horizontal synchronization signal generation unit that generates the horizontal synchronization signal of the fixed frequency output. And a read-side clock signal reproducing section for reproducing the read-side clock signal from the output horizontal sync signal, a vertical sync control section for controlling the frequency of the output vertical sync signal, and a vertical sync signal under the control of the vertical sync control section. , A vertical synchronization signal reproducing unit for reproducing the data, an integer multiple processing unit for vertically multiplying the output of the memory by an integer under the control of the integer multiple control unit, and a D / A for D / A converting the output of the integer multiple processing unit. A scan converter having a converter, an output of the scan converter, that is, an output video signal of the D / A converter, and a horizontal sync signal generator and a vertical sync signal reproducer. A video signal of various standards such as a computer, which is composed of a display compatible with a fixed horizontal scanning frequency and which receives a power synchronization signal as an input, and by appropriately controlling the frequencies of the clock signal and the vertical synchronization signal on the reading side It can be displayed without deterioration.
【0014】[0014]
【作用】この構成によって、CRTタイプのディスプレ
イの性能、信頼性を高め易い固定の水平走査周波数対応
のディスプレイを用い、コンピュータなどの種々の規格
の映像信号を入力しても、入力映像信号の表示ライン数
が欠けず、垂直方向の画質も劣化することなく表示する
ことができる。With this configuration, even when a video signal of various standards such as a computer is input, a display for a fixed horizontal scanning frequency that can easily improve the performance and reliability of a CRT type display is displayed. It is possible to display without losing the number of lines and without deteriorating the image quality in the vertical direction.
【0015】[0015]
(実施例1)以下本発明の一実施例について、図面を参
照しながら説明する。(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings.
【0016】図1は、本実施例の概略の構成を示したも
のである。図1において、11は入力映像信号、12は
入力同期信号、13はスキャンコンバータ、14はA/
D変換器、15はメモリ、16は整数倍処理部、17は
D/A変換器、18は書き込み側クロック信号再生部、
19は書き込み側クロック信号、20は整数倍制御部、
21は垂直同期制御部、22は読み出し側クロック信号
再生部、23は水平同期信号発生部、24は垂直同期信
号再生部、25は読み出し側クロック信号、26は出力
映像信号、27は出力同期信号、28は水平固定スキャ
ン、垂直可変スキャンのディスプレイである。FIG. 1 shows a schematic structure of this embodiment. In FIG. 1, 11 is an input video signal, 12 is an input synchronizing signal, 13 is a scan converter, and 14 is A /
D converter, 15 is a memory, 16 is an integer multiple processing unit, 17 is a D / A converter, 18 is a writing side clock signal reproducing unit,
19 is a write-side clock signal, 20 is an integer multiple control unit,
Reference numeral 21 is a vertical synchronization control unit, 22 is a read side clock signal reproduction unit, 23 is a horizontal synchronization signal generation unit, 24 is a vertical synchronization signal reproduction unit, 25 is a read side clock signal, 26 is an output video signal, and 27 is an output synchronization signal. 28 are horizontal fixed scan and vertical variable scan displays.
【0017】以上のように構成されたディスプレイ装置
について、動作を説明する。図1に示すように、入力同
期信号12から書き込み側クロック信号再生部18にて
書き込み側クロック信号19を再生し、入力映像信号1
1をA/D変換器14にて標本化し、メモリ15に書き
込む。また、読み出し側クロック信号25は、水平同期
信号発生部23にて発生する固定の周波数の水平同期信
号から、その固定の1水平走査期間内に表示するドット
数に応じて、読み出し側クロック信号再生部22にて再
生される。出力の垂直同期信号は、入力映像信号12の
表示ラインをすべて出力できるように、垂直同期制御部
21の制御により垂直同期信号再生部24にて再生され
る。このとき、入力映像信号11のライン数が少なく、
出力の同期信号の周波数が高くなりすぎる場合には、整
数倍制御部20の制御により、メモリ15から読み出さ
れたディジタルデータは整数倍制御部16にて垂直方向
に整数倍(2度書き、3度書き表示など)(通常時は1
倍)し、垂直同期信号の周波数を抑える。そして、D/
A変換器17にて出力映像信号26を生成し、さらに出
力同期信号27を出力する。The operation of the display device configured as described above will be described. As shown in FIG. 1, the writing-side clock signal reproducing unit 18 reproduces the writing-side clock signal 19 from the input synchronization signal 12, and the input video signal 1
1 is sampled by the A / D converter 14 and written in the memory 15. Further, the read-side clock signal 25 is reproduced from the horizontal sync signal having a fixed frequency generated by the horizontal sync signal generator 23 in accordance with the number of dots displayed in the fixed one horizontal scanning period. It is reproduced in the section 22. The output vertical synchronizing signal is reproduced by the vertical synchronizing signal reproducing unit 24 under the control of the vertical synchronizing control unit 21 so that all the display lines of the input video signal 12 can be output. At this time, the number of lines of the input video signal 11 is small,
When the frequency of the output synchronization signal becomes too high, the integer multiple control unit 20 controls the digital data read from the memory 15 by the integer multiple control unit 16 in the vertical direction by an integer multiple (write twice, Display three times, etc. (1 in normal operation)
The frequency of the vertical sync signal. And D /
The A converter 17 generates the output video signal 26 and further outputs the output synchronizing signal 27.
【0018】以上のようにして変換された出力映像信号
26、出力同期信号27を、水平固定スキャン、垂直可
変スキャンのディスプレイ28に入力し、表示する。The output video signal 26 and the output synchronizing signal 27 converted as described above are input to the display 28 for horizontal fixed scan and vertical variable scan for display.
【0019】このように構成することにより、CRTタ
イプのディスプレイの性能、信頼性を高め易い固定の水
平走査周波数対応のディスプレイを用い、コンピュータ
などの種々の規格の映像信号を入力しても、入力映像信
号の表示ライン数が欠けず、垂直方向の画質も劣化する
ことなく表示することができる。With this configuration, even if a video signal of various standards such as a computer is input using a fixed horizontal scanning frequency compatible display that easily enhances the performance and reliability of the CRT type display, The number of display lines of the video signal is not lacking, and the vertical image quality can be displayed without deterioration.
【0020】(実施例2)以下本発明の第2の実施例に
ついて、図面を参照しながら説明する。(Embodiment 2) A second embodiment of the present invention will be described below with reference to the drawings.
【0021】図2は、本実施例の概略の構成を示したも
のである。図2において、31は入力映像信号、32は
入力同期信号、33はスキャンコンバータ、34はA/
D変換器、35はメモリ、36は整数倍処理部、37は
D/A変換器、38は書き込み側クロック信号再生部、
39は書き込み側クロック信号、40は整数倍制御部、
41は垂直同期選択部、42は読み出し側クロック信号
再生部、43は水平同期信号発生部、44は垂直同期信
号発生部、45は読み出し側クロック信号、46は出力
映像信号、47は出力同期信号、48は水平固定スキャ
ン、垂直切り換えスキャンのディスプレイである。FIG. 2 shows a schematic structure of this embodiment. In FIG. 2, 31 is an input video signal, 32 is an input synchronizing signal, 33 is a scan converter, and 34 is A /
D converter, 35 is a memory, 36 is an integer multiple processing unit, 37 is a D / A converter, 38 is a writing side clock signal reproducing unit,
39 is a write-side clock signal, 40 is an integer multiple control unit,
41 is a vertical synchronization selection unit, 42 is a read side clock signal reproduction unit, 43 is a horizontal synchronization signal generation unit, 44 is a vertical synchronization signal generation unit, 45 is a read side clock signal, 46 is an output video signal, and 47 is an output synchronization signal. Reference numerals 48 denote horizontal fixed scan and vertical switching scan displays.
【0022】一般にCRTタイプのディスプレイにおい
て、垂直のマルチ周波数対応は水平のマルチ周波数対応
に比べては、比較的実現し易いが、それでも対応する広
い周波数範囲(例えば、30〜150Hzなど)におい
て高性能を発揮するのは困難で、実際の回路構成も周波
数範囲によって回路切り換え(例えば、30〜50、5
0〜80、80〜110、110〜150Hzなど)な
どを行って実現することが多い。本実施例のディスプレ
イ38は、数種類の固定の垂直周波数のみ(例えば、4
0、60、90、120Hzの4種類など)に対応する
垂直切り換えスキャンのディスプレイで、対応する数種
類の固定の垂直周波数においてより性能を高めることが
可能である。Generally, in a CRT type display, vertical multi-frequency correspondence is relatively easier to realize than horizontal multi-frequency correspondence, but still high performance in a corresponding wide frequency range (for example, 30 to 150 Hz). It is difficult to realize the above, and the actual circuit configuration is also switched depending on the frequency range (for example, 30 to 50, 5
0-80, 80-110, 110-150 Hz, etc.) and so on. The display 38 of this embodiment has only a few fixed vertical frequencies (for example, 4
It is possible to achieve higher performance in a vertical switching scan display corresponding to 0, 60, 90, 120 Hz, etc.) at several corresponding fixed vertical frequencies.
【0023】以上のように構成されたディスプレイ装置
について、動作を説明する。図2に示すように、入力同
期信号32から書き込み側クロック信号再生部38にて
書き込み側クロック信号39を再生し、入力映像信号3
1をA/D変換器34にて標本化し、メモリ35に書き
込む。また、読み出し側クロック信号45は、水平同期
信号発生部43にて発生する固定の周波数の水平同期信
号から、その固定の1水平走査期間内に表示するドット
数に応じて、読み出し側クロック信号再生部42にて再
生される。出力の垂直同期信号は、入力映像信号32の
表示ラインをすべてを出力でき、かつ、できるだけ大き
くラスター内に表示できるように、垂直同期選択部41
で垂直周波数を選択し、垂直同期信号発生部44にて発
生される。このとき、前実施例の場合と同様に、整数倍
制御部40の制御により、メモリ35から読み出された
ディジタルデータを必要に応じて整数倍制御部36にて
垂直方向に整数倍(2度書き、3度書き表示など)(通
常時は1倍)し、D/A変換器37にて出力映像信号4
6を生成し、さらに出力同期信号47を出力する。The operation of the display device configured as above will be described. As shown in FIG. 2, the writing-side clock signal reproducing unit 38 reproduces the writing-side clock signal 39 from the input synchronizing signal 32, and the input video signal 3
1 is sampled by the A / D converter 34 and written in the memory 35. Further, the read-side clock signal 45 is reproduced from the horizontal sync signal having a fixed frequency generated by the horizontal sync signal generator 43 in accordance with the number of dots displayed in the fixed one horizontal scanning period. It is reproduced in the section 42. As the output vertical synchronizing signal, the vertical synchronizing selecting unit 41 can output all the display lines of the input video signal 32 and display the input video signal 32 in the raster as large as possible.
The vertical frequency is selected by and is generated by the vertical synchronizing signal generator 44. At this time, as in the case of the previous embodiment, under the control of the integer multiple control unit 40, the digital data read from the memory 35 is vertically multiplied by an integer multiple (2 degrees) by the integer multiple control unit 36 as necessary. Writing, triple writing, etc.) (1x in normal operation) and output video signal 4 at D / A converter 37
6 is generated, and the output synchronization signal 47 is further output.
【0024】以上のようにして変換された出力映像信号
46、出力同期信号47を、水平固定スキャン、垂直切
り換えスキャン(数種類の周波数にのみ高い性能で対
応)のディスプレイ48に入力し、表示する。The output video signal 46 and the output synchronizing signal 47 converted as described above are input to the display 48 for horizontal fixed scan and vertical switching scan (corresponding to several types of frequencies with high performance) and displayed.
【0025】このように構成することにより、CRTタ
イプのディスプレイの性能、信頼性を高め易い固定の水
平走査周波数対応、さらに、垂直走査周波数も可変スキ
ャンより性能を高めやすい切り換えスキャンのディスプ
レイを用い、垂直可変スキャンの場合よりも表示アスペ
クトの考慮上、若干表示ラスターが小さくはなるが、コ
ンピュータなどの種々の規格の映像信号を入力しても、
入力映像信号の表示ライン数が欠けず、垂直方向の画質
も劣化することなく表示することができる。With such a configuration, a CRT type display capable of a fixed horizontal scanning frequency which easily improves the performance and reliability, and a switching scanning display which can easily improve the vertical scanning frequency more than the variable scanning are used. Considering the display aspect, the display raster will be slightly smaller than in the case of vertical variable scan, but even if video signals of various standards such as computers are input,
The number of display lines of the input video signal is not lost, and the vertical image quality can be displayed without deterioration.
【0026】[0026]
【発明の効果】以上のように本発明は、入力同期信号か
ら書き込み側クロック信号を再生する書き込み側クロッ
ク信号再生部と、入力映像信号を標本化するA/D変換
器と、A/D変換器の出力を記憶するメモリと、入力同
期信号から垂直方向にいくら整数倍するかを制御する整
数倍制御部と、固定周波数の出力の水平同期信号を発生
する水平同期信号発生部と、出力の水平同期信号から読
み出し側クロック信号を再生する読み出し側クロック信
号再生部と、出力の垂直同期信号の周波数を制御する垂
直同期制御部と、その垂直同期制御部の制御により垂直
同期信号を再生する垂直同期信号再生部と、前記整数倍
制御部の制御により前記メモリの出力を垂直方向に整数
倍する整数倍処理部と、整数倍処理部の出力をD/A変
換するD/A変換器とを有するスキャンコンバータと、
そのスキャンコンバータの出力、すなわち、前記D/A
変換器の出力映像信号と、前記水平同期信号発生部およ
び垂直同期信号再生部の出力同期信号とを入力とする水
平固定スキャンのディスプレイとで構成し、コンピュー
タなどの種々の規格の映像信号の入力に対し、前記読み
出し側クロック信号および垂直同期信号の周波数を適切
にコントロールすることにより、CRTタイプのディス
プレイの性能、信頼性を高め易い水平固定スキャンのデ
ィスプレイを用い、入力映像信号の表示ライン数が欠け
ず、垂直方向の画質も劣化することなく表示することが
できる。As described above, according to the present invention, the writing side clock signal reproducing section for reproducing the writing side clock signal from the input synchronizing signal, the A / D converter for sampling the input video signal, and the A / D conversion. A memory that stores the output of the instrument, an integer multiple control unit that controls how many times the input synchronization signal is multiplied by an integer in the vertical direction, a horizontal synchronization signal generation unit that generates a horizontal synchronization signal with a fixed frequency output, and an output A read-side clock signal reproduction unit that reproduces the read-side clock signal from the horizontal synchronization signal, a vertical synchronization control unit that controls the frequency of the output vertical synchronization signal, and a vertical reproduction unit that reproduces the vertical synchronization signal under the control of the vertical synchronization control unit. A synchronization signal reproducing unit, an integer multiple processing unit for vertically multiplying the output of the memory under control of the integer multiple control unit, and a D / A conversion for D / A converting the output of the integer multiple processing unit. And a scan converter with a door,
The output of the scan converter, that is, the D / A
Input of video signals of various standards such as a computer, which is composed of a horizontal fixed scan display which receives the output video signal of the converter and the output sync signal of the horizontal sync signal generator and the vertical sync signal reproducer. On the other hand, by appropriately controlling the frequencies of the clock signal and the vertical synchronizing signal on the read side, a horizontal fixed scan display that easily enhances the performance and reliability of the CRT type display is used, and the number of display lines of the input video signal is reduced. It is possible to display without any loss of quality in the vertical direction.
【図1】本発明の一実施例におけるディスプレイ装置の
概略のブロック構成図FIG. 1 is a schematic block configuration diagram of a display device according to an embodiment of the present invention.
【図2】本発明の第2の実施例におけるディスプレイ装
置の概略のブロック構成図FIG. 2 is a schematic block configuration diagram of a display device according to a second embodiment of the present invention.
【図3】従来のディスプレイ装置の概略のブロック構成
図FIG. 3 is a schematic block configuration diagram of a conventional display device.
11 入力映像信号 12 入力同期信号 13 スキャンコンバータ 14 A/D変換器 15 メモリ 16 整数倍処理部 17 D/A変換器 18 書き込み側クロック信号再生部 19 書き込み側クロック信号 20 整数倍制御部 21 垂直同期制御部 22 読み出し側クロック信号再生部 23 水平同期信号発生部 24 垂直同期信号再生部 25 読み出し側クロック信号 26 出力映像信号 27 出力同期信号 28 水平固定スキャン、垂直可変スキャンのディスプ
レイ 31 入力映像信号 32 入力同期信号 33 スキャンコンバータ 34 A/D変換器 35 メモリ 36 整数倍処理部 37 D/A変換器 38 書き込み側クロック信号再生部 39 書き込み側クロック信号 40 整数倍制御部 41 垂直同期選択部 42 読み出し側クロック信号再生部 43 水平同期信号発生部 44 垂直同期信号発生部 45 読み出し側クロック信号 46 出力映像信号 47 出力同期信号 48 水平固定スキャン、垂直切り換えスキャンのディ
スプレイ 51 入力映像信号 52 入力同期信号 53 スキャンコンバータ 54 A/D変換器 55 補間演算(縮小用)処理部 56 メモリ 57 補間演算(拡大用)処理部 58 D/A変換器 59 書き込み側クロック信号再生部 60 書き込み側クロック信号 61 補間演算制御部 62 読み出し側クロック信号再生部 63 水平同期信号発生部 64 垂直同期信号発生部 65 読み出し側クロック信号 66 出力映像信号 67 出力同期信号 68 固定スキャンのディスプレイ11 Input Video Signal 12 Input Synchronization Signal 13 Scan Converter 14 A / D Converter 15 Memory 16 Integer Multiple Processing Unit 17 D / A Converter 18 Write-side Clock Signal Reproducing Unit 19 Write-side Clock Signal 20 Integer Multiple Control Unit 21 Vertical Synchronization Control unit 22 Read side clock signal reproducing unit 23 Horizontal synchronizing signal generating unit 24 Vertical synchronizing signal reproducing unit 25 Read side clock signal 26 Output video signal 27 Output synchronizing signal 28 Horizontal fixed scan and vertical variable scan display 31 Input video signal 32 input Sync signal 33 Scan converter 34 A / D converter 35 Memory 36 Integer multiplication processing unit 37 D / A converter 38 Write side clock signal reproduction unit 39 Write side clock signal 40 Integer multiplication control unit 41 Vertical synchronization selection unit 42 Read side clock Signal playback unit 3 Horizontal sync signal generator 44 Vertical sync signal generator 45 Read side clock signal 46 Output video signal 47 Output sync signal 48 Horizontal fixed scan and vertical switching scan display 51 Input video signal 52 Input sync signal 53 Scan converter 54 A / D Converter 55 Interpolation calculation (reduction) processing unit 56 Memory 57 Interpolation calculation (enlargement) processing unit 58 D / A converter 59 Write side clock signal reproduction unit 60 Write side clock signal 61 Interpolation calculation control unit 62 Read side clock signal Playback unit 63 Horizontal synchronization signal generation unit 64 Vertical synchronization signal generation unit 65 Read-side clock signal 66 Output video signal 67 Output synchronization signal 68 Fixed scan display
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/68 Z 9068−5C ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04N 5/68 Z 9068-5C
Claims (2)
号を再生する書き込み側クロック信号再生部と、入力映
像信号を標本化するA/D変換器と、A/D変換器の出
力を記憶するメモリと、入力同期信号から垂直方向にい
くら整数倍するかを制御する整数倍制御部と、固定周波
数の出力の水平同期信号を発生する水平同期信号発生部
と、出力の水平同期信号から読み出し側クロック信号を
再生する読み出し側クロック信号再生部と、出力の垂直
同期信号の周波数を制御する垂直同期制御部と、その垂
直同期制御部の制御により垂直同期信号を再生する垂直
同期信号再生部と、前記整数倍制御部の制御により前記
メモリの出力を垂直方向に整数倍する整数倍処理部と、
整数倍処理部の出力をD/A変換するD/A変換器とを
有するスキャンコンバータと、 そのスキャンコンバータの出力である前記D/A変換器
の出力映像信号と、前記水平同期信号発生部および垂直
同期信号再生部の出力同期信号とを入力とする水平固定
スキャン、垂直可変スキャンのディスプレイとで構成す
ることを特徴とするディスプレイ装置。1. A write-side clock signal reproducing section for reproducing a write-side clock signal from an input synchronizing signal, an A / D converter for sampling an input video signal, and a memory for storing the output of the A / D converter. , An integer multiple control unit that controls how much the input synchronization signal is multiplied by an integer in the vertical direction, a horizontal synchronization signal generation unit that generates a fixed frequency output horizontal synchronization signal, and a read side clock signal from the output horizontal synchronization signal A clock signal reproduction unit on the reading side for reproducing the signal, a vertical synchronization control unit for controlling the frequency of the output vertical synchronization signal, a vertical synchronization signal reproduction unit for reproducing the vertical synchronization signal under the control of the vertical synchronization control unit, and the integer An integer multiple processing unit for multiplying the output of the memory by an integer in the vertical direction under the control of the multiple control unit,
A scan converter having a D / A converter for D / A converting the output of the integer multiple processing unit, an output video signal of the D / A converter that is the output of the scan converter, the horizontal synchronization signal generating unit, and A display device comprising a horizontal fixed scan display and a vertical variable scan display which receive an output synchronizing signal of a vertical synchronizing signal reproducing section as an input.
号を再生する書き込み側クロック信号再生部と、入力映
像信号を標本化するA/D変換器と、A/D変換器の出
力を記憶するメモリと、入力同期信号から垂直方向にい
くら整数倍するかを制御する整数倍制御部と、固定周波
数の出力の水平同期信号を発生する水平同期信号発生部
と、出力の水平同期信号から読み出し側クロック信号を
再生する読み出し側クロック信号再生部と、出力の垂直
同期信号の周波数を選択する垂直同期選択部と、その垂
直同期制御部の制御により垂直同期信号を発生する垂直
同期信号発生部と、前記整数倍制御部の制御により前記
メモリの出力を垂直方向に整数倍する整数倍処理部と、
整数倍処理部の出力をD/A変換するD/A変換器とを
有するスキャンコンバータと、 そのスキャンコンバータの出力である前記D/A変換器
の出力映像信号と、前記水平同期信号発生部および垂直
同期信号再生部の出力同期信号とを入力とする水平固定
スキャン、垂直切り換えスキャンのディスプレイとで構
成することを特徴とするディスプレイ装置。2. A write-side clock signal reproducing section for reproducing a write-side clock signal from an input synchronizing signal, an A / D converter for sampling an input video signal, and a memory for storing the output of the A / D converter. , An integer multiple control unit that controls how much the input synchronization signal is multiplied by an integer in the vertical direction, a horizontal synchronization signal generation unit that generates a fixed frequency output horizontal synchronization signal, and a read side clock signal from the output horizontal synchronization signal A clock signal reproducing unit on the reading side for reproducing the signal, a vertical synchronization selecting unit for selecting the frequency of the output vertical synchronizing signal, a vertical synchronizing signal generating unit for generating a vertical synchronizing signal under the control of the vertical synchronizing control unit, and the integer. An integer multiple processing unit for multiplying the output of the memory by an integer in the vertical direction under the control of the multiple control unit,
A scan converter having a D / A converter for D / A converting the output of the integer multiple processing unit, an output video signal of the D / A converter that is the output of the scan converter, the horizontal synchronization signal generating unit, and A display device comprising a horizontal fixed scan display and a vertical switching scan display which receive an output synchronization signal of a vertical synchronization signal reproducing section as an input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292401A JPH06138834A (en) | 1992-10-30 | 1992-10-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292401A JPH06138834A (en) | 1992-10-30 | 1992-10-30 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06138834A true JPH06138834A (en) | 1994-05-20 |
Family
ID=17781312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292401A Pending JPH06138834A (en) | 1992-10-30 | 1992-10-30 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06138834A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09146514A (en) * | 1995-11-27 | 1997-06-06 | Nec Shizuoka Ltd | Crt display |
| US5812210A (en) * | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| WO1998052183A1 (en) * | 1997-05-16 | 1998-11-19 | Sony Corporation | Device and method for converting scanning |
| US5870073A (en) * | 1994-09-02 | 1999-02-09 | Hitachi, Ltd. | Display with scan converter for converting scanning frequency of input video signal |
| US6433832B2 (en) | 1996-12-26 | 2002-08-13 | Hitachi, Ltd. | Image display apparatus and personal computer for displaying personal computer signals and broadcast signals |
| EP1109146A3 (en) * | 1999-12-17 | 2002-12-18 | Sony Corporation | Sync frequency conversion circuit |
| US6791623B1 (en) | 1994-10-24 | 2004-09-14 | Hitachi, Ltd. | Image display system |
| US7327401B2 (en) | 2003-09-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Display synchronization signal generation apparatus and method in analog video signal receiver |
-
1992
- 1992-10-30 JP JP4292401A patent/JPH06138834A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812210A (en) * | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| US6466272B1 (en) | 1994-02-01 | 2002-10-15 | Hitachi, Ltd. | Display apparatus |
| US5870073A (en) * | 1994-09-02 | 1999-02-09 | Hitachi, Ltd. | Display with scan converter for converting scanning frequency of input video signal |
| US6791623B1 (en) | 1994-10-24 | 2004-09-14 | Hitachi, Ltd. | Image display system |
| US7486334B2 (en) | 1994-10-24 | 2009-02-03 | Hitachi, Ltd. | Image display system |
| JPH09146514A (en) * | 1995-11-27 | 1997-06-06 | Nec Shizuoka Ltd | Crt display |
| US6433832B2 (en) | 1996-12-26 | 2002-08-13 | Hitachi, Ltd. | Image display apparatus and personal computer for displaying personal computer signals and broadcast signals |
| WO1998052183A1 (en) * | 1997-05-16 | 1998-11-19 | Sony Corporation | Device and method for converting scanning |
| EP1109146A3 (en) * | 1999-12-17 | 2002-12-18 | Sony Corporation | Sync frequency conversion circuit |
| US7327401B2 (en) | 2003-09-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Display synchronization signal generation apparatus and method in analog video signal receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466272B1 (en) | Display apparatus | |
| JP2710123B2 (en) | Image magnifier | |
| JPH02301383A (en) | Television equipment | |
| KR100246088B1 (en) | The conversion device of pixel number | |
| JP3257728B2 (en) | High quality TV picture-in-picture signal processing method and apparatus | |
| KR100255907B1 (en) | Video signal converter and TV signal processor | |
| US6388711B1 (en) | Apparatus for converting format for digital television | |
| US6404459B1 (en) | Display with scan converter for converting scanning frequency of input video signal | |
| JPH06138834A (en) | Display device | |
| JP2584138B2 (en) | Television system converter | |
| JPH0775014A (en) | Video display device, multi-screen display system, and enlargement processing circuit | |
| US6525778B1 (en) | Image display unit for displaying undistorted images having different aspect ratios | |
| JP3154190B2 (en) | General-purpose scanning cycle converter | |
| JP2000224477A (en) | Image display apparatus and method | |
| JP2001128089A (en) | Screen synthesis device for multi-screen | |
| JP3259627B2 (en) | Scanning line converter | |
| JP3128034B2 (en) | Image synthesis device | |
| KR0151441B1 (en) | Image Magnification Device of Image Processing System | |
| JPH06178202A (en) | Image reduction device | |
| JPS6343950B2 (en) | ||
| JP3301196B2 (en) | Scan converter | |
| KR100192949B1 (en) | Non-interlace scanning conversion apparatus for projector | |
| JP3524288B2 (en) | Aspect converter | |
| JPH0126226B2 (en) | ||
| JP2896003B2 (en) | Two-screen TV circuit |