JPH06110838A - Fraction display - Google Patents
Fraction displayInfo
- Publication number
- JPH06110838A JPH06110838A JP26146392A JP26146392A JPH06110838A JP H06110838 A JPH06110838 A JP H06110838A JP 26146392 A JP26146392 A JP 26146392A JP 26146392 A JP26146392 A JP 26146392A JP H06110838 A JPH06110838 A JP H06110838A
- Authority
- JP
- Japan
- Prior art keywords
- input
- register
- fraction
- fractional
- denominator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、分数入力機能を有する小型電子式
計算機等に備えられた分数表示装置において、分数式を
入力する際に、その読みとキー操作の順番に食違いが生
じることなく、入力ミスの発生を防止することを目的と
する。
【構成】 例えば帯分数の分数式を整数→分母数→分子
数の順で分数キー「a・c/b」により区切りながら入
力し、整数及び分母数の2つの数値が入力された段階で
は、そのそれぞれの数値を分母レジスタ14d及び分子
レジスタ14cに書込んで表示部16に分数表示し、さ
らに、分子数としての3つ目の数値が入力された段階
で、上記分母レジスタ14d及び分子レジスタ14cに
保持される各数値を、それぞれ整数レジスタ14b及び
分母レジスタ14dに転送して書込むと共に、3つ目の
数値を分子レジスタ14cに書込んで表示部16に帯分
数表示する構成とする。
(57) [Summary] [Object] The present invention provides, in a fraction display device equipped in a small electronic calculator or the like having a fraction input function, when inputting a fractional mathematical expression, the reading and the key operation are inconsistent. The purpose is to prevent the occurrence of input mistakes without causing the occurrence. [Structure] For example, when a fractional mathematical expression of a mixed fraction is input in the order of integer → denominator → numerator with the fractional key "a / c / b", and two numbers of integer and denominator are input, The respective numerical values are written in the denominator register 14d and the numerator register 14c and displayed on the display unit 16 as a fraction. Further, at the stage where the third numerical value as the numerator number is input, the denominator register 14d and the numerator register 14c. The respective numerical values held in 1 are transferred to and written in the integer register 14b and the denominator register 14d, respectively, and the third numerical value is written in the numerator register 14c to display the mixed fraction on the display unit 16.
Description
【0001】[0001]
【産業上の利用分野】本発明は、分数入力機能を有する
小型電子式計算機等に備えられた分数表示装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fraction display device provided in a small electronic calculator or the like having a fraction input function.
【0002】[0002]
【従来の技術】従来、分数入力機能付きの小型電子式計
算機には、例えば記号「a・b/c」なる分数キーが備
えられ、数値入力キーと上記分数キーとの組合せ操作に
より分数入力が行なえるよう構成されている。2. Description of the Related Art Conventionally, a small electronic calculator having a fraction input function is provided with a fraction key with the symbol "a.b / c", for example, and a fraction input can be performed by a combination operation of the numeric input key and the fraction key. It is configured to do.
【0003】すなわち、上記従来の分数入力機能付き小
型電子式計算機において帯分数を入力する場合、整数a
の数値入力→分数キー「a・b/c」→分子bの数値入
力→分数キー「a・b/c」→分母cの数値入力という
順でキー操作が行なわれる。That is, when inputting a mixed fraction in the conventional small-sized electronic computer with the fraction input function described above, the integer a
The key operation is performed in the order of inputting a numerical value of "→ fractional key" ab / c "→ inputting a numerical value of numerator b → fractional key" ab / c "→ inputting a numerical value of denominator c.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、例えば
「2・3/4」なる帯分数の日本での日常的な読みは、
「2と4分の3」であり、整数→分母→分子の順で読ま
れるため、上記分数式を入力する際のキー操作の順番に
食違いが生じ、入力ミスを招く恐れがある。However, for example, the daily reading in Japan of the mixed number "2,3 / 4" is as follows:
Since it is "2 and 3/4" and is read in the order of integer → denominator → numerator, there is a possibility that the order of key operations when inputting the above-mentioned fractional expression may be inconsistent, resulting in an input error.
【0005】本発明は上記課題に鑑みなされたもので、
分数式を入力する際に、その読みとキー操作の順番に食
違いが生じることなく、入力ミスの発生を防止すること
が可能になる分数表示装置を提供することを目的とす
る。The present invention has been made in view of the above problems.
An object of the present invention is to provide a fraction display device capable of preventing the occurrence of an input error without causing a discrepancy in the order of reading and key operation when inputting a fractional expression.
【0006】[0006]
【課題を解決するための手段】すなわち、本発明に係わ
る分数表示装置は、数値入力手段と、分数入力時に操作
される分数入力手段と、上記数値入力手段及び分数入力
手段により入力された分数式を表示する表示手段と、上
記数値入力手段により入力された数値は上記分数入力手
段の操作に従って分数式の整数,分母,分子の順か、あ
るいは分母,分子の順に決定される分数入力制御手段と
を備えて構成したものである。That is, a fraction display device according to the present invention comprises a numerical value input means, a fraction input means operated at the time of inputting a fraction, and a fractional expression input by the numerical value input means and the fraction input means. And a fraction input control means for determining the numerical value input by the numerical value input means in the order of integer, denominator, and numerator of the denominator or the denominator and numerator in accordance with the operation of the fraction input means. It is configured with.
【0007】[0007]
【作用】つまり、分数式における数値入力の順番が、日
常的な読みと対応して行なえるようになる。In other words, the order of inputting numerical values in the fractional expression can be performed in correspondence with everyday reading.
【0008】[0008]
【実施例】以下図面により本発明の実施例について説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0009】図1は本発明の実施例に係わる分数表示装
置を搭載した電子式計算機の電子回路の構成を示すブロ
ック図であり、この電子式計算機は、CPU(中央処理
装置)11を備えている。FIG. 1 is a block diagram showing a configuration of an electronic circuit of an electronic computer equipped with a fraction display device according to an embodiment of the present invention. The electronic computer includes a CPU (central processing unit) 11. There is.
【0010】CPU11は、キー入力部12からのキー
操作信号に基づき回路各部の動作制御を行なうもので、
このCPU11には上記キー入力部12の他、ROM1
3、入力バッファ14、及び表示バッファ15を介して
表示部16が接続される。The CPU 11 controls the operation of each part of the circuit based on the key operation signal from the key input unit 12.
The CPU 11 includes a ROM 1 in addition to the key input unit 12 described above.
The display unit 16 is connected via the 3, the input buffer 14, and the display buffer 15.
【0011】キー入力部12には、数字キーや演算子キ
ー等のテンキー17、帯分数入力用の整数キー「a」や
分数キー「a・c/b」「c/b」等を有する分数モー
ドキー群18、その他演算実行キー等の各種機能キーが
設けられる。ROM13には、上記キー入力部12から
の各種キー操作信号に応じた演算制御プログラムや表示
制御プログラム等が記憶される。The key input unit 12 includes a numeric keypad 17 such as a numeric keypad and an operator key, a fractional key for inputting a mixed fraction "a", a fractional key "a.c / b", "c / b", etc. Various function keys such as a mode key group 18 and other operation execution keys are provided. The ROM 13 stores a calculation control program, a display control program, etc. according to various key operation signals from the key input unit 12.
【0012】入力バッファ14はRAMにより構成さ
れ、キー入力部12から入力される変数値データやCP
U11にて処理される演算値データ等を記憶するための
レジスタ群を有するもので、このレジスタ群としては、
Xレジスタ14a、整数レジスタ14b、分子レジスタ
14c、分母レジスタ14d、フラグレジスタ14e等
が備えられる。The input buffer 14 is composed of a RAM, and has variable value data and CP input from the key input unit 12.
It has a register group for storing the operation value data processed in U11.
An X register 14a, an integer register 14b, a numerator register 14c, a denominator register 14d, a flag register 14e and the like are provided.
【0013】表示バッファ15は、表示部16の表示領
域に1:1に対応するイメージ記憶領域を有し、キー入
力部12からのキー入力データやCPU11における演
算処理データをROM13内の表示制御プログラムに基
づき被表示データとして保持するもので、この表示バッ
ファ15に保持された被表示データが表示部16に表示
出力される。次に、上記構成による電子式計算機の分数
表示装置の動作について説明する。図2は上記電子式計
算機の分数表示装置における分数式入力処理の第1実施
例を示すフローチャートである。図3は上記分数表示装
置の第1実施例に伴う分数表示状態を示す図である。The display buffer 15 has an image storage area corresponding to the display area of the display unit 16 at a ratio of 1: 1 and displays the key input data from the key input unit 12 and the arithmetic processing data in the CPU 11 in the display control program in the ROM 13. The display data held in the display buffer 15 is displayed and output on the display unit 16. Next, the operation of the fractional display device of the electronic calculator having the above configuration will be described. FIG. 2 is a flow chart showing a first embodiment of the fractional expression input process in the fraction display device of the electronic computer. FIG. 3 is a diagram showing a fraction display state according to the first embodiment of the fraction display device.
【0014】すなわち、例えば帯分数の2と4分の3
「2・3/4」を入力するのに、まず、キー入力部12
におけるテンキー17の「2」が入力操作されると、置
数判断処理及びフラグ判断処理を経て、該入力数値
「2」が入力バッファ14のXレジスタ14aに書込ま
れる(ステップS1〜S3)。すると、図3(A)で示
すように、上記キー入力数値「2」は表示バッファ15
を介し表示部16の1桁目に整数表示される(ステップ
S4)。That is, for example, two and three quarters of mixed numbers
To input "2,3 / 4", first, the key input unit 12
When "2" of the ten-key pad 17 is input, the input numerical value "2" is written in the X register 14a of the input buffer 14 through the numerical input determination processing and the flag determination processing (steps S1 to S3). Then, as shown in FIG. 3A, the key input numerical value “2” is displayed in the display buffer 15.
Is displayed as an integer on the first digit of the display unit 16 (step S4).
【0015】そして、分数モードキー群18における分
数キー「a・c/b」が操作されると、上記置数判断処
理から分数キー判断処理を経てフラグレジスタ14eの
フラグデータが“2”か否か判断される(ステップS1
→S5,S6)。When the fractional key "a.c / b" in the fractional mode key group 18 is operated, it is determined whether the flag data of the flag register 14e is "2" through the fractional key determination process and the fractional key determination process. Is determined (step S1
→ S5, S6).
【0016】この場合、上記フラグデータは“0”であ
るので「NO」と判断され、該フラグデータ“0”に
“1”が加算された後、そのフラグ判断処理を経て上記
Xレジスタ14aに保持されている数値データ「2」が
分母レジスタ14dに書込まれる(ステップS7〜S
9)。In this case, since the flag data is "0", it is determined to be "NO", "1" is added to the flag data "0", and the X register 14a is subjected to the flag determination process. The held numerical value data "2" is written in the denominator register 14d (steps S7 to S).
9).
【0017】すると、図3(B)で示すように、表示部
16には、上記数値データ「2」の上位に逆L状の分数
マークが表示され、現段階で数値データ「2」は分母数
として示される(ステップS4)。Then, as shown in FIG. 3B, an inverse L-shaped fractional mark is displayed on the display unit 16 above the numerical data "2", and the numerical data "2" is the denominator at this stage. It is shown as a number (step S4).
【0018】そして、テンキー17の「4」が入力操作
されると、置数判断処理及びフラグ判断処理を経て、該
入力数値「4」が入力バッファ14の分子レジスタ14
cに書込まれる(ステップS1,S2→S10)。When "4" of the ten-key pad 17 is operated, the input numerical value "4" is changed to the numerator register 14 of the input buffer 14 through the numerical register judging process and the flag judging process.
It is written in c (steps S1, S2 → S10).
【0019】すると、図3(C)で示すように、表示部
16には、上記数値データ「2」及び分数マークの上位
にキー入力数値「4」が表示され、現段階で分子数とし
て示される(ステップS4)。Then, as shown in FIG. 3C, the numerical data "2" and the key input numerical value "4" are displayed above the fraction data on the display unit 16 and are shown as the number of molecules at the present stage. (Step S4).
【0020】そして、また、上記分数モードキー群18
における分数キー「a・c/b」が操作されると、上記
置数判断処理から分数キー判断処理を経てフラグレジス
タ14eのフラグデータが“2”か否か判断される(ス
テップS1→S5,S6)。Further, the fractional mode key group 18 is also provided.
When the fractional key "a.c / b" in is operated, it is determined whether the flag data in the flag register 14e is "2" through the fractional key determination process from the above-mentioned number determination process (steps S1 → S5). S6).
【0021】この場合、上記フラグデータは“1”であ
るので「NO」と判断され、該フラグデータ“1”が
“2”に加算された後、そのフラグ判断処理を経て、上
記分母レジスタ14dに保持されている数値データ
「2」が整数レジスタ14bに書込まれると共に、上記
分子レジスタ14cに保持されている数値データ「4」
が分母レジスタ14dに書込まれる(ステップS7,S
8→S11,S12)。In this case, since the flag data is "1", it is determined to be "NO", and after the flag data "1" is added to "2", the denominator register 14d is subjected to the flag determination process. The numerical value data "2" held in the integer register 14b and the numerical value data "4" held in the numerator register 14c are written in the integer register 14b.
Is written in the denominator register 14d (steps S7, S
8 → S11, S12).
【0022】すると、図3(D)で示すように、表示部
16には、1桁目に数値データ「4」、分数マークを挟
んだ2桁目に空白、分数マークを挟んだ3桁目に数値デ
ータ「2」が表示され、現段階で数値データ「2」は整
数、「4」は分母数として示される(ステップS4)。Then, as shown in FIG. 3D, the display unit 16 has a numerical data "4" in the first digit, a blank in the second digit with the fractional mark, and a third digit with the fractional mark. Numerical data "2" is displayed on the screen, and at this stage, the numerical data "2" is shown as an integer and "4" is shown as a denominator (step S4).
【0023】そして、テンキー17の「3」が入力操作
されると、置数判断処理及びフラグ判断処理を経て、該
入力数値「3」が入力バッファ14の分子レジスタ14
cに書込まれる(ステップS1,S2→S10)。Then, when "3" of the ten-key pad 17 is input, the input numerical value "3" is changed to the numerator register 14 of the input buffer 14 through the numerical register judging process and the flag judging process.
It is written in c (steps S1, S2 → S10).
【0024】すると、図3(E)で示すように、表示部
16には、1桁目に数値データ「4」、分数マークを挟
んだ2桁目に数値データ「3」、分数マークを挟んだ3
桁目に数値データ「2」が表示され、数値データ「2」
は整数、「4」は分母数、「3」は分子数として示され
る(ステップS4)。Then, as shown in FIG. 3E, the display unit 16 has numerical data "4" in the first digit and numerical data "3" in the second digit with a fractional mark. 3
Numerical data "2" is displayed in the digit and numerical data "2"
Is an integer, “4” is a denominator, and “3” is a numerator (step S4).
【0025】したがって、上記構成の電子式計算機にお
ける分数表示装置によれば、例えば帯分数の分数式を整
数→分母数→分子数の順で分数キー「a・c/b」によ
り区切りながら入力し、整数及び分母数の2つの数値が
入力された段階では、そのそれぞれの数値を分母レジス
タ14d及び分子レジスタ14cに書込んで表示部16
に分数表示し、さらに、分子数としての3つ目の数値が
入力された段階で、上記分母レジスタ14d及び分子レ
ジスタ14cに保持される各数値を、それぞれ整数レジ
スタ14b及び分母レジスタ14dに転送して書込むと
共に、3つ目の数値を分子レジスタ14cに書込んで表
示部16に帯分数表示するものとしたので、分数式を日
常的な読みに合わせて入力することができ、入力ミスの
発生を防止することができる。図4は上記電子式計算機
の分数表示装置における分数式入力処理の第2実施例を
示すフローチャートである。図5は上記分数表示装置の
第2実施例に伴う分数表示状態を示す図である。Therefore, according to the fraction display device in the electronic computer having the above-described configuration, for example, fractional mathematical expressions of mixed fractions are input in the order of integer → denominator → numerator while being separated by the fractional key "a / c / b". , The integer and the denominator are input, the respective values are written in the denominator register 14d and the numerator register 14c, and the display unit 16
Is displayed as a fraction, and when the third numerical value as the numerator number is input, the numerical values held in the denominator register 14d and the numerator register 14c are transferred to the integer register 14b and the denominator register 14d, respectively. In addition to writing the third numerical value in the numerator register 14c and displaying the mixed fraction on the display unit 16, it is possible to input the fractional mathematical expression in accordance with the daily reading, and it is possible to avoid input errors. Occurrence can be prevented. FIG. 4 is a flowchart showing a second embodiment of the fractional expression input process in the fractional display device of the electronic computer. FIG. 5 is a diagram showing a fraction display state according to the second embodiment of the fraction display device.
【0026】すなわち、例えば帯分数の2と4分の3
「2・3/4」を入力するのに、まず、キー入力部12
におけるテンキー17の「2」が入力操作されると、置
数判断処理を経て、該入力数値「2」が入力バッファ1
4のXレジスタ14aに書込まれる(ステップA1,A
2)。That is, for example, the mixed fractions 2 and 3/4
To input "2,3 / 4", first, the key input unit 12
When "2" of the ten-key pad 17 in is input, the input numerical value "2" is changed to the input buffer 1 through the numerical input determination process.
4 is written in the X register 14a (steps A1, A
2).
【0027】ここで、フラグレジスタ14eにおけるフ
ラグデータが“0”か“1”か判断されるもので、この
場合、“0”と判断され表示処理に移行する(ステップ
A3)。すると、図5(A)で示すように、上記キー入
力数値「2」は表示バッファ15を介し表示部16の1
ブロック目に整数表示される(ステップA4)。Here, it is judged whether the flag data in the flag register 14e is "0" or "1". In this case, it is judged as "0" and the display processing is started (step A3). Then, as shown in FIG. 5 (A), the key input numerical value “2” is displayed on the display unit 16 via the display buffer 15.
An integer is displayed in the block (step A4).
【0028】そして、分数モードキー群18における整
数キー「a」が操作されると、上記置数判断処理から整
数キー判断処理を経て上記Xレジスタ14aに保持され
ている数値データ「2」が整数レジスタ14bに書込ま
れると共に、該数値データ「2」は、図5(B)で示す
ように、帯分数の整数値として表示部16の3ブロック
目に逆L状の分数マークが付加されて表示される(ステ
ップA1→A5,A6→A4)。When the integer key "a" in the fractional mode key group 18 is operated, the numerical value data "2" held in the X register 14a is converted into an integer through the integer number judgment process and the integer key judgment process. In addition to being written in the register 14b, the numerical data "2" has an inverted L-shaped fraction mark added to the third block of the display unit 16 as an integer value of a mixed fraction, as shown in FIG. 5B. It is displayed (steps A1 → A5, A6 → A4).
【0029】そして、テンキー17の「4」が入力操作
されると、置数判断処理を経て、該入力数値「2」が入
力バッファ14のXレジスタ14aに書込まれる(ステ
ップA1,A2)。When the "4" of the ten-key pad 17 is input, the input numerical value "2" is written in the X register 14a of the input buffer 14 through the numeral input judging process (steps A1 and A2).
【0030】ここで、フラグレジスタ14eにおけるフ
ラグデータが“0”か“1”か判断されるもので、この
場合、“0”と判断され表示処理に移行する(ステップ
A3)。Here, it is judged whether the flag data in the flag register 14e is "0" or "1". In this case, it is judged as "0" and the display processing is started (step A3).
【0031】すると、図5(C)で示すように、上記キ
ー入力数値「4」は表示バッファ15を介し表示部16
の1ブロック目に分母数として表示される(ステップA
4)。Then, as shown in FIG. 5C, the key input numerical value "4" is displayed on the display unit 16 via the display buffer 15.
Is displayed as the denominator in the first block of (Step A
4).
【0032】そして、分数モードキー群18における分
数キー「c/b」が操作されると、上記置数判断処理か
ら整数キー判断処理及び分数キー判断処理を経て、フラ
グレジスタ14eのフラグデータが“1”にセットされ
ると共に、上記Xレジスタ14aに保持されている数値
データ「4」が分母レジスタ14dに書込まれ、表示部
16には、図5(D)で示すように、分母数としての
「4」の上位に分数マークが付加表示される(ステップ
A1→A5→A7〜A9→A4)。When the fractional key "c / b" in the fractional mode key group 18 is operated, the flag data of the flag register 14e is set to "1" through the above-mentioned numerical value determination processing, integer key determination processing and fractional key determination processing. The numerical value data "4" held in the X register 14a is written in the denominator register 14d while being set to 1 ", and the display unit 16 shows the denominator as a denominator, as shown in FIG. A fractional mark is additionally displayed above "4" (step A1 → A5 → A7 to A9 → A4).
【0033】そして、テンキー17の「3」が入力操作
されると、置数判断処理を経て、該入力数値「3」が入
力バッファ14のXレジスタ14aに書込まれる(ステ
ップA1,A2)。When the "3" of the ten-key pad 17 is input, the input numerical value "3" is written in the X register 14a of the input buffer 14 through the numeral registration processing (steps A1 and A2).
【0034】ここで、フラグレジスタ14eにおけるフ
ラグデータが“0”か“1”か判断されるもので、この
場合、“1”と判断され、上記Xレジスタ14aに保持
された数値データ「3」は分子レジスタ14cに書込ま
れる(ステップA3→A10)。Here, it is judged whether the flag data in the flag register 14e is "0" or "1". In this case, it is judged as "1" and the numerical data "3" held in the X register 14a. Is written in the numerator register 14c (step A3 → A10).
【0035】すると、図5(E)で示すように、上記数
値データ「3」は表示部16における分数マーク間に挾
まれた空白位置に代入表示され、数値データ「2」は整
数、「4」は分母数、「3」は分子数として示される
(ステップA4)。Then, as shown in FIG. 5E, the numerical data "3" is substituted and displayed in the blank position sandwiched between the fractional marks on the display unit 16, and the numerical data "2" is an integer, "4". Is shown as a denominator and “3” is shown as a numerator (step A4).
【0036】したがって、この第2実施例の分数表示処
理の場合には、整数キー「a」と分数キー「c/b」と
を使い分けて、整数→分母数→分子数の順で入力される
各数値データを、直接、整数レジスタ14b→分母レジ
スタ14d→分子レジスタ14cに順次書込み、表示部
16に帯分数表示するものとしたので、上記第1実施例
同様、分数式を日常的な読みに合わせて入力することが
でき、入力ミスの発生を防止することができる。Therefore, in the case of the fraction display process of the second embodiment, the integer key "a" and the fraction key "c / b" are selectively used to input in the order of integer → denominator → numerator. Since each numerical value data is directly written in the integer register 14b → the denominator register 14d → the numerator register 14c in order to display the mixed fraction on the display unit 16, the fractional expression can be read daily as in the first embodiment. It is possible to input them together, and it is possible to prevent the occurrence of input errors.
【0037】[0037]
【発明の効果】以上のように本発明によれば、数値入力
手段と、分数入力時に操作される分数入力手段と、上記
数値入力手段及び分数入力手段により入力された分数式
を表示する表示手段と、上記数値入力手段により入力さ
れた数値は上記分数入力手段の操作に従って分数式の整
数,分母,分子の順か、あるいは分母,分子の順に決定
される分数入力制御手段とを備えて構成したので、分数
式を入力する際に、その読みとキー操作の順番に食違い
が生じることなく、入力ミスの発生を防止することが可
能になる。As described above, according to the present invention, the numerical value input means, the fraction input means operated at the time of inputting the fraction, and the display means for displaying the fractional mathematical expression inputted by the numerical value input means and the fraction input means. And a numerical value input by the numerical value input means is provided with a fraction input control means for determining the integer of the fractional expression, the denominator, and the numerator in order, or the denominator and the numerator in accordance with the operation of the fraction input means. Therefore, when inputting a fractional expression, it is possible to prevent the occurrence of an input error without causing a discrepancy in the order of reading and key operation.
【図1】本発明の実施例に係わる分数表示装置を搭載し
た電子式計算機の電子回路の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of an electronic circuit of an electronic computer equipped with a fraction display device according to an embodiment of the present invention.
【図2】上記電子式計算機の分数表示装置における分数
式入力処理の第1実施例を示すフローチャート。FIG. 2 is a flowchart showing a first embodiment of a fractional expression input process in the fractional display device of the electronic computer.
【図3】上記分数表示装置の第1実施例に伴う分数表示
状態を示す図。FIG. 3 is a diagram showing a fraction display state according to the first embodiment of the fraction display device.
【図4】上記電子式計算機の分数表示装置における分数
式入力処理の第2実施例を示すフローチャート。FIG. 4 is a flowchart showing a second embodiment of a fractional expression input process in the fraction display device of the electronic computer.
【図5】上記分数表示装置の第2実施例に伴う分数表示
状態を示す図。FIG. 5 is a diagram showing a fraction display state according to a second embodiment of the fraction display device.
11…CPU、12…キー入力部、13…ROM、14
…入力バッファ、14a…Xレジスタ、14b…整数レ
ジスタ、14c…分子レジスタ、14d…分母レジス
タ、14e…フラグレジスタ、15…表示バッファ、1
6…表示部、17…テンキー、18…分数モードキー
群。11 ... CPU, 12 ... Key input section, 13 ... ROM, 14
... input buffer, 14a ... X register, 14b ... integer register, 14c ... numerator register, 14d ... denominator register, 14e ... flag register, 15 ... display buffer, 1
6 ... Display unit, 17 ... Numeric keypad, 18 ... Fractional mode key group.
Claims (1)
数式を表示する表示手段と、 上記数値入力手段により入力された数値は上記分数入力
手段の操作に従って分数式の整数,分母,分子の順か、
あるいは分母,分子の順に決定される分数入力制御手段
と、を具備したことを特徴とする分数表示装置。1. A numerical value input means, a fractional input means operated when inputting a fraction, a display means for displaying a fractional mathematical expression input by the numerical value input means and the fractional input means, and an input by the numerical value input means. According to the operation of the fraction input means, the numerical value is the integer of the fractional expression, the denominator, the order of the numerator, or
Alternatively, a fraction display device comprising: a fraction input control means for determining a denominator and a numerator in this order.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26146392A JPH06110838A (en) | 1992-09-30 | 1992-09-30 | Fraction display |
| US08/127,949 US5450095A (en) | 1992-09-30 | 1993-09-27 | Fraction display apparatus capable of displaying fractions in normal form |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26146392A JPH06110838A (en) | 1992-09-30 | 1992-09-30 | Fraction display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110838A true JPH06110838A (en) | 1994-04-22 |
Family
ID=17362251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26146392A Pending JPH06110838A (en) | 1992-09-30 | 1992-09-30 | Fraction display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110838A (en) |
-
1992
- 1992-09-30 JP JP26146392A patent/JPH06110838A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034465B2 (en) | Character input method using numeric keys | |
| JPH06110838A (en) | Fraction display | |
| JPS5825287B2 (en) | Niyuuriyokuhoushiki | |
| US5166897A (en) | Integral calculating apparatus | |
| JP3557645B2 (en) | Electronic computer | |
| JP2560344Y2 (en) | Small electronic calculator | |
| JP2571856B2 (en) | Electronic computer | |
| JP3194217B2 (en) | Arithmetic device and arithmetic method | |
| JPH05289996A (en) | Method for setting up format in table calculating software | |
| JPS642179Y2 (en) | ||
| JP2585048Y2 (en) | Numeric character input device | |
| JPH08235283A (en) | Data processing device | |
| JPH0720268A (en) | Calendar information display device | |
| JPS62245471A (en) | Electronic calculator | |
| JPH0555247U (en) | Small electronic calculator | |
| JPH09179991A (en) | Graph display device | |
| JPH0633232U (en) | Display device | |
| JPH11316742A (en) | Integral operation processing device and integral operation processing method | |
| JPH06110839A (en) | Electronic calculator | |
| JPH06168208A (en) | Electronic computer | |
| JPH05346904A (en) | Electronic function calculator | |
| JPH03119454A (en) | Electronic computer | |
| JPS6243227B2 (en) | ||
| JPS63113656A (en) | Electronic calculator | |
| JPH04123125A (en) | electronic calculator |