[go: up one dir, main page]

JPH06103806B2 - Power amplifier protection circuit - Google Patents

Power amplifier protection circuit

Info

Publication number
JPH06103806B2
JPH06103806B2 JP2191620A JP19162090A JPH06103806B2 JP H06103806 B2 JPH06103806 B2 JP H06103806B2 JP 2191620 A JP2191620 A JP 2191620A JP 19162090 A JP19162090 A JP 19162090A JP H06103806 B2 JPH06103806 B2 JP H06103806B2
Authority
JP
Japan
Prior art keywords
input
power amplifier
output
amplifier
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2191620A
Other languages
Japanese (ja)
Other versions
JPH0479505A (en
Inventor
邦弥 荒木
健芳 渡辺
文吾 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NF Corp
Original Assignee
NF Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NF Corp filed Critical NF Corp
Priority to JP2191620A priority Critical patent/JPH06103806B2/en
Publication of JPH0479505A publication Critical patent/JPH0479505A/en
Publication of JPH06103806B2 publication Critical patent/JPH06103806B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

この発明は、増幅素子を安全動作領域で動作させ、増幅
素子の破壊を防止する電力増幅器の保護回路に関する。
The present invention relates to a power amplifier protection circuit that operates an amplification element in a safe operation region and prevents the amplification element from being destroyed.

【従来の技術】[Prior art]

従来、電力増幅器の保護には、例えば、第4図に示すよ
うに、垂下特性を利用して素子電流Idを動作限界(aは
その限界直線)に制限する方式や第5に示すように、い
わゆる「フ」の字特性を利用し、素子動作領域を動作限
界とする直線bで制限する方式がある。第4図及び第5
図において、pは安全動作限界を示す。
Conventionally, for protection of a power amplifier, for example, as shown in FIG. 4, a method of limiting a device current I d to an operation limit (a is its limit straight line) by utilizing a drooping characteristic, or as shown in FIG. There is a method of utilizing the so-called "F" -shaped characteristic and limiting the element operating region by a straight line b which is the operation limit. 4 and 5
In the figure, p indicates a safe operation limit.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

前者の方式では、第4図に示すように、斜線部(c)が無
駄であり、斜線部(d)は安全動作領域限界を超えるため
危険である。 また、後者の方式では、安全動作領域限界内でも保護機
能の作用により、第5図に示すように、斜線部(e)が無
駄領域となる。 そこで、この発明は、安全動作領域を拡大するととも
に、無駄領域を削減した電力増幅器の保護回路の提供を
目的とする。
In the former method, as shown in FIG. 4, the shaded portion (c) is useless, and the shaded portion (d) exceeds the safe operation area limit, which is dangerous. Further, in the latter method, the hatched portion (e) becomes a dead area as shown in FIG. 5 due to the action of the protective function even within the safe operation area limit. Therefore, it is an object of the present invention to provide a protection circuit for a power amplifier that expands a safe operation area and reduces a waste area.

【課題を解決するための手段】[Means for Solving the Problems]

即ち、この発明の電力増幅器の保護回路は、定電流電力
増幅器(定電流増幅器6)において、その出力段に設置
された増幅素子(MOS−FET61、62)の端子間電圧(素子
電圧Vds)を検出する電圧検出手段(検出増幅器10)
と、この電圧検出手段の出力信号を入力とし、その出力
信号を分母とする割算結果を表す出力を発生する演算手
段(割算器12)と、前記定電流電力増幅器の前段に設置
されて前記定電流電力増幅器に対する入力信号を第1の
入力(A)、前記演算手段の演算結果を第2の入力
(B)とし、第1の入力の振幅が第2の入力の振幅より
小さいときはその第1の入力をその振幅で前記定電流電
力増幅器に入力し、第1の入力の振幅が第2の入力の振
幅より大きいときはその第1の入力を前記第2の入力の
振幅に抑圧した後、前記定電流電力増幅器に入力して前
記電力増幅器の出力を制限する出力制限手段(クリッパ
回路4)とを備えてなるものである。
That is, the protection circuit of the power amplifier according to the present invention is a constant current power amplifier (constant current amplifier 6), in which a voltage (element voltage V ds ) between terminals of an amplifying element (MOS-FET 61, 62) installed at its output stage. Voltage detection means (detection amplifier 10)
And an arithmetic means (divider 12) which receives an output signal of the voltage detecting means as an input and generates an output representing a division result using the output signal as a denominator, and is installed in the preceding stage of the constant current power amplifier. When the input signal to the constant current power amplifier is the first input (A) and the calculation result of the calculation means is the second input (B), and the amplitude of the first input is smaller than the amplitude of the second input, The first input is input to the constant current power amplifier with the amplitude, and when the amplitude of the first input is larger than the amplitude of the second input, the first input is suppressed to the amplitude of the second input. After that, an output limiting unit (clipper circuit 4) for inputting to the constant current power amplifier and limiting the output of the power amplifier is provided.

【作用】[Action]

この発明の電力増幅器の保護回路では、電力増幅器の増
幅素子における消費電力を検出し、その消費電力が前記
増幅素子の安全動作領域値を超える場合に、電力増幅器
の出力を制限し、電力増幅器を常に安全動作領域で動作
させる。即ち、この電力増幅器の保護回路が設置された
ことにより、電力増幅器にはその安全動作領域内の最大
出力が得られる。 また、この電力増幅器の保護回路では、電力増幅器の増
幅素子の端子間電圧を監視し、その端子間電圧と保護す
べき増幅素子に設定される係数を用いて、電力増幅器に
入力すべき入力信号の振幅が定められる。したがって、
増幅素子の消費電力の瞬時値が素子毎に定められた限界
値を超えぬよう制限されるので、増幅素子は破壊から保
護されるとともに、その増幅素子が持つ能力を最大限に
利用することが可能になる。
In the protection circuit of the power amplifier of the present invention, the power consumption of the amplifier element of the power amplifier is detected, and when the power consumption exceeds the safe operation area value of the amplifier element, the output of the power amplifier is limited to suppress the power amplifier. Always operate in the safe operation area. That is, since the protection circuit of this power amplifier is installed, the power amplifier can obtain the maximum output within its safe operation area. In this power amplifier protection circuit, the voltage between the terminals of the amplification element of the power amplifier is monitored, and the input signal to be input to the power amplifier is calculated using the voltage between the terminals and the coefficient set for the amplification element to be protected. Is determined. Therefore,
Since the instantaneous value of the power consumption of the amplifying element is limited so as not to exceed the limit value set for each element, the amplifying element is protected from destruction and it is possible to maximize the ability of the amplifying element. It will be possible.

【実施例】【Example】

以下、この発明を図面に示した実施例を参照して詳細に
説明する。 第1図は、この発明の電力増幅器の保護回路の実施例を
示す。 入力端子2には増幅すべき入力信号Iiが加えられ、この
入力信号Iiは出力制限手段として設置されたクリッパ回
路4を通して保護すべき電力増幅器として定電流増幅器
6に加えられる。定電流増幅器6の最終出力段には、増
幅素子としてトランジスタであるMOS−FET61、62が設置
されている。この実施例では、MOS−FET61、62はプッシ
ュプル増幅器を構成しており、入力信号Iiが正の場合に
はMOS−FET61、入力信号Iiが負の場合にはMOS−FET62が
選択的に動作する。そして、定電流増幅器6では、出力
端子8から取り出される出力電流が入力電圧に比例する
入出力特性を備えており、Gはそのコンダクタンスを示
す。 この定電流増幅器6には、増幅素子における消費電力を
検出する検出手段が設置されており、その一例としてMO
S−FET61のドレイン・ソース間には、そのドレイン・ソ
ース間電圧、即ち、消費電力のファクタとして素子電圧
を検出する電力検出手段として検出増幅器10が接続さ
れ、MOS−FET61の素子電圧Vdsが検出される。この検出
増幅器10には、その増幅利得をk1とすれば、電力電圧k1
・Vdsが得られることになる。 この検出増幅器10の出力側には、素子電圧Vdsにおける
素子電流Idの最大値を演算する演算手段として割算器12
が設置されている。この割算器12では、第1の入力Xに
は係数k2、第2の入力Yには検出増幅器10の出力電圧k1
・Vdsが加えられ、第1の入力Xを分子、第2の入力Y
を分母にした演算(=X/Y)を行い、演算結果として出
力Zが得られる。 定電流増幅器6の前段部には、増幅素子の消費電力に応
じて定電流増幅器6の出力を制限する出力制限手段とし
てクリッパ回路4が設置され、割算器12の出力Zは、こ
のクリッパ回路4の第2の入力Bに加えられる。クリッ
パ回路4の第1の入力Aには増幅すべき入力信号Iiが設
定され、このクリッパ回路4は、入力A、Bの振幅を比
較し、両者の振幅の大小関係がA<Bの場合には、入力
Aを出力Cに送出し、両者の振幅の大小関係がA>Bの
場合には、B=Cになるように入力Aの振幅を制限する
機能を備えている。そして、このクリッパ回路4の出力
Cは、定電流増幅器6に増幅すべき入力として加えられ
ている。 次に、この電力増幅器の保護回路の動作を説明する。 先ず、入力信号Iiが正である場合には、入力信号Iiがク
リッパ回路4を通して定電流増幅器6に加えられると、
入力信号Iiに応じてMOS−FET61が動作する。この結果、
MOS−FET61のドレイン・ソース間には、素子電圧Vds
発生し、検出増幅器10で検出される。この検出増幅器10
の増幅利得k1によって、その出力電圧はk1・Vdsとな
り、これが割算器12の第2の入力Yとなる。 割算器12では、第1及び第2の入力X、Yの割算が行わ
れ、演算結果としての出力Zは、 となる。但し、k=k2/k1で与えられる係数である。即
ち、この出力Zは、特定の素子電圧Vdsにおける電子電
流Idの許容最大値を表す。 この出力Zは、クリッパ回路4に加えられて入力Aの入
力信号Iiと比較され、両者の振幅の大小関係が求められ
る。即ち、クリッパ回路4では、両者の振幅の大小関係
がA<Bの場合には、入力Aを出力Cに送出するので、
振幅の制限を受けることなく、入力信号Iiが定電流増幅
器6に加えられる。また、両者の振幅の大小関係がA>
Bの場合には、B=Cになるように入力Aの振幅が制限
され、この場合、入力信号Iiは振幅が抑圧された入力信
号Ii′に変更されて定電流増幅器6に加えられる。 この振幅制限が行われているときには、B=Cであるか
ら、MOS−FET61から出力端子8に流れる素子電流Id
り、 即ち、 Vds・Id=k・G ・・・(3) が成立する。 式(3)において、Vds・Idは、MOS−FET61の消費電力Pd
あり、k・Gは定数であるから、k・Gを適当に選定す
ることで、第2図に示すように、消費電力Pdの瞬時値を
MOS−FET61の安全動作領域の限界に制限することができ
ることが分かる。 これは、MOS−FET61の素子電圧Vdsと、MOS−FET61に流
れる素子電流Idを検出し、消費電力Vds・Idが一定値、
即ち、安全動作領域値を超える場合、その一定値の範囲
内になるよう入力の振幅を制限し、その結果として定電
流増幅器6の出力を制限することとなる。なお、第2図
に示す動作特性において、最大電流Id max及び最大電
圧Vd maxの各値は従来の保護方式を以て制限すること
ができる。 したがって、この電力増幅器の保護回路によれば、MOS
−FET61が持つ能力を安全動作領域内で最大限活用する
ことができる。即ち、増幅素子の制限条件範囲と同じ条
件の動作制限回路を実現することにより、素子のもつ能
力を最大に利用することを可能にしており、少ない素子
数で大きな電力を扱うことができる。例えば、この発明
の電力増幅器の保護回路を用いれば、モータ等の負荷を
扱う電力増幅器では、その起動時の過負荷に対する能力
を大きくできる利点がある。 また、増幅器の入力Iiが負の場合には、増幅器6の出力
電流Idの向きが図示の場合と反転することとなり、入力
信号Iiが正の場合に動作するMOS−FET61に代わって、MO
S−FET62が動作する。そこで、MOS−FET62のドレイン・
ソース間電圧を前述の場合と同様に、図示しない検出増
幅器を以て検出し、その検出出力を図示しない割算器に
より演算を行えば、式(1)に示した割算器12の演算結果
の負の演算結果を示す出力が得ることができる。この演
算結果をクリッパ回路4の他の入力端子B′に加える。
クリッパ回路4は、入力信号Iiが正の場合に代わって、
入力信号Iiが負の場合、|A|<|B′|のときには入力A
を出力Cに送出し、|A|>|B′|のときには、C=B′
となるように電力増幅器6の入力を制限することによ
り、入力信号Iiが正の場合と同様に、入力信号Iiが負の
場合にも定電流増幅器6の増幅素子62の保護を図ること
が出来る。 次に、第3図は、第1図に示した電力増幅器の保護回路
におけるクリッパ回路4の実施例を示す。 クリッパ回路4には、3つの入力端子4A、4B及び4B′が
設けられており、各入力端子4A、4B及び4B′に対する各
入力A、B及びB′は、各入力A、B及びB′に対応し
てそれぞれゲイン1のバッファアンプ402、404、406が
設置されている。バッファアンプ404の入力部には保護
回路として保護抵抗408が直列に接続されているととも
に、接地側をアノードとしたダイオード410が接続され
ており、バッファアンプ406の入力部には保護回路とし
て保護抵抗412が直列に接続されているとともに、接地
側をカソードとしたダイオード414が接続されている。 各バッファアンプ402、404、406の各出力側は、バッフ
ァアンプ404の出力側をカソードとしたダイオード416、
バッファアンプ404の出力側に保護抵抗418、バッファア
ンプ406の出力側をアノードしたダイオード420を介して
結合され、その結合点422の出力を取り出す出力手段と
してゲイン1の出力バッファアンプ424が設置されてい
る。このバッファアンプ424の出力側にはクリッパ回路
4の出力を取り出す出力端子4Cが設けられている。 このような構成によれば、入力信号Iiはバッファアンプ
402の出力として保護抵抗418を経て結合点422に現れ
る。入力信号Iiが正の場合は、入力Bに従ってバッファ
アンプ404の出力がA<B即ち、|A|<|B|の条件を満足
する限りダイオード416は非導通となり、入力Aがその
ままの値で出力バッファアンプ424に加えられ、出力端
子4Cの出力Cに入力Aが現れる。ところが、入力A、B
の大小関係が|A|>|B|となると、ダイオード416が導通
し、このダイオード416の電圧降下を無視するとすれ
ば、結合点20の電位は、入力Bのそれに等しくなる。 他方、入力信号Iiが負の場合には、入力A、Bの大小関
係、即ち、|A|<|B|の条件はA>Bと等しくなる。この
条件が成り立つ限り、ダイオード420は非導通となる。
また、|A|>|B|の時はA<Bとなるから、ダイオード42
0が導通し、結合点422の電位は入力B′の電位に設置さ
れることになる。保護抵抗408及びダイオード410は入力
端子4Bの電位が負になった場合、ダイオード416が誤っ
て導通することを防止するものである。入力端子4B′側
の保護抵抗412及びダイオード414も、同様の働きをす
る。 なお、実施例では、保護すべき増幅素子としてMOS−FET
を用いたが、この発明はバイポーラトランジスタを用い
た場合にも適用できる。 また、保護すべき増幅素子をプッシュプル回路で構成し
た場合について説明したが、シングル回路にも適用でき
る。 また、この発明の電力増幅器の保護回路は、従来の保護
方式と併用してもよく、そのようにすれば、従来方式の
欠点が大幅に改善でき、増幅素子の保護機能をより高め
ることができる。
Hereinafter, the present invention will be described in detail with reference to the embodiments shown in the drawings. FIG. 1 shows an embodiment of a protection circuit for a power amplifier according to the present invention. An input signal I i to be amplified is applied to the input terminal 2, and this input signal I i is applied to a constant current amplifier 6 as a power amplifier to be protected through a clipper circuit 4 provided as an output limiting means. At the final output stage of the constant current amplifier 6, MOS-FETs 61 and 62, which are transistors, are installed as amplification elements. In this embodiment, the MOS-FETs 61 and 62 constitute a push-pull amplifier, and when the input signal I i is positive, the MOS-FET 61 is selective, and when the input signal I i is negative, the MOS-FET 62 is selective. To work. The constant current amplifier 6 has an input / output characteristic in which the output current taken out from the output terminal 8 is proportional to the input voltage, and G indicates its conductance. The constant current amplifier 6 is provided with detection means for detecting the power consumption of the amplification element.
Between the drain and the source of the S-FET 61, the drain-source voltage, i.e., the sense amplifier 10 as a power detection means for detecting the element voltage is connected as a factor in power consumption, the device voltage V ds of the MOS-FET 61 is To be detected. The detection amplifier 10, if the amplification gain and k 1, the power voltage k 1
・ V ds will be obtained. The output side of the detection amplifier 10 has a divider 12 as a calculation means for calculating the maximum value of the element current I d at the element voltage V ds .
Is installed. In the divider 12, the first input X has a coefficient k 2 and the second input Y has an output voltage k 1 from the detection amplifier 10.
V ds is added, the first input X is the numerator, the second input Y
The calculation (= X / Y) is performed with the denominator as the output, and the output Z is obtained as the calculation result. A clipper circuit 4 is installed in the front stage of the constant current amplifier 6 as an output limiting means for limiting the output of the constant current amplifier 6 according to the power consumption of the amplification element, and the output Z of the divider 12 is the clipper circuit 4. 4 to the second input B. When the input signal I i to be amplified is set to the first input A of the clipper circuit 4, the clipper circuit 4 compares the amplitudes of the inputs A and B, and if the magnitude relationship between the two is A <B. Has a function of sending the input A to the output C and limiting the amplitude of the input A so that B = C when the magnitude relation between the amplitudes of the two is A> B. The output C of the clipper circuit 4 is added to the constant current amplifier 6 as an input to be amplified. Next, the operation of the protection circuit of this power amplifier will be described. First, when the input signal I i is positive, when the input signal I i is applied to the constant current amplifier 6 through the clipper circuit 4,
The MOS-FET 61 operates according to the input signal I i . As a result,
A device voltage V ds is generated between the drain and source of the MOS-FET 61 and detected by the detection amplifier 10. This sense amplifier 10
Due to the amplification gain k 1 of the output voltage k 1 · V ds , which is the second input Y of the divider 12. In the divider 12, the first and second inputs X and Y are divided, and the output Z as the operation result is Becomes However, it is a coefficient given by k = k 2 / k 1 . That is, this output Z represents the maximum allowable value of the electron current I d at the specific element voltage V ds . This output Z is applied to the clipper circuit 4 and compared with the input signal I i of the input A to obtain the magnitude relationship between the amplitudes of the two. That is, in the clipper circuit 4, when the magnitude relationship between the amplitudes of both is A <B, the input A is sent to the output C.
The input signal I i is applied to the constant current amplifier 6 without being limited in amplitude. Also, the magnitude relationship between the two amplitudes is A>
In the case of B, the amplitude of the input A is limited so that B = C, and in this case, the input signal I i is changed to the amplitude-suppressed input signal I i ′ and applied to the constant current amplifier 6. . Since B = C when the amplitude is limited, from the element current I d flowing from the MOS-FET 61 to the output terminal 8, That is, V ds · I d = k · G (3) holds. In the formula (3), V ds · I d is the power consumption P d of the MOS-FET 61, and k · G is a constant. Therefore, by appropriately selecting k · G, as shown in FIG. And the instantaneous value of power consumption P d
It is understood that it is possible to limit the safe operating area of the MOS-FET 61. This is a device voltage V ds of the MOS-FET 61, detects the element current I d flowing through the MOS-FET 61, power consumption V ds · I d constant value,
That is, when the value exceeds the safe operation region value, the amplitude of the input is limited so that it falls within the range of the constant value, and as a result, the output of the constant current amplifier 6 is limited. In the operating characteristics shown in FIG. 2, the maximum current I d max and the maximum voltage V d max can be limited by the conventional protection method. Therefore, according to the protection circuit of this power amplifier, the MOS
-The capability of FET61 can be fully utilized within the safe operation area. That is, by realizing an operation limiting circuit having the same condition as the limiting condition range of the amplifying element, it is possible to make maximum use of the capability of the element, and it is possible to handle large power with a small number of elements. For example, if the power amplifier protection circuit of the present invention is used, a power amplifier that handles a load such as a motor has the advantage of being able to increase the capacity against overload at the time of startup. When the input I i of the amplifier is negative, the direction of the output current I d of the amplifier 6 is inverted from that shown in the figure, and instead of the MOS-FET 61 which operates when the input signal I i is positive. , MO
S-FET62 operates. Therefore, the drain of MOS-FET62
Similarly to the case described above, the source-to-source voltage is detected by a detection amplifier (not shown), and if the detection output is calculated by a divider (not shown), the negative result of the calculation by the divider 12 shown in Equation (1) is obtained. An output showing the calculation result of can be obtained. The result of this operation is added to the other input terminal B'of the clipper circuit 4.
The clipper circuit 4 replaces when the input signal I i is positive,
If the input signal I i is negative and | A | <| B ′ |
Is output to the output C, and when | A |> | B '|, C = B'
By limiting the input of the power amplifier 6 so that the input signal I i is positive, the amplification element 62 of the constant current amplifier 6 is protected even when the input signal I i is negative. Can be done. Next, FIG. 3 shows an embodiment of the clipper circuit 4 in the protection circuit of the power amplifier shown in FIG. The clipper circuit 4 is provided with three input terminals 4A, 4B and 4B ', and the respective inputs A, B and B'to the respective input terminals 4A, 4B and 4B' are respectively the respective inputs A, B and B '. Buffer amplifiers 402, 404, and 406 each having a gain of 1 are installed corresponding to the above. A protection resistor 408 is connected in series as a protection circuit to the input part of the buffer amplifier 404, and a diode 410 whose ground side is an anode is connected to the input part of the buffer amplifier 404. 412 are connected in series, and a diode 414 whose cathode is on the ground side is connected. Each output side of each buffer amplifier 402, 404, 406 has a diode 416 whose cathode is the output side of the buffer amplifier 404,
The output side of the buffer amplifier 404 is coupled through a protection resistor 418 and a diode 420 which is an anode of the output side of the buffer amplifier 406, and an output buffer amplifier 424 having a gain of 1 is installed as an output means for extracting the output of the coupling point 422. There is. An output terminal 4C for taking out the output of the clipper circuit 4 is provided on the output side of the buffer amplifier 424. With this configuration, the input signal I i is
As an output of 402, it appears at a connection point 422 through a protection resistor 418. When the input signal I i is positive, the diode 416 is non-conductive as long as the output of the buffer amplifier 404 satisfies A <B, that is, | A | <| B | Is applied to the output buffer amplifier 424, and the input A appears at the output C of the output terminal 4C. However, inputs A and B
When the magnitude relationship of | A |> | B | becomes, the diode 416 conducts, and if the voltage drop of this diode 416 is ignored, the potential of the node 20 becomes equal to that of the input B. On the other hand, when the input signal I i is negative, the magnitude relationship between the inputs A and B, that is, the condition of | A | <| B | is equal to A> B. As long as this condition holds, the diode 420 is non-conductive.
Also, when | A |> | B |, A <B, so the diode 42
0 becomes conductive, and the potential of the connection point 422 is set to the potential of the input B '. The protection resistor 408 and the diode 410 prevent the diode 416 from accidentally conducting when the potential of the input terminal 4B becomes negative. The protective resistor 412 and the diode 414 on the input terminal 4B 'side also have the same function. In the embodiment, the MOS-FET is used as the amplification element to be protected.
However, the present invention can also be applied to the case where a bipolar transistor is used. Further, although the case where the amplifying element to be protected is configured by the push-pull circuit has been described, it can be applied to a single circuit. Further, the protection circuit of the power amplifier of the present invention may be used in combination with the conventional protection system, and by doing so, the drawbacks of the conventional system can be greatly improved and the protection function of the amplification element can be further enhanced. .

【発明の効果】【The invention's effect】

以上説明したようように、この発明によれば、電力増幅
器の増幅素子の動作領域を安全動作領域限界に一致させ
て増幅動作を行うことできるので、無駄領域をなくする
ことができるとともに、増幅素子を破壊から確実に保護
し、しかも、その増幅素子が持つ能力を最大限に利用し
て効率的な動作を実現することができる。
As described above, according to the present invention, it is possible to perform the amplifying operation by matching the operating region of the amplifying element of the power amplifier with the safe operating region limit, so that it is possible to eliminate a waste area and to amplify the amplifying element. Can be reliably protected from destruction, and moreover, it is possible to realize the efficient operation by maximizing the ability of the amplifying element.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の電力増幅器の保護回路の実施例を示
す回路図、 第2図は第1図に示した電力増幅器の保護回路の動作特
性を示す図、 第3図は第1図に示した電力増幅器の保護回路における
クリッパ回路の実施例を示す回路図、 第4図及び第5図は電力増幅器の保護回路における従来
の方式を示す図である。 4……クリッパ回路(出力制限手段) 6……定電流増幅器(電力増幅器) 7……定電圧増幅器(電力増幅器) 10……検出増幅器(電圧検出手段) 11……検出増幅器(電流検出手段) 12……割算器(演算手段) 13……掛算器(演算手段) 14……比較増幅器 61、62、71、72……MOS−FET(増幅素子) Vds……素子電圧(端子間電圧)
FIG. 1 is a circuit diagram showing an embodiment of a power amplifier protection circuit according to the present invention, FIG. 2 is a diagram showing operating characteristics of the power amplifier protection circuit shown in FIG. 1, and FIG. 3 is shown in FIG. FIG. 4 is a circuit diagram showing an embodiment of a clipper circuit in the protection circuit of the power amplifier shown in FIG. 4, and FIGS. 4 and 5 are diagrams showing a conventional method in the protection circuit of the power amplifier. 4 ... Clipper circuit (output limiting means) 6 ... Constant current amplifier (power amplifier) 7 ... Constant voltage amplifier (power amplifier) 10 ... Detection amplifier (voltage detection means) 11 ... Detection amplifier (current detection means) 12 …… Divider (calculation means) 13 …… Multiplier (calculation means) 14 …… Comparison amplifier 61, 62, 71, 72 …… MOS-FET (amplification element) V ds …… Element voltage (terminal voltage )

フロントページの続き (72)発明者 阿部 文吾 神奈川県横浜市港北区綱島東6丁目3番20 号 株式会社エヌエフ回路設計ブロック横 浜工場内 (56)参考文献 特開 昭57−37912(JP,A) 特開 昭57−109409(JP,A) 特開 昭60−112303(JP,A) 特開 昭57−129008(JP,A) 実開 昭56−39715(JP,U)Front page continuation (72) Inventor Bungo Abe 6-3-20 Tsunashima-East, Kohoku-ku, Yokohama-shi, Kanagawa Yokofuhama factory, NUF Co., Ltd. (56) Reference JP-A-57-37912 (JP, A) ) JP-A-57-109409 (JP, A) JP-A-60-112303 (JP, A) JP-A-57-129008 (JP, A) Actually-laid-open Sho-56-39715 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】定電流電力増幅器において、その出力段に
設置された増幅素子の端子間電圧を検出する電圧検出手
段と、 この電圧検出手段の出力信号を入力とし、その出力信号
を分母とする割算結果を表す出力を発生する演算手段
と、 前記定電流電力増幅器の前段に設置されて前記定電流電
力増幅器に対する入力信号を第1の入力、前記演算手段
の演算結果を第2の入力とし、第1の入力の振幅が第2
の入力の振幅より小さいときはその第1の入力をその振
幅で前記定電流電力増幅器に入力し、第1の入力の振幅
が第2の入力の振幅より大きいときはその第1の入力を
前記第2の入力の振幅に抑圧した後、前記定電流電力増
幅器に入力して前記定電流電力増幅器の出力を制限する
出力制限手段と、 を備えてなることを特徴とする電力増幅器の保護回路。
1. A constant current power amplifier, wherein a voltage detecting means for detecting a voltage between terminals of an amplifying element installed at an output stage of the constant current power amplifier and an output signal of the voltage detecting means are input, and the output signal is used as a denominator. Arithmetic means for generating an output representing a division result; and an input signal for the constant current power amplifier, which is installed in the preceding stage of the constant current power amplifier, as a first input, and an arithmetic result of the arithmetic means as a second input. , The amplitude of the first input is the second
The first input is input to the constant current power amplifier at that amplitude when it is smaller than the amplitude of the input of the input, and the first input is input when the amplitude of the first input is larger than the amplitude of the second input. A power amplifier protection circuit, comprising: output limiting means for suppressing the amplitude of the second input and then inputting it to the constant current power amplifier to limit the output of the constant current power amplifier.
JP2191620A 1990-07-19 1990-07-19 Power amplifier protection circuit Expired - Lifetime JPH06103806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2191620A JPH06103806B2 (en) 1990-07-19 1990-07-19 Power amplifier protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2191620A JPH06103806B2 (en) 1990-07-19 1990-07-19 Power amplifier protection circuit

Publications (2)

Publication Number Publication Date
JPH0479505A JPH0479505A (en) 1992-03-12
JPH06103806B2 true JPH06103806B2 (en) 1994-12-14

Family

ID=16277669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2191620A Expired - Lifetime JPH06103806B2 (en) 1990-07-19 1990-07-19 Power amplifier protection circuit

Country Status (1)

Country Link
JP (1) JPH06103806B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286010B2 (en) * 2006-01-26 2007-10-23 D2Audio Corporation Systems and methods for over-current protection
JP5091195B2 (en) * 2009-06-17 2012-12-05 日本電信電話株式会社 High frequency power amplifier circuit and design method thereof
JP6365119B2 (en) * 2014-08-26 2018-08-01 オンキヨー株式会社 Protection circuit
JP6981842B2 (en) * 2017-10-20 2021-12-17 Necプラットフォームズ株式会社 Output device
CN118150973B (en) * 2024-05-11 2024-08-09 钰泰半导体股份有限公司 Switching tube safety working area test circuit, equipment and system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737912A (en) * 1980-08-13 1982-03-02 Hitachi Ltd Electric power amplifying circuit
JPS57109409A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Low frequency power amplifying circuit

Also Published As

Publication number Publication date
JPH0479505A (en) 1992-03-12

Similar Documents

Publication Publication Date Title
NL8304352A (en) AMPLIFIER.
US3102241A (en) Overload control system for transistor amplifiers
KR100342456B1 (en) variable gain amplifier circuit
JPH06103806B2 (en) Power amplifier protection circuit
US7825734B2 (en) Amplifier having an output protection, in particular operational amplifier for audio application
JP4233993B2 (en) Start signal output circuit
JPS6221052Y2 (en)
US4571502A (en) Full wave rectifier having an operational amplifier
US3320365A (en) Self-biasing amplifier
JPS6342882B2 (en)
US20070053128A1 (en) Protection circuit
JP4568033B2 (en) Semiconductor amplifier circuit
JP4020221B2 (en) Push-pull amplifier circuit
JP3718135B2 (en) Current driver output protection circuit
JP4020220B2 (en) Push-pull amplifier circuit
CN115913398B (en) Carrier strength detection circuit
JPS624005B2 (en)
JP2609567B2 (en) Power transistor protection device
JPH0685554A (en) Semiconductor transmitter
JPS6017938Y2 (en) Push-pull amplifier output transistor protection circuit
JPH11143563A (en) Reference voltage generation circuit
JPS6324652Y2 (en)
JP2000050493A (en) Current protection circuit for power supply
JP2946819B2 (en) Program power supply
JP2001025152A (en) Overcurrent protection circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 16