JPH0610718Y2 - 集積回路素子の保持構造 - Google Patents
集積回路素子の保持構造Info
- Publication number
- JPH0610718Y2 JPH0610718Y2 JP10542987U JP10542987U JPH0610718Y2 JP H0610718 Y2 JPH0610718 Y2 JP H0610718Y2 JP 10542987 U JP10542987 U JP 10542987U JP 10542987 U JP10542987 U JP 10542987U JP H0610718 Y2 JPH0610718 Y2 JP H0610718Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- substrate
- circuit element
- holding structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W70/682—
-
- H10W70/685—
-
- H10W90/754—
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、メモリとして記憶容量の大きい集積回路を、
歩留まり良く製作できるようにした、集積回路素子の保
持構造に関するものである。
歩留まり良く製作できるようにした、集積回路素子の保
持構造に関するものである。
（従来の技術） 集積回路は種々の用途に使用される。この集積回路の素
子はＩＣチップに形成されるが、メモリとして使用され
る場合、その容量を大きくしようとすると必然的に外形
寸法が大きくなるし、また製作にも高度の技術が必要に
なって製作時の歩留まりが悪くなる。そこで記憶容量の
大きいＩＣチップを１個の素子で製作せずに複数個で得
ようという案がでてくる。このようにすれば比較的に製
作し易い（したがって歩留まりが高い）小容量のＩＣチ
ップ複数個で大容量のメモリ回路を組めることになる。
これは、たとえば256ＫビットのＩＣチップ４個で１Ｍ
ビットのＩＣ回路が組めるということである。
子はＩＣチップに形成されるが、メモリとして使用され
る場合、その容量を大きくしようとすると必然的に外形
寸法が大きくなるし、また製作にも高度の技術が必要に
なって製作時の歩留まりが悪くなる。そこで記憶容量の
大きいＩＣチップを１個の素子で製作せずに複数個で得
ようという案がでてくる。このようにすれば比較的に製
作し易い（したがって歩留まりが高い）小容量のＩＣチ
ップ複数個で大容量のメモリ回路を組めることになる。
これは、たとえば256ＫビットのＩＣチップ４個で１Ｍ
ビットのＩＣ回路が組めるということである。
（考案が解決しようとする問題点） しかしながら複数個のＩＣチップを単純に配設し電気的
な接続を行ったのみでは、全体としての外形寸法が大き
くなって規格寸法のパッケージ内に収容できなくなって
しまう。そこでレイアウトに工夫を凝らして極力全体寸
法の縮減化を図ることになるが、そのようにすると放熱
に特別の考慮を払わない限り熱の影響でＩＣチップの特
性の劣化を招くことになる。本考案はこの点をも考慮し
て成されたものであり、製作時の歩留まりを良くし、あ
わせて全体の外形寸法を極力小さくするとともに、放熱
効果にも優れた構造を提供することを目的とする。
な接続を行ったのみでは、全体としての外形寸法が大き
くなって規格寸法のパッケージ内に収容できなくなって
しまう。そこでレイアウトに工夫を凝らして極力全体寸
法の縮減化を図ることになるが、そのようにすると放熱
に特別の考慮を払わない限り熱の影響でＩＣチップの特
性の劣化を招くことになる。本考案はこの点をも考慮し
て成されたものであり、製作時の歩留まりを良くし、あ
わせて全体の外形寸法を極力小さくするとともに、放熱
効果にも優れた構造を提供することを目的とする。
（問題点を解決するための手段） 本考案は上記問題点を解決するための手段として、集積
回路素子の保持構造を、良熱伝導材からなる放熱板の上
面に一部に孔または切欠きを設けた積層状態の基板を接
合し、該基板の前記孔または切欠きにＩＣチップをその
下面が前記放熱板に接するようにして挿入し、該ＩＣチ
ップのボンディングパッドと前記積層状態の各基板との
間をボンディングワイヤにより接続した集積回路素子を
２枚製作し、該２枚の集積回路素子を前記放熱板の部分
において背中合せに接着した構成としたものである。
回路素子の保持構造を、良熱伝導材からなる放熱板の上
面に一部に孔または切欠きを設けた積層状態の基板を接
合し、該基板の前記孔または切欠きにＩＣチップをその
下面が前記放熱板に接するようにして挿入し、該ＩＣチ
ップのボンディングパッドと前記積層状態の各基板との
間をボンディングワイヤにより接続した集積回路素子を
２枚製作し、該２枚の集積回路素子を前記放熱板の部分
において背中合せに接着した構成としたものである。
（作用） このような構成とすれば、製作に当ってまず背中合せに
接着される前の、１枚の状態の集積回路素子のＩＣチッ
プの検査を行い、この検査によって良品とされたものど
うしの２枚を背中合せに接着することになる。したがっ
て全部のＩＣチップを取付けた状態で検査を行うものに
比し、歩留まりが著しく良いものになる。なた、放熱板
は２枚が接合されることによって薄いもので済むことに
なり、全体としての寸法削減に寄与するとともに、一般
にすべてのＩＣチップが同時に使用されることは少ない
ことから、放熱効果の点においても広い面積での効率の
高い放熱効果が期待できることになる。
接着される前の、１枚の状態の集積回路素子のＩＣチッ
プの検査を行い、この検査によって良品とされたものど
うしの２枚を背中合せに接着することになる。したがっ
て全部のＩＣチップを取付けた状態で検査を行うものに
比し、歩留まりが著しく良いものになる。なた、放熱板
は２枚が接合されることによって薄いもので済むことに
なり、全体としての寸法削減に寄与するとともに、一般
にすべてのＩＣチップが同時に使用されることは少ない
ことから、放熱効果の点においても広い面積での効率の
高い放熱効果が期待できることになる。
（実施例） 次に、本考案の一実施例を、本考案の完成状態を示した
第１図と、その状態に至る前の状態である第３図(a)、
(b)および第４図(a)、(b)について説明する。なお、第３
図および第４図に(a)および(b)で示すものは、全く同一
あるいは左右対称のものである。これらの図において１
は銅またはアルミニューム等、熱伝導性の良好な材質か
らなる放熱板である。この放熱板１は、次に説明する製
作工程終了の後、２枚が接着剤２によって背中合せに接
合されるものである。放熱板１の上面には、一部に方形
の切欠き３を形成した、ガラスエポキシ材からなる積層
状態のプリント基板（以下、基板という）４が接着剤
（図示せず）によって接合されており、この基板４の切
欠き３の部分には周囲を基板４に接しないようにして、
集積回路素子であるＩＣチップ５が配設されている。Ｉ
Ｃチップ５は、下面が放熱板１の上面に接しており、こ
の部分が熱伝導が良好な材質からなる接着剤（図示せ
ず）によって接合されている。ＩＣチップ５にはその表
面にボンディング用のアルミ蒸着部（図示せず）が設け
られており、このアルミ蒸着部と積層状態の基板４の間
はボンディングワイヤ（以下、ワイヤという）６によっ
て接続されている。積層状態の基板４は、たとえば同形
の５枚の基板が重ね合せられて形成されており、全体の
回路を枚数分に分割したものである。この複数枚の基板
は圧縮されて積層状態にされているため、どのような複
雑な回路にも対応できることになる。ワイヤ６は一番上
部の基板には直接接続され、２枚目以降の基板には、そ
の上部の基板に順次孔を明けてその孔を通して必要個所
に接続されることになる。これによって接続個所の多い
ＩＣチップであっても、配線が同一面内で交差すること
を回避できるので、短絡の虞れがなくなることになる。
以上説明した手順によって製作された、それぞれ２個ず
つＩＣチップ５を有する状態の第３図、第４図に示すも
のを接着剤２によって背中合せに接合すると第１図のも
ののようになる。これに接続用の端子７を取付ければ
（第２図参照）、本考案に係る部分の製作作業は終了す
る。次に、第１図に示す状態のすべてをエポキシ樹脂で
固めれば、完成状態になる。
第１図と、その状態に至る前の状態である第３図(a)、
(b)および第４図(a)、(b)について説明する。なお、第３
図および第４図に(a)および(b)で示すものは、全く同一
あるいは左右対称のものである。これらの図において１
は銅またはアルミニューム等、熱伝導性の良好な材質か
らなる放熱板である。この放熱板１は、次に説明する製
作工程終了の後、２枚が接着剤２によって背中合せに接
合されるものである。放熱板１の上面には、一部に方形
の切欠き３を形成した、ガラスエポキシ材からなる積層
状態のプリント基板（以下、基板という）４が接着剤
（図示せず）によって接合されており、この基板４の切
欠き３の部分には周囲を基板４に接しないようにして、
集積回路素子であるＩＣチップ５が配設されている。Ｉ
Ｃチップ５は、下面が放熱板１の上面に接しており、こ
の部分が熱伝導が良好な材質からなる接着剤（図示せ
ず）によって接合されている。ＩＣチップ５にはその表
面にボンディング用のアルミ蒸着部（図示せず）が設け
られており、このアルミ蒸着部と積層状態の基板４の間
はボンディングワイヤ（以下、ワイヤという）６によっ
て接続されている。積層状態の基板４は、たとえば同形
の５枚の基板が重ね合せられて形成されており、全体の
回路を枚数分に分割したものである。この複数枚の基板
は圧縮されて積層状態にされているため、どのような複
雑な回路にも対応できることになる。ワイヤ６は一番上
部の基板には直接接続され、２枚目以降の基板には、そ
の上部の基板に順次孔を明けてその孔を通して必要個所
に接続されることになる。これによって接続個所の多い
ＩＣチップであっても、配線が同一面内で交差すること
を回避できるので、短絡の虞れがなくなることになる。
以上説明した手順によって製作された、それぞれ２個ず
つＩＣチップ５を有する状態の第３図、第４図に示すも
のを接着剤２によって背中合せに接合すると第１図のも
ののようになる。これに接続用の端子７を取付ければ
（第２図参照）、本考案に係る部分の製作作業は終了す
る。次に、第１図に示す状態のすべてをエポキシ樹脂で
固めれば、完成状態になる。
以上説明した実施例にあっては、ＩＣチップ５を基板４
の切欠き３内に配設したが、基板４の切欠き３に代えて
孔を設け、ＩＣチップ５をのの孔内に配設するようにし
ても良いものである。
の切欠き３内に配設したが、基板４の切欠き３に代えて
孔を設け、ＩＣチップ５をのの孔内に配設するようにし
ても良いものである。
（考案の効果） 本考案は以上説明したように構成したものであるから、
２枚を接着する前の状態で検査したＩＣチップの良品の
みを選別してその２枚を放熱板の部分で背中合せに接着
することができ、最初から全部のＩＣチップを取付けた
状態で検査するものに比し、製作時の歩留まりを著しく
高くすることができる。また、２枚を接着する前の放熱
板の板厚寸法を通常のものより薄くしても２枚の接合に
よって実質的な板厚が増すから、放熱効果に支障を生じ
ないことになる。そしてこのように、放熱板の板厚を薄
くすることができること、および放熱板を背中合せに接
合することに起因して、全体の外形寸法を充分に小さく
することが可能となる。
２枚を接着する前の状態で検査したＩＣチップの良品の
みを選別してその２枚を放熱板の部分で背中合せに接着
することができ、最初から全部のＩＣチップを取付けた
状態で検査するものに比し、製作時の歩留まりを著しく
高くすることができる。また、２枚を接着する前の放熱
板の板厚寸法を通常のものより薄くしても２枚の接合に
よって実質的な板厚が増すから、放熱効果に支障を生じ
ないことになる。そしてこのように、放熱板の板厚を薄
くすることができること、および放熱板を背中合せに接
合することに起因して、全体の外形寸法を充分に小さく
することが可能となる。
第１図は本考案の一実施例を断面で示すもので第２図の
Ｉ−Ｉ線に沿う断面図、第２図は第１図のものの平面
図、第３図(a)、(b)は接合前の状態を示す平面図、第４
図(a)、(b)は第３図のそれぞれａ、ｂ線に沿った断面図
である。 １……放熱板、２……接着剤 ３……切欠き、４……基板 ５……ＩＣチップ、６……ワイヤ ７……端子
Ｉ−Ｉ線に沿う断面図、第２図は第１図のものの平面
図、第３図(a)、(b)は接合前の状態を示す平面図、第４
図(a)、(b)は第３図のそれぞれａ、ｂ線に沿った断面図
である。 １……放熱板、２……接着剤 ３……切欠き、４……基板 ５……ＩＣチップ、６……ワイヤ ７……端子
Claims (1)
- 【請求項１】良熱伝導材からなる放熱板の上面に一部に
孔または切欠きを設けた積層状態の基板を接合し、該基
板の前記孔または切欠きにＩＣチップをその下面が前記
放熱板に接するようにして挿入し、該ＩＣチップのボン
ディングパッドと前記積層状態の各基板との間をボンデ
ィングワイヤにより接続した集積回路素子を２枚製作
し、該２枚の集積回路素子を前記放熱板の部分において
背中合せに接着したことを特徴とする集積回路素子の保
持構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10542987U JPH0610718Y2 (ja) | 1987-07-09 | 1987-07-09 | 集積回路素子の保持構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10542987U JPH0610718Y2 (ja) | 1987-07-09 | 1987-07-09 | 集積回路素子の保持構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413144U JPS6413144U (ja) | 1989-01-24 |
| JPH0610718Y2 true JPH0610718Y2 (ja) | 1994-03-16 |
Family
ID=31338034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10542987U Expired - Lifetime JPH0610718Y2 (ja) | 1987-07-09 | 1987-07-09 | 集積回路素子の保持構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610718Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10388596B2 (en) * | 2014-11-20 | 2019-08-20 | Nsk Ltd. | Electronic part mounting heat-dissipating substrate |
| US12417966B2 (en) | 2021-12-17 | 2025-09-16 | Macom Technology Solutions Holdings, Inc. | IPD components having SiC substrates and devices and processes implementing the same |
| US12230614B2 (en) * | 2021-12-17 | 2025-02-18 | Macom Technology Solutions Holdings, Inc. | Multi-typed integrated passive device (IPD) components and devices and processes implementing the same |
-
1987
- 1987-07-09 JP JP10542987U patent/JPH0610718Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413144U (ja) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603072B1 (en) | Making leadframe semiconductor packages with stacked dies and interconnecting interposer | |
| US6331221B1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US6593662B1 (en) | Stacked-die package structure | |
| CN1685508B (zh) | 具有盖板型载体的电子模块 | |
| US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
| TWI311353B (en) | Stacked chip package structure | |
| KR101075360B1 (ko) | 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법 | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| JP3224978B2 (ja) | 半導体装置 | |
| JP6061937B2 (ja) | 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法 | |
| KR100236016B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
| JP2002076057A5 (ja) | ||
| TW200531259A (en) | Semiconductor device | |
| JPH04129262A (ja) | 薄いモールド型表面実装電子デバイス及びその製造法 | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| WO1992005583A1 (fr) | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs | |
| JPWO1992005583A1 (ja) | 多数のリードビンを有する半導体装置 | |
| CN104349593A (zh) | 具有散热垫及电性突柱的散热增益型线路板 | |
| JP2001085602A (ja) | 多重チップ半導体モジュールとその製造方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| CN103779290A (zh) | 连接基板及层叠封装结构 | |
| US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
| CN103715152A (zh) | 连接基板及层叠封装结构 | |
| JPH01235264A (ja) | 半導体集積回路装置 | |
| JPH0610718Y2 (ja) | 集積回路素子の保持構造 |