JPH06104207A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH06104207A JPH06104207A JP25004792A JP25004792A JPH06104207A JP H06104207 A JPH06104207 A JP H06104207A JP 25004792 A JP25004792 A JP 25004792A JP 25004792 A JP25004792 A JP 25004792A JP H06104207 A JPH06104207 A JP H06104207A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- halogen
- organic group
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、シリコン表面に低温下で選択性良
く高融点金属シリサイドを形成し、信頼性の高い半導体
装置を提供することを目的とする。
【構成】 本発明では、半導体基板上にコンタクトホー
ルを形成し、コンタクトホール内に露呈するシリコン表
面に対して選択的に高融点金属を形成するに際し、有機
基とハロゲンとを配位子としてもつ高融点金属錯体とシ
ラン系ガス、または有機基のみを配位子としてもつ高融
点金属錯体とシラン系ガスとハロゲンを含むガス、また
は有機基を配位子としてもつ高融点金属錯体とハロゲン
を含むシラン系ガスを用いるようにしている。
(57) [Summary] [Object] An object of the present invention is to provide a highly reliable semiconductor device by forming a refractory metal silicide on a silicon surface at low temperature with high selectivity. According to the present invention, when a contact hole is formed on a semiconductor substrate and a refractory metal is selectively formed on a silicon surface exposed in the contact hole, an organic group and a halogen are used as ligands. High-melting point metal complex and silane-based gas, or high-melting point metal complex having only organic group as a ligand, gas containing silane-based gas and halogen, or high-melting point metal complex having organic group as a ligand and halogen A silane-based gas is used.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に、コンタクトホールの埋め込み方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a method of filling a contact hole.
【0002】[0002]
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、例えばゲート電極や、ソ
ース・ドレイン拡散層と金属配線との接続を行うための
接続部の面積は非常に小さくなっている。2. Description of the Related Art In recent years, with the high integration of semiconductor devices, circuits are becoming finer. For example, the area of a connecting portion for connecting a gate electrode or a source / drain diffused layer to a metal wiring. Is very small.
【0003】この結果、コンタクトホールのアスペクト
比が大きくなるため、配線膜のステップカバレッジが悪
くなり、段差の部分で薄くなることにより抵抗が増大す
るという問題が生じてくる。As a result, the aspect ratio of the contact hole is increased, so that the step coverage of the wiring film is deteriorated, and the thinned portion in the step portion causes a problem of increased resistance.
【0004】これを解決する方法として、コンタクトホ
ール内にタングステンなどをCVD法で選択的に埋め込
み、この後にアルミニウムなどの配線膜を形成するとい
う方法が提案されている。タングステンを埋め込む方法
としては、選択的にコンタクトホール内にタングステン
を成長させる選択CVD法と、ブランケット状にタング
ステン膜を形成した後にエッチバックを行いコンタクト
ホール内にタングステンを残すブランケットタングステ
ンCVD法の2つがある。As a method for solving this, a method has been proposed in which tungsten or the like is selectively embedded in the contact hole by a CVD method, and then a wiring film of aluminum or the like is formed. There are two methods for burying tungsten: a selective CVD method in which tungsten is selectively grown in a contact hole, and a blanket tungsten CVD method in which a tungsten film is formed in a blanket shape and then etched back to leave tungsten in the contact hole. is there.
【0005】まず選択タングステンCVD法を用いてタ
ングステンをコンタクトホール内に埋め込む方法につい
て説明する。図3(a) 乃至(d) は埋め込み工程を示す断
面図である。First, a method of burying tungsten in the contact hole by using the selective tungsten CVD method will be described. 3A to 3D are cross-sectional views showing the embedding step.
【0006】まず、シリコン基板1にフィールド酸化膜
2を形成して分離された領域内に、不純物拡散層3を形
成するなど素子領域を形成した後、この上層に層間絶縁
膜4として膜厚1.5μm の酸化シリコン膜4を形成す
る。そしてフォトリソグラフィによりこの層間絶縁膜4
に、不純物拡散層3にコンタクトするようにコンタクト
ホール5を形成する(図3(a) )。First, a field oxide film 2 is formed on a silicon substrate 1 to form an element region such as an impurity diffusion layer 3 in a separated region, and then an interlayer insulating film 4 having a film thickness of 1 is formed on the element region. A silicon oxide film 4 of 0.5 μm is formed. Then, the interlayer insulating film 4 is formed by photolithography.
Then, a contact hole 5 is formed so as to contact the impurity diffusion layer 3 (FIG. 3 (a)).
【0007】この後、スパッタリング法により、コンタ
クトホール底部の膜厚が20nmになるようにTi膜6を
形成し、さらに膜厚20nmのTiN膜7を形成する(図
3(b) )。Thereafter, a Ti film 6 is formed by a sputtering method so that the film thickness at the bottom of the contact hole is 20 nm, and a TiN film 7 having a film thickness of 20 nm is further formed (FIG. 3 (b)).
【0008】そして750℃の熱処理を行いコンタクト
ホールの底部に40nmのTiSi2膜8を形成し、未反
応のTi膜6およびTiN膜7を除去しコンタクトホー
ル底部にのみTiSi2 膜8を形成する(図3(c) )。Then, heat treatment is performed at 750 ° C. to form a 40 nm TiSi 2 film 8 at the bottom of the contact hole, the unreacted Ti film 6 and TiN film 7 are removed, and the TiSi 2 film 8 is formed only at the bottom of the contact hole. (Fig. 3 (c)).
【0009】その後、WF6 とSiH4 を10:7で混合し
た混合ガスを、230 〜300 ℃に加熱したウェハ上に導入
してタングステン膜9を選択的に形成するという方法で
ある(図3(d) )。After that, a mixed gas of WF 6 and SiH 4 mixed at 10: 7 is introduced onto a wafer heated to 230 to 300 ° C. to selectively form the tungsten film 9 (FIG. 3). (d)).
【0010】次に、ブランケットタングステンCVD法
を用いてコンタクトホール内にタングステンを埋め込む
方法についても説明する。図4(a) 乃至(d) は埋め込み
工程を示す断面図である。Next, a method of burying tungsten in the contact hole by using the blanket tungsten CVD method will be described. 4A to 4D are cross-sectional views showing the embedding step.
【0011】選択タングステンCVD法と同様にシリコ
ン基板1上にフィールド酸化膜2,不純物拡散層3,S
iO2 膜4およびコンタクトホール5を形成した後、2
0nmのTi膜6,70nmのTiN膜7を形成する(図4
(a) )。Similar to the selective tungsten CVD method, the field oxide film 2, the impurity diffusion layer 3 and the S layer are formed on the silicon substrate 1.
After forming the iO 2 film 4 and the contact hole 5, 2
A 0 nm Ti film 6 and a 70 nm TiN film 7 are formed (FIG. 4).
(a)).
【0012】その後、WF6 とSiH4 とH2 を10:7:1
000 の割合で350〜450℃に加熱したウェハ上に導
入してタングステン膜9をブランケット状に形成する
(図4(b) )。After that, WF 6 , SiH 4, and H 2 are added at 10: 7: 1.
The tungsten film 9 is formed into a blanket by introducing the tungsten film 9 at a rate of 000 onto a wafer heated to 350 to 450 ° C. (FIG. 4 (b)).
【0013】さらにSiO2 膜4上のタングステン膜9
を、TiN膜8,Ti膜7とともにエッチバックし、コ
ンタクトホール内部にタングステン膜9を残すという方
法である(図4(c) )。Further, a tungsten film 9 on the SiO 2 film 4
Is etched back together with the TiN film 8 and the Ti film 7 to leave the tungsten film 9 inside the contact hole (FIG. 4 (c)).
【0014】この方法において、TiSi2 膜8をあら
かじめ下地に形成しておく理由は、選択タングステンC
VD法でタングステン膜9を形成する際に、同一基板上
で不純物拡散層3の種類が異なっても同じ速度で成長す
るようにするためと、タングステン膜9が成長する際に
シリコン基板1をエッチングして不純物拡散層3を突き
抜けてタングステン膜9が成長し、ジャンクションリー
クが起こるのを防止するためであり、ブランケットタン
グステンCVD法でTi膜6とTiN膜7を形成するの
は選択タングステンCVD法の場合と同様の理由の他に
SiO2 膜4とタングステン膜9との密着性を向上させ
るためである。In this method, the reason why the TiSi 2 film 8 is previously formed as a base is that the selective tungsten C
When the tungsten film 9 is formed by the VD method, the silicon substrate 1 is etched so as to grow at the same speed even if the impurity diffusion layers 3 of different types are formed on the same substrate. This is to prevent the tungsten film 9 from growing through the impurity diffusion layer 3 and causing a junction leak, and the Ti film 6 and the TiN film 7 are formed by the blanket tungsten CVD method by the selective tungsten CVD method. The reason is to improve the adhesion between the SiO 2 film 4 and the tungsten film 9 in addition to the same reason as described above.
【0015】また、ブランケットタングステンCVD法
でタングステン膜9を形成した場合はSiO2 膜4上の
タングステン膜9をそのまま配線膜として用いることが
できる。この場合はタングステンが高融点金属であるた
め、配線を形成した後で従来のアルミニウム配線を用い
た場合より高温の熱処理を行うことができるという利点
がある。When the tungsten film 9 is formed by the blanket tungsten CVD method, the tungsten film 9 on the SiO 2 film 4 can be used as it is as a wiring film. In this case, since tungsten is a refractory metal, there is an advantage in that after the wiring is formed, heat treatment at a higher temperature can be performed than in the case where a conventional aluminum wiring is used.
【0016】しかし、上述したように、コンタクトホー
ルの底部にスパッタリング法によりTi膜6を形成した
後にシリコン基板1と反応させる方法では、集積回路が
さらに微細化するとコンタクトホールのアスペクト比が
さらに大きくなりスパッタリング法では、図5(a) に示
すように、Ti膜をコンタクトホールの底部に均一に形
成することができなくなるという問題がある。さらに上
述したようにタングステン膜9の下層にTi膜6とTi
N膜7の積層体を形成した場合、550℃以上の高温工
程を行うとTi膜6とシリコン基板1とが反応し、図4
(d) に示すようにTiSi2 膜8が不純物拡散層3を突
き抜けて成長し、ジャンクションリークが起こすという
問題がある。However, as described above, in the method in which the Ti film 6 is formed on the bottom of the contact hole by the sputtering method and then reacted with the silicon substrate 1, the aspect ratio of the contact hole is further increased when the integrated circuit is further miniaturized. The sputtering method has a problem that the Ti film cannot be uniformly formed on the bottom of the contact hole, as shown in FIG. Further, as described above, the Ti film 6 and the Ti film are formed under the tungsten film 9.
When a laminated body of the N film 7 is formed, the Ti film 6 and the silicon substrate 1 react with each other when a high temperature process of 550 ° C. or higher is performed, and FIG.
As shown in (d), there is a problem that the TiSi 2 film 8 penetrates the impurity diffusion layer 3 and grows to cause a junction leak.
【0017】またTi膜6とTiN膜7をCVD法で形
成しても不純物拡散層3の深さが浅くなるため図5(b)
に示すように、TiSi2 膜8が不純物拡散層3を突き
抜けて成長し、ジャンクションリークを起こすという問
題がある。Even if the Ti film 6 and the TiN film 7 are formed by the CVD method, the depth of the impurity diffusion layer 3 becomes shallow, so that FIG.
As shown in FIG. 3, there is a problem that the TiSi 2 film 8 penetrates the impurity diffusion layer 3 and grows to cause a junction leak.
【0018】これを解決する方法として選択タングステ
ンCVD法の場合と同様にTiSi2 膜8をコンタクト
ホール底部に形成した後にTiN膜7を形成し、ブラン
ケット状にタングステン膜9を形成するという方法があ
る。As a method for solving this, there is a method in which a TiSi 2 film 8 is formed at the bottom of the contact hole and then a TiN film 7 is formed, and then a tungsten film 9 is formed in a blanket form, as in the case of the selective tungsten CVD method. .
【0019】このような問題を解決する方法として選択
CVD法を用いてコンタクトホールの底部にTiSi2
膜8を形成する方法が提案されている。この方法は、コ
ンタクトホール5を形成した後、TiCl4 とSiH4
とを1:25の割合で 650〜850℃に加熱したウェハ上に導
入し、コンタクトホール底部に選択的にTiSi2 膜8
を形成するものである。この方法をとることによってタ
ングステン配線を形成した後で高温の熱処理工程を行う
ことができる。As a method for solving such a problem, a selective CVD method is used to form TiSi 2 on the bottom of the contact hole.
A method of forming the film 8 has been proposed. According to this method, after forming the contact hole 5, TiCl 4 and SiH 4 are formed.
Are introduced at a ratio of 1:25 onto a wafer heated to 650 to 850 ° C., and the TiSi 2 film 8 is selectively formed on the bottom of the contact hole.
Is formed. By this method, a high temperature heat treatment step can be performed after the tungsten wiring is formed.
【0020】[0020]
【発明が解決しようとする課題】上述したTiCl4 と
SiH4 とを用いた選択CVD法で、コンタクトホール
内に露呈するシリコン表面に選択的にTiSi2 膜を形
成する方法では、TiCl4 や副生成物のHClなどが
Si基板を消費して、SiClx が形成されて蒸発する
ため、TiSi2 膜8が不純物拡散層3を突き抜けジャ
ンクションリークを起こしてしまうという問題がある。
これはTiに限定されることなく他の高融点金属のシリ
サイドにも同様の問題となっていた。[SUMMARY OF THE INVENTION In the selective CVD method using the TiCl 4 and SiH 4 as described above, in the method of selectively forming the TiSi 2 film on the silicon surface which is exposed in the contact hole, TiCl 4 and vice Since the product HCl or the like consumes the Si substrate and SiCl x is formed and evaporated, the TiSi 2 film 8 penetrates the impurity diffusion layer 3 to cause a junction leak.
This is not limited to Ti, but has been a similar problem for other refractory metal silicides.
【0021】本発明は、前記実情に鑑みてなされたもの
で、ジャンクションリークが起こらないようにコンタク
トホール底部に高融点金属シリサイドを形成する方法を
提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for forming a refractory metal silicide at the bottom of a contact hole so that a junction leak does not occur.
【0022】[0022]
【課題を解決するための手段】そこで本発明では、有機
基とハロゲンとを配位子としてもつ高融点金属錯体とシ
ラン系ガス、または有機基を配位子としてもつ高融点金
属錯体とシラン系ガスとハロゲンを含むガス、または有
機基を配位子としてもつ高融点金属錯体とハロゲンを含
むシラン系ガスを用いるようにしている。ここで高融点
金属とは例えばTi,V,Co,Ni,Mo,Pd,W
などで、有機基とはCおよび,N,O,Sのうち少なく
とも1つの元素等を含みこれらの高融点金属と結合する
ような原子団で、シラン系ガスとは例えばSiH4 やS
i2 H6 、メチル基等、有機基を有する有機系シランな
どで、ハロゲンを含むシラン系ガスとは例えばSiH3
Cl,SiH2 Cl2 ,SiHCl3 ,Si2 H4 F2
など、ハロゲンを含むガスとは例えば塩素、臭素等の単
体のハロゲンガスや塩化水素、臭化水素等のハロゲン化
水素等である。Therefore, in the present invention, a refractory metal complex having an organic group and a halogen as a ligand and a silane-based gas, or a refractory metal complex having an organic group as a ligand and a silane-based gas. A gas containing gas and halogen, or a silane-based gas containing halogen and a high melting point metal complex having an organic group as a ligand is used. Here, the refractory metal is, for example, Ti, V, Co, Ni, Mo, Pd, W.
In the above, the organic group is an atomic group containing at least one element of C and N, O, S, etc. and binding to these refractory metals, and the silane-based gas is, for example, SiH 4 or S.
i 2 H 6 , an organic silane having an organic group such as a methyl group, and the silane-based gas containing halogen are, for example, SiH 3
Cl, SiH 2 Cl 2 , SiHCl 3 , Si 2 H 4 F 2
The halogen-containing gas is, for example, a simple halogen gas such as chlorine or bromine, hydrogen chloride such as hydrogen chloride or hydrogen bromide, or the like.
【0023】[0023]
【作用】本発明者らは、種々の実験を重ねた結果、反応
系のなかに有機基とハロゲン元素の両方を含むようにす
れば、基板をエッチングすることなく低温下で選択性よ
く高融点金属シリサイド膜を形成することができること
がわかった。As a result of various experiments, the inventors of the present invention have found that if the reaction system contains both an organic group and a halogen element, the high melting point with good selectivity can be obtained at a low temperature without etching the substrate. It was found that a metal silicide film can be formed.
【0024】その理由は次のように考えられる。すなわ
ち、まず有機基を含む高融点金属錯体が低温下で解離
し、反応が開始され高融点金属膜がシリコン上に形成さ
れていく一方、この反応エネルギーによってハロゲンは
有機ハロゲンとなり、SiO2とは反応しにくく、Si
O2 上で核は形成されにくいため、良好に選択性が維持
されるものと考えられる。The reason is considered as follows. That is, first, the refractory metal complex containing an organic group is dissociated at a low temperature, the reaction is started, and the refractory metal film is formed on silicon. On the other hand, this reaction energy turns halogen into an organic halogen, which is different from SiO 2. Difficult to react, Si
It is considered that the nuclei are hard to be formed on O 2 and therefore the selectivity is maintained well.
【0025】本発明では、反応系のなかに有機基とハロ
ゲン元素の両方を含むようにすればよく、有機基とハロ
ゲンとを配位子としてもつ高融点金属錯体とシラン系ガ
ス、または有機基のみを配位子としてもつ高融点金属錯
体とシラン系ガスとハロゲンを含むガスまたは、または
有機基を配位子としてもつ高融点金属錯体とハロゲン化
シラン系ガスのいずれを用いても良い。In the present invention, the reaction system may contain both an organic group and a halogen element, and a refractory metal complex having an organic group and a halogen as a ligand and a silane-based gas, or an organic group. Either a high-melting point metal complex having only as a ligand, a silane-based gas and a gas containing halogen, or a high-melting point metal complex having an organic group as a ligand and a halogenated silane-based gas may be used.
【0026】[0026]
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0027】図1(a) 乃至(d) は本発明実施例の半導体
装置の製造工程を示す断面図である。 まず、n型シリ
コン基板1にフィールド酸化膜2を形成して、分離され
た領域内に、深さ40nmのp+ 不純物拡散層3を形成
し、さらにこの上層に層間絶縁膜4として膜厚1.5μ
m の酸化シリコン膜(SiO2 )を形成し、フォトリソ
グラフィによりこれに0.6μm 角のコンタクトホール
5を形成する(図1(a))。 ついでBCl3 またはF
2 を用いたRIEにより、シリコン露出部の自然酸化膜
を除去したのち、該シリコン基板を真空中で搬送し、3
00〜550℃に加熱した後、TiCl3 (CH3 )を
1sccm、SiH4 を15〜30sccm導入し、コンタクト
ホール5の底部にのみ膜厚30nmのTiSi2 膜8を形
成する(図1(b) )。1 (a) to 1 (d) are sectional views showing the steps of manufacturing a semiconductor device according to an embodiment of the present invention. First, a field oxide film 2 is formed on an n-type silicon substrate 1, a p + impurity diffusion layer 3 having a depth of 40 nm is formed in the separated region, and an interlayer insulating film 4 having a film thickness of 1 is formed on the p + impurity diffusion layer 3. .5μ
A silicon oxide film (SiO 2 ) of m 2 is formed, and a 0.6 μm square contact hole 5 is formed therein by photolithography (FIG. 1 (a)). Then BCl 3 or F
After removing the natural oxide film on the exposed silicon by RIE using 2 , the silicon substrate was transferred in vacuum and
After heating to 00 to 550 ° C., TiCl 3 (CH 3 ) is introduced at 1 sccm and SiH 4 is introduced at 15 to 30 sccm to form a TiSi 2 film 8 having a thickness of 30 nm only on the bottom of the contact hole 5 (see FIG. )).
【0028】この後基板温度を200〜300℃にして
WF6 を10sccm、SiH4 を7sccm導入し、TiSi
2 膜8上にのみW膜9を選択的に形成する(図1(c)
)。そして、膜厚20nmのTi膜6と、膜厚70nmの
TiN膜7、膜厚300nmのアルミニウム膜またはアル
ミニウム合金膜10を順次形成し、パターニングして配
線パターンを形成する(図1(d) )。After that, the substrate temperature is set to 200 to 300 ° C., WF 6 is introduced at 10 sccm, SiH 4 is introduced at 7 sccm, and TiSi is introduced.
The W film 9 is selectively formed only on the 2 film 8 (FIG. 1C).
). Then, a Ti film 6 having a film thickness of 20 nm, a TiN film 7 having a film thickness of 70 nm, and an aluminum film or an aluminum alloy film 10 having a film thickness of 300 nm are sequentially formed and patterned to form a wiring pattern (FIG. 1 (d)). .
【0029】このようにして得られたコンタクトホール
は微細であるにもかかわらず、TiSi2 膜8が均一に
しかもシリコン基板をエッチングしないで形成すること
ができるため、ジャンクションリークがなくコンタクト
抵抗の低い配線構造を得ることができる。Although the contact hole thus obtained is fine, the TiSi 2 film 8 can be formed uniformly and without etching the silicon substrate, so that there is no junction leak and the contact resistance is low. A wiring structure can be obtained.
【0030】なお、前記実施例では、TiSi2 膜を形
成する際に、シリコン基板を300〜550℃に加熱し
て、TiCl3 (CH3 )とSiH4 とを用いた選択C
VD法を用いたが、これに限定されるものではなく、例
えば他の工程を同様にしてこの工程において、シリコン
基板を200〜400℃に加熱して、Ti[N(C
H3 )2 ]4 を1sccm、SiH4 を50〜200sccm、
HClまたはCl2 を1〜10sccm導入することによっ
て行っても良い。この方法でもコンタクトホール底部に
のみ極めて選択性よくTiSi2 膜を形成することがで
きる。またTi[N(CH3 )2 ]4 を1sccm、SiH
2 Cl2 を20sccm程度供給し、温度200〜400℃
で成膜してもよい。In the above embodiment, when forming the TiSi 2 film, the silicon substrate is heated to 300 to 550 ° C. and selected C using TiCl 3 (CH 3 ) and SiH 4 is used.
Although the VD method is used, the present invention is not limited to this. For example, in the same manner as in the other steps, the silicon substrate is heated to 200 to 400 ° C. and Ti [N (C
H 3 ) 2 ] 4 at 1 sccm, SiH 4 at 50 to 200 sccm,
It may be carried out by introducing 1 to 10 sccm of HCl or Cl 2 . Even with this method, the TiSi 2 film can be formed with excellent selectivity only on the bottom of the contact hole. Also, Ti [N (CH 3 ) 2 ] 4 was added at 1 sccm, SiH
Supply 2 Cl 2 about 20sccm, temperature 200 ~ 400 ℃
You may form into a film with.
【0031】またシリコン基板を200〜400℃に加
熱して、Ti[N(CH3 )2 ]4を1sccm、SiH3
Clを25〜100sccm導入することによって行っても
良い。 さらにこれらの方法でもコンタクトホール底部
にのみ極めて選択性よくTiSi2 膜を形成することが
できる。Further, the silicon substrate is heated to 200 to 400 ° C. and Ti [N (CH 3 ) 2 ] 4 is added at 1 sccm and SiH 3
It may be performed by introducing Cl in an amount of 25 to 100 sccm. Further, even by these methods, the TiSi 2 film can be formed with excellent selectivity only on the bottom of the contact hole.
【0032】さらにまた、前記実施例では、コンタクト
ホール底部に選択的にTiSi2 膜8を形成した後、W
膜の選択CVD法によりコンタクトホール内にのみ選択
的にW膜を埋め込むようにしたが、W膜をブランケット
状に形成するようにしてもよい。次に本発明の第2の実
施例として、W膜をブランケット状に形成した配線方法
について説明する。図2(a) 乃至(d) は本発明の第2の
実施例の半導体装置の製造工程を示す断面図である。T
iSi2 膜の形成前までは前記第1の実施例とまったく
同様に形成する。Furthermore, in the above embodiment, after the TiSi 2 film 8 is selectively formed at the bottom of the contact hole, the W
Although the W film is selectively embedded only in the contact hole by the film selective CVD method, the W film may be formed in a blanket shape. Next, as a second embodiment of the present invention, a wiring method in which a W film is formed in a blanket shape will be described. 2A to 2D are cross-sectional views showing the manufacturing steps of the semiconductor device according to the second embodiment of the present invention. T
Until the formation of the iSi 2 film, it is formed in exactly the same way as in the first embodiment.
【0033】すなわちまず、n型シリコン基板1にフィ
ールド酸化膜2を形成して、分離された領域内に、深さ
40nmのp+ 不純物拡散層3を形成し、さらにこの上層
に層間絶縁膜4として膜厚1.5μm の酸化シリコン膜
(SiO2 )を形成し、フォトリソグラフィによりこれ
に0.6μm 角のコンタクトホール5を形成する(図2
(a) )。That is, first, the field oxide film 2 is formed on the n-type silicon substrate 1, the p + impurity diffusion layer 3 having a depth of 40 nm is formed in the separated region, and the interlayer insulating film 4 is further formed on the p + impurity diffusion layer 3. As a film, a silicon oxide film (SiO 2 ) having a film thickness of 1.5 μm is formed, and a 0.6 μm square contact hole 5 is formed therein by photolithography (FIG. 2).
(a)).
【0034】ついでBCl3 またはF2 を用いたRIE
により、シリコン露出部の自然酸化膜を除去したのち、
該シリコン基板を真空中で搬送し、300〜550℃に
加熱した後、TiCl3 (CH3 )を1sccm、SiH4
を15〜30sccm導入し、コンタクトホール5の底部に
のみ膜厚50nmのTiSi2 膜8を形成する(図2(b)
)。Then, RIE using BCl 3 or F 2
After removing the natural oxide film on the exposed silicon,
The silicon substrate is transported in a vacuum and heated to 300 to 550 ° C., then TiCl 3 (CH 3 ) is added at 1 sccm and SiH 4
Is introduced into the contact hole 5 to form a TiSi 2 film 8 having a thickness of 50 nm only on the bottom of the contact hole 5 (FIG. 2 (b)).
).
【0035】さらに同じ温度で、TiCl3 (CH3 )
を1sccm、NH3 を10〜20sccm導入し、膜厚100
nmのTiN膜7を形成する(図2(c) )。Further, at the same temperature, TiCl 3 (CH 3 )
Of 1 sccm and NH 3 of 10 to 20 sccm to obtain a film thickness of 100
A TiN film 7 having a thickness of nm is formed (FIG. 2 (c)).
【0036】この後、基板温度を350〜450℃にし
てWF6 を10sccm、SiH4 を7sccm、H2 を100 〜
1000sccm導入して、W膜9をブランケット状に形成する
(図2(d) )。Thereafter, the substrate temperature is set to 350 to 450 ° C., WF 6 is 10 sccm, SiH 4 is 7 sccm, and H 2 is 100 to 100 sccm.
By introducing 1000 sccm, the W film 9 is formed into a blanket shape (FIG. 2 (d)).
【0037】この後、TiN膜7とW膜9とを、パター
ニングして配線パターンを形成する(図2(e) )。Thereafter, the TiN film 7 and the W film 9 are patterned to form a wiring pattern (FIG. 2 (e)).
【0038】このようにして得られたコンタクトホール
は微細であるにもかかわらず、TiSi2 膜8が均一に
しかもシリコン基板をエッチングしないで形成すること
ができるため、ジャンクションリークがなくコンタクト
抵抗の低い配線構造を得ることができる。また、高融点
金属であるW膜9で配線を形成しているため、この上層
に高温熱処理工程を行うことができ、その際に不純物拡
散層3からシリコンや不純物がW膜9中に拡散するのを
TiN膜8によって防止し、かつTiN膜8がSiO2
膜4上にあるためW膜9とSiO2 膜4との密着性を向
上することができる。Although the contact hole thus obtained is fine, the TiSi 2 film 8 can be formed uniformly and without etching the silicon substrate, so that there is no junction leak and the contact resistance is low. A wiring structure can be obtained. Further, since the wiring is formed of the W film 9 which is a refractory metal, a high temperature heat treatment step can be performed on the upper layer, and at that time, silicon and impurities are diffused from the impurity diffusion layer 3 into the W film 9. Is prevented by the TiN film 8 and the TiN film 8 is made of SiO 2
Since it is on the film 4, the adhesion between the W film 9 and the SiO 2 film 4 can be improved.
【0039】なお、前記実施例では、TiSi2 膜を形
成する際に、シリコン基板を300〜550℃に加熱し
て、TiCl3 (CH3 )とSiH4 とを用いた選択C
VD法を用いたが、これに限定されるものではなく、例
えば他の工程を同様にしてこの工程のみを、シリコン基
板を250〜500℃に加熱して、Ti[N(CH3)
2 ]4 を1sccm、SiH4 を50〜200sccm、HCl
またはCl2 を1〜10sccm導入することによって行っ
ても良い。さらにTiN膜の形成に際しても、シリコン
基板を250〜500℃に加熱して、Ti[N(C
H3 )2 ]4 を1sccm、NH3 を20〜50sccm導入す
るようにしてもよい。この方法でもコンタクトホール底
部にのみ極めて選択性よくTiSi2 膜を形成すること
ができ、信頼性の高いコンタクト配線構造を得ることが
できる。In the above embodiment, when forming the TiSi 2 film, the silicon substrate is heated to 300 to 550 ° C. and the selective C using TiCl 3 (CH 3 ) and SiH 4 is used.
Although the VD method is used, the present invention is not limited to this. For example, in the same manner as other steps, the silicon substrate is heated to 250 to 500 ° C. and Ti [N (CH 3 ) 2 is used.
2 ] 4 1 sccm, SiH 4 50-200 sccm, HCl
Alternatively, it may be performed by introducing Cl 2 at 1 to 10 sccm. Further, when forming the TiN film, the silicon substrate is heated to 250 to 500 ° C. and Ti [N (C
H 3 ) 2 ] 4 may be introduced at 1 sccm, and NH 3 may be introduced at 20 to 50 sccm. Even with this method, the TiSi 2 film can be formed extremely selectively only on the bottom of the contact hole, and a highly reliable contact wiring structure can be obtained.
【0040】また、TiSi2 膜を形成する際に、シリ
コン基板を200〜400℃に加熱して、Ti[N(C
H3 )2 ]4 を1sccm、SiH3 Clを25〜100sc
cm導入することによって行っても良い。さらにTi[N
(CH3 )2 ]4 を1sccm程度、SiH2 Cl2 を20
sccm程度供給し温度200〜400℃で成膜してもよ
い。この方法でもコンタクトホール底部にのみ極めて選
択性よくTiSi2 膜を形成することができる。When the TiSi 2 film is formed, the silicon substrate is heated to 200 to 400 ° C. and Ti [N (C
H 3 ) 2 ] 4 at 1 sccm and SiH 3 Cl at 25-100 sc
It may be done by introducing cm. Furthermore, Ti [N
(CH 3 ) 2 ] 4 is about 1 sccm and SiH 2 Cl 2 is 20
A film may be formed at a temperature of 200 to 400 ° C. by supplying about sccm. Even with this method, the TiSi 2 film can be formed with excellent selectivity only on the bottom of the contact hole.
【0041】なお、前記実施例ではp+ 不純物拡散層へ
のコンタクトの形成について説明したが、n+ 不純物拡
散層へのコンタクトの形成についても適用可能であるこ
とはいうまでもない。さらにTiSi2 膜を形成する際
に用いるハロゲンとして、塩素が含有されたガス、Ti
Cl3 (CH3 )やSiH3 ClやHClを使用した
が、F,Br,Iでも適用可能であり、TiF3 (CH
3 )やSiH3 FやHF,TiBr3 (CH3 )やSi
H3 BrやHBr,TiI3 (CH3 )やSiH3 Iや
HIなどを使用してもよい。さらに、これらのガスを放
電等によりプラズマ化して使用しても良い。Although the formation of the contact to the p + impurity diffusion layer has been described in the above embodiment, it is needless to say that it is applicable to the formation of the contact to the n + impurity diffusion layer. Further, as a halogen used when forming the TiSi 2 film, a gas containing chlorine, Ti
Cl 3 (CH 3 ), SiH 3 Cl and HCl were used, but F, Br and I are also applicable, and TiF 3 (CH
3 ), SiH 3 F, HF, TiBr 3 (CH 3 ), Si
H 3 Br and HBr, TiI 3 (CH 3) or SiH 3 may be used such as I or HI. Furthermore, these gases may be used after being made into plasma by discharge or the like.
【0042】さらにまた有機基として(CH3 )やN
(CH3 )2 を用いたが、これらに限定されることな
く、C2 H5 ,CO,N(C2 H5 )2 ,OC2 H7 ,
OCOCH3 ,SCH3 など、C,H,N,O,Sから
選ばれる元素により構成される有機基や、π軌道で配位
する有機基でもよく、また一座配位でも二座配位でもよ
い。Furthermore, as an organic group (CH 3 ) or N
(CH 3 ) 2 was used, but not limited thereto, C 2 H 5 , CO, N (C 2 H 5 ) 2 , OC 2 H 7 ,
It may be an organic group composed of an element selected from C, H, N, O and S, such as OCOCH 3 and SCH 3 , or an organic group that coordinates in a π orbit, and may be monodentate or bidentate. .
【0043】また、高融点金属錯体とシラン系ガスを用
いてTiSi2 を形成する場合は、高融点金属錯体にハ
ロゲンと有機基が含まれていればその配位子の配位比率
によらず適用可能である。すなわち、XとRが配位子で
各々一座配位する場合は、TiX3 Rでも、TiX2 R
2 でも、TiXR3 でもよく、また、複数の種類のXや
Rが含まれる場合は、XやRの種類が異なっていてもよ
い。なお、以上の実施例で高融点金属錯体として4価の
Ti錯体を用いて説明したが、他の価数でもよく、ま
た、V,Co,Ni,Mo,Pd,Wなど他の高融点金
属錯体を用いても同様に本発明を適用することができ
る。高融点金属錯体が固体または液体で蒸気圧が低い場
合は、分解温度以下でソースおよび配管を加熱し反応室
に導入する。また、導入の際にArなどの不活性ガスを
キャリアガスとして用いても良い。When TiSi 2 is formed using a refractory metal complex and a silane-based gas, if the refractory metal complex contains halogen and an organic group, it does not depend on the coordination ratio of its ligand. Applicable. That is, when X and R are each monodentately coordinated with a ligand, even TiX 3 R may have TiX 2 R
2 or TiXR 3 , and when plural kinds of X and R are contained, the kinds of X and R may be different. In the above examples, the tetravalent Ti complex was used as the refractory metal complex, but other valences may be used, and other refractory metals such as V, Co, Ni, Mo, Pd and W may be used. The present invention can be similarly applied to the case where a complex is used. When the refractory metal complex is solid or liquid and has a low vapor pressure, the source and the pipe are heated below the decomposition temperature and introduced into the reaction chamber. Further, an inert gas such as Ar may be used as a carrier gas at the time of introduction.
【0044】さらにまた、前記第2の実施例において、
高融点金属錯体とNH3 とを用いてTiNを形成した
が、TiNに代えて高融点金属の炭化物、硼化物を用い
ても良い。例えば、高融点金属の炭化物を形成する場合
は、高融点金属錯体とCH4 など、高融点金属の硼化物
を形成する場合は、高融点金属錯体とB2 H6 などを用
いて形成することができる。この場合の高融点金属錯体
の配位子はすべてハロゲンでもすべて有機基でもよい。Furthermore, in the second embodiment,
Although TiN was formed by using the refractory metal complex and NH 3 , a refractory metal carbide or boride may be used instead of TiN. For example, when forming a refractory metal carbide, a refractory metal complex and CH 4 or the like, and when forming a refractory metal boride, a refractory metal complex and B 2 H 6 or the like are used. You can In this case, all the ligands of the high melting point metal complex may be halogen or all organic groups.
【0045】加えて、前記実施例では、単結晶シリコン
基板表面と酸化シリコン膜表面との間での選択成長を用
いたが、これに限定されることなく多結晶シリコン膜、
アモルファスシリコン膜等のシリコン表面と、絶縁膜表
面との間で選択成長性を利用するようにしてもよい。In addition, although the selective growth between the surface of the single crystal silicon substrate and the surface of the silicon oxide film is used in the above embodiment, the present invention is not limited to this, and the polycrystalline silicon film,
Selective growth may be used between the surface of a silicon film such as an amorphous silicon film and the surface of an insulating film.
【0046】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施することができる。In addition, various modifications can be made without departing from the scope of the present invention.
【0047】[0047]
【発明の効果】以上説明してきたように、本発明によれ
ば、コンタクトホール内に露呈するシリコン表面に高融
点金属シリサイド膜を選択的に形成するに際し、反応系
のなかに有機基とハロゲン元素の両方を含むようにして
いるため、低温下で選択性よく高融点金属シリサイド膜
を形成することができる。As described above, according to the present invention, when the refractory metal silicide film is selectively formed on the silicon surface exposed in the contact hole, an organic group and a halogen element are provided in the reaction system. Therefore, the refractory metal silicide film can be formed with good selectivity at low temperature.
【図1】本発明の第1の実施例の半導体装置の製造工程
図。FIG. 1 is a manufacturing process diagram of a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例の半導体装置の製造工程
図。FIG. 2 is a manufacturing process diagram of a semiconductor device according to a second embodiment of the present invention.
【図3】従来例の半導体装置の製造工程図。FIG. 3 is a manufacturing process diagram of a conventional semiconductor device.
【図4】従来例の半導体装置の製造工程図。FIG. 4 is a manufacturing process diagram of a conventional semiconductor device.
【図5】従来例の半導体装置の製造方法を用いて形成し
た高融点金属シリサイド膜を示す図。FIG. 5 is a diagram showing a refractory metal silicide film formed by using a conventional semiconductor device manufacturing method.
1 シリコン基板 2 フィールド絶縁膜 3 p+ 不純物拡散層 4 層間絶縁膜 5 コンタクトホール 6 Ti膜 7 TiN膜 8 TiSi2 膜 9 W膜 10 アルミニウム膜またはアルミニウム合金膜1 silicon substrate 2 field insulating film 3 p + impurity diffusion layer 4 interlayer insulating film 5 contact hole 6 Ti film 7 TiN film 8 TiSi 2 film 9 W film 10 aluminum film or aluminum alloy film
Claims (1)
ンタクトホール内に露呈するシリコン表面に高融点金属
シリサイドを選択的に成長せしめるに際し、 有機基とハロゲンとを配位子としてもつ高融点金属錯体
とシラン系ガス、または有機基を配位子としてもつ高融
点金属錯体とシラン系ガスとハロゲンを含むガス、また
は有機基を配位子としてもつ高融点金属錯体とハロゲン
を含むシラン系ガスを用いた選択CVD法によって、シ
リコン表面に選択的に高融点金属シリサイドを成長する
ようにしたことを特徴とする半導体装置の製造方法。1. A refractory metal having an organic group and a halogen as a ligand when selectively growing refractory metal silicide on a silicon surface exposed in a contact hole formed in an insulating film on a semiconductor substrate surface. Gas containing a complex and a silane-based gas, a high-melting point metal complex having an organic group as a ligand and a silane-based gas and a halogen, or a high-melting point metal complex having an organic group as a ligand and a silane-based gas including a halogen. A method of manufacturing a semiconductor device, wherein a refractory metal silicide is selectively grown on a silicon surface by the selective CVD method used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25004792A JPH06104207A (en) | 1992-09-18 | 1992-09-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25004792A JPH06104207A (en) | 1992-09-18 | 1992-09-18 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104207A true JPH06104207A (en) | 1994-04-15 |
Family
ID=17202026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25004792A Pending JPH06104207A (en) | 1992-09-18 | 1992-09-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104207A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010068523A3 (en) * | 2008-12-10 | 2010-08-26 | Intel Corporation | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
-
1992
- 1992-09-18 JP JP25004792A patent/JPH06104207A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010068523A3 (en) * | 2008-12-10 | 2010-08-26 | Intel Corporation | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
| CN102171797A (en) * | 2008-12-10 | 2011-08-31 | 英特尔公司 | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US9209074B2 (en) | Cobalt deposition on barrier surfaces | |
| JP3720966B2 (en) | Selective deposition method for refractory metals | |
| JP3220034B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06163435A (en) | Method for chemical vapor deposition of titanium silicide on semiconductor wafers | |
| KR20080101745A (en) | Atomic Layer Deposition of Tungsten Materials | |
| JPH02256238A (en) | Method and apparatus for growing thin metallic film | |
| JPH0669157A (en) | Method for forming titanium film | |
| JP2565131B2 (en) | Method for manufacturing semiconductor device | |
| TWI738207B (en) | Methods and apparatus for metal silicide deposition | |
| KR100447031B1 (en) | Method of forming tungsten silicide film | |
| JPH05129231A (en) | Electrode wiring | |
| JPH09260306A (en) | Thin film formation method | |
| JPH06104207A (en) | Method for manufacturing semiconductor device | |
| JP2001110750A5 (en) | ||
| JP3156886B2 (en) | Method for manufacturing semiconductor device | |
| US7622388B2 (en) | Methods of forming titanium-containing materials | |
| US6329274B1 (en) | Method of producing semiconductor device | |
| JP2538607B2 (en) | Vapor growth method | |
| JPS621228A (en) | Selective growth method for tungsten silicide | |
| JPH0729850A (en) | Method for manufacturing semiconductor device | |
| KR100218729B1 (en) | Process for forming contact of semiconductor device | |
| JP3287042B2 (en) | Method for manufacturing semiconductor device | |
| JP3191477B2 (en) | Wiring structure and method of manufacturing the same | |
| KR960006436B1 (en) | Manufacturing method of contact plug of semiconductor device |