JPH0590370A - Ｉｃチツプ - Google Patents
ＩｃチツプInfo
- Publication number
- JPH0590370A JPH0590370A JP24868191A JP24868191A JPH0590370A JP H0590370 A JPH0590370 A JP H0590370A JP 24868191 A JP24868191 A JP 24868191A JP 24868191 A JP24868191 A JP 24868191A JP H0590370 A JPH0590370 A JP H0590370A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- protective film
- wiring
- defect analysis
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】装置側に特別な機構を備えなくても、ＩＣチッ
プの不良解析を行うとき、特にＦＩＢ装置で微小加工を
行うとき、チップ上での位置を正確に知ることができる
ＩＣチップを提供することにある。 【構成】多層配線を有するＩＣチップの保護膜５の上に
位置合せ用の凹凸によるパターン６ａを設ける。 【効果】ＩＣチップの不良解析をおこなうとき、特にＦ
ＩＢ装置で微小加工をする場合など、チップ上での位置
を正確に知りたいときに、装置側に特別な機構を備える
ことなく容易に位置検出が可能となる。
プの不良解析を行うとき、特にＦＩＢ装置で微小加工を
行うとき、チップ上での位置を正確に知ることができる
ＩＣチップを提供することにある。 【構成】多層配線を有するＩＣチップの保護膜５の上に
位置合せ用の凹凸によるパターン６ａを設ける。 【効果】ＩＣチップの不良解析をおこなうとき、特にＦ
ＩＢ装置で微小加工をする場合など、チップ上での位置
を正確に知りたいときに、装置側に特別な機構を備える
ことなく容易に位置検出が可能となる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣチップに関し、特に
多層配線を用いたＩＣチップに関する。
多層配線を用いたＩＣチップに関する。
【０００２】
【従来の技術】近年、ＩＣチップは配線の配置の自由度
の増加による素子密度の向上や動作速度の向上をめざし
て、多層配線が多く使用されるようになった。この多層
配線はプロセス面から見ると段差部の高低差が増大し、
数も増加するため製造上では段差部への配線膜の被覆率
の悪化による製品歩留の低下、信頼性上では段差部への
応力や電流の集中による断線不良の発生が問題となって
いる。このような問題をさけるため、配線の層間膜をエ
ッチングしたり、層間に有機膜を使用するなど、平坦化
の手法が取られるようになった。
の増加による素子密度の向上や動作速度の向上をめざし
て、多層配線が多く使用されるようになった。この多層
配線はプロセス面から見ると段差部の高低差が増大し、
数も増加するため製造上では段差部への配線膜の被覆率
の悪化による製品歩留の低下、信頼性上では段差部への
応力や電流の集中による断線不良の発生が問題となって
いる。このような問題をさけるため、配線の層間膜をエ
ッチングしたり、層間に有機膜を使用するなど、平坦化
の手法が取られるようになった。
【０００３】一方、近年の微細加工で製造されたＩＣチ
ップの不良解析は年々高度化し、現在はホットエレクト
ロン顕微鏡，Ｅｌｅｃｔｒｏｎ−Ｂｅａｍテスター（Ｅ
Ｂテスター）、Ｆｏｒｃｕｓｅｄ−ＩｏｎＢｅａｍ装置
（ＦＩＢ）などにより素子レベルでの不良解析が可能に
なってきている。
ップの不良解析は年々高度化し、現在はホットエレクト
ロン顕微鏡，Ｅｌｅｃｔｒｏｎ−Ｂｅａｍテスター（Ｅ
Ｂテスター）、Ｆｏｒｃｕｓｅｄ−ＩｏｎＢｅａｍ装置
（ＦＩＢ）などにより素子レベルでの不良解析が可能に
なってきている。
【０００４】特にＦＩＢは集束されたイオンビームによ
り絶縁膜の穴あけや配線の切断・接続・信号測定用のパ
ッドの形成などの微細加工が可能である。
り絶縁膜の穴あけや配線の切断・接続・信号測定用のパ
ッドの形成などの微細加工が可能である。
【０００５】
【発明が解決しようとする課題】ＩＣチップの不良解析
をおこなうときに用いる走査型電子顕微鏡（ＳＥＭ）や
フォーカスドイオンビーム装置（ＦＩＢ）の走査型イオ
ン顕微鏡（ＳＩＭ）像は電子を利用して物質の形状を拡
大し観察しているが、光学顕微鏡と異なり下層の情報が
検出できないため表面の凹凸を利用してチップ内での位
置を検出している。
をおこなうときに用いる走査型電子顕微鏡（ＳＥＭ）や
フォーカスドイオンビーム装置（ＦＩＢ）の走査型イオ
ン顕微鏡（ＳＩＭ）像は電子を利用して物質の形状を拡
大し観察しているが、光学顕微鏡と異なり下層の情報が
検出できないため表面の凹凸を利用してチップ内での位
置を検出している。
【０００６】しかし、前述の平坦化手法を用いた多層配
線のＩＣチップでは下層の配線の凹凸が表面に現われな
いために不良解析時、特にＦＩＢ装置でイオンにより層
間膜に穴を開けて配線の切断・接続加工をする場合に位
置の検出が困難である。
線のＩＣチップでは下層の配線の凹凸が表面に現われな
いために不良解析時、特にＦＩＢ装置でイオンにより層
間膜に穴を開けて配線の切断・接続加工をする場合に位
置の検出が困難である。
【０００７】現在、これらの装置にはＣＡＤと接続して
マスクデータを入力し、マスクデータ上の位置から実際
の位置を検出する機構を持ったものもあるが、このよう
な機構は高価であること、マスクデータの取り扱いが複
雑であることなどの問題点があった。
マスクデータを入力し、マスクデータ上の位置から実際
の位置を検出する機構を持ったものもあるが、このよう
な機構は高価であること、マスクデータの取り扱いが複
雑であることなどの問題点があった。
【０００８】本発明の目的は、装置側に特別な機構を備
えなくても、ＩＣチップの不良解析を行うとき、特にＦ
ＩＢ装置で微小加工を行うときチップ上での位置を正確
に知ることができるＩＣチップを提供することにある。
えなくても、ＩＣチップの不良解析を行うとき、特にＦ
ＩＢ装置で微小加工を行うときチップ上での位置を正確
に知ることができるＩＣチップを提供することにある。
【０００９】
【課題を解決するための手段】本発明のＩＣチップは保
護膜上に不良解析時、特にＦＩＢ装置での配線加工など
に使用する位置検出用のパターンを備えている。
護膜上に不良解析時、特にＦＩＢ装置での配線加工など
に使用する位置検出用のパターンを備えている。
【００１０】
【実施例】以下に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＩＣチップの斜視および
断面図である。ＩＣチップはシリコン基板上に第１配線
層２，層間膜３，第２配線層４，保護膜５からなる多層
配線構造になっている。
る。図１は本発明の一実施例のＩＣチップの斜視および
断面図である。ＩＣチップはシリコン基板上に第１配線
層２，層間膜３，第２配線層４，保護膜５からなる多層
配線構造になっている。
【００１１】この保護膜の最上部に位置検出用の格子状
パターン６が設けてある。この格子状パターンを一定間
隔で保護膜上に配置することによりチップ上での位置を
実際の像を見ながら検出することができる。
パターン６が設けてある。この格子状パターンを一定間
隔で保護膜上に配置することによりチップ上での位置を
実際の像を見ながら検出することができる。
【００１２】図２は本発明の第二の実施例のＩＣチップ
の斜視および断面図である。ＩＣチップの構成は図１と
同様である。この実施例では保護膜上のパターンを下層
配線である第一配線と同じにすることにより、位置検出
の困難な下層配線の位置決めがさらに容易に行える。ま
た、このパターンをホトリソグラフィ技術を用いて作成
するとき第一配線層のマスクがそのまま使用できるた
め、別にマスクを用意する必要がない。
の斜視および断面図である。ＩＣチップの構成は図１と
同様である。この実施例では保護膜上のパターンを下層
配線である第一配線と同じにすることにより、位置検出
の困難な下層配線の位置決めがさらに容易に行える。ま
た、このパターンをホトリソグラフィ技術を用いて作成
するとき第一配線層のマスクがそのまま使用できるた
め、別にマスクを用意する必要がない。
【００１３】
【発明の効果】以上説明したように本発明ではＩＣチッ
プの保護膜上に位置検出用の凹凸によるパターンを設け
ることにより、ＩＣチップの不良解析をおこなうとき、
特にＦＩＢ装置で微小加工をする場合など、チップ上で
の位置を正確に知りたいときに、装置側に特別な機構を
備えることなく容易に位置検出が可能という効果を有す
る。
プの保護膜上に位置検出用の凹凸によるパターンを設け
ることにより、ＩＣチップの不良解析をおこなうとき、
特にＦＩＢ装置で微小加工をする場合など、チップ上で
の位置を正確に知りたいときに、装置側に特別な機構を
備えることなく容易に位置検出が可能という効果を有す
る。
【図１】本発明の一実施例のＩＣチップの斜視および断
面図である。
面図である。
【図２】本発明の第２の実施例のＩＣチップの斜視およ
び断面図である。
び断面図である。
１ シリコン基板 ２ 第１配線層 ３ 層間膜 ４ 第２配線層 ５ 保護膜 ６ａ，６ｂ 位置合せ用パターン
Claims (1)
- 【請求項１】 チップの保護膜上に位置検出用の凹凸に
よるパターンを有することを特徴とするＩＣチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868191A JPH0590370A (ja) | 1991-09-27 | 1991-09-27 | Ｉｃチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868191A JPH0590370A (ja) | 1991-09-27 | 1991-09-27 | Ｉｃチツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590370A true JPH0590370A (ja) | 1993-04-09 |
Family
ID=17181750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24868191A Pending JPH0590370A (ja) | 1991-09-27 | 1991-09-27 | Ｉｃチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639226B2 (en) | 2001-06-27 | 2003-10-28 | Fujitsu Limited | Focused ion beam equipment and focused ion beam processing method using same |
-
1991
- 1991-09-27 JP JP24868191A patent/JPH0590370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639226B2 (en) | 2001-06-27 | 2003-10-28 | Fujitsu Limited | Focused ion beam equipment and focused ion beam processing method using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642106B2 (en) | Methods for identifying an allowable process margin for integrated circuits | |
| JP3175765B2 (ja) | 半導体ウエハーの検査方法 | |
| JP7299952B2 (ja) | 半導体ユニットのテスト方法 | |
| US7772590B2 (en) | Metal comb structures, methods for their fabrication and failure analysis | |
| JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
| KR100267483B1 (ko) | 바이어 홀 개구 검사용 첵크 패턴 | |
| KR20070018527A (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| US5448650A (en) | Thin-film latent open optical detection with template-based feature extraction | |
| JPH0590370A (ja) | Ｉｃチツプ | |
| JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
| US7171035B2 (en) | Alignment mark for e-beam inspection of a semiconductor wafer | |
| JP4679299B2 (ja) | 検査方法、検査装置および半導体装置の製造方法 | |
| JPH09306910A (ja) | 半導体装置 | |
| CN100440434C (zh) | 半导体器件制造方法 | |
| JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
| KR20220053293A (ko) | 테스트 더미 패턴을 갖는 반도체 장치, 그것의 제조방법 및 테스트 더미 패턴을 이용한 불량 검사 방법 | |
| JPH08162383A (ja) | 重ね合わせ精度評価パターンおよびこれを用いた評価方法 | |
| JPH1126343A (ja) | 半導体装置及びそのマスク位置合わせズレ寸法測定方法 | |
| JP2008187032A (ja) | 半導体ウエハ、半導体ウエハの製造方法および半導体チップ | |
| US20070019859A1 (en) | Method for measuring registration | |
| JP2002124447A (ja) | リソグラフィー条件のマージン検出方法および半導体装置の製造方法 | |
| JPH11340131A (ja) | 半導体集積回路の製造方法 | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| KR100583169B1 (ko) | 하전 입자빔 분석 장비를 이용한 하부 금속층 회로 수정방법 | |
| JPH08274178A (ja) | 半導体装置の製造方法 |