JPH0583308A - Digital modulation signal generator - Google Patents
Digital modulation signal generatorInfo
- Publication number
- JPH0583308A JPH0583308A JP3238206A JP23820691A JPH0583308A JP H0583308 A JPH0583308 A JP H0583308A JP 3238206 A JP3238206 A JP 3238206A JP 23820691 A JP23820691 A JP 23820691A JP H0583308 A JPH0583308 A JP H0583308A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bias
- bias circuit
- signals
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ディジタル無線通信機
器に関し、特に信号源として利用される直交変調機能を
有する信号発生器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital radio communication device, and more particularly to a signal generator having a quadrature modulation function used as a signal source.
【0002】[0002]
【従来の技術】従来の実施例の構成図を図4に示す。直
交変調器においてミキサが理想的でないことにより、出
力にローカル信号が漏れ、また、この漏れ量は温度変化
によっても変動する。図4はこのローカル信号の漏れを
減少させている実施例である。図4において入力データ
列はシリアル・パラレル変換器1で変換され、Iチャネ
ル及びQチャネルに分離される。それぞれの信号はディ
ジタル・フィルタ2a、2b、D/A変換器3a、3
b、ローパスフィルタ4a、4bにより処理された後、
ローカル信号源5の出力cosωLt及び90°位相器
8の出力−sinωLtがミキサ6a、6bによりミキ
シングされ、加算器9によりそれぞれを加算され、周波
数変換器10及びレベル調整器11により出力される。
ミキサ6a、6bとして使用するミキサの構成例を図5
及び図6に示す。図5のダブルバランス・ミキサにおい
てはI信号101及びQ信号102の直流バイアスを、
図6のギルバート型掛算器においてはI信号101aと
I信号の反転信号101bの直流バイアスの相対値及び
Q信号102aとQ信号の反転信号102bの直流バイ
アスの相対値をそれぞれ図4における直流バイアス回路
7で調整することによって、ローカル信号100、10
0a及びローカル信号の反転信号100bの漏れを減少
させることが可能である。103、103a及び103
bはミキシングされた出力である。そして、図4の構成
において、ローカル信号100、100a及びローカル
信号の反転信号100bの漏れはミキサ6a、6bを直
流バイアス回路7により手動で調整するか、若しくは直
流バイアス回路7の直流バイアス値を固定にして減少さ
せていた。2. Description of the Related Art A block diagram of a conventional embodiment is shown in FIG. Since the mixer is not ideal in the quadrature modulator, the local signal leaks to the output, and the leak amount also changes depending on the temperature change. FIG. 4 shows an embodiment in which the leakage of the local signal is reduced. In FIG. 4, the input data string is converted by the serial / parallel converter 1 and separated into I channel and Q channel. The respective signals are digital filters 2a, 2b, D / A converters 3a, 3
b, after being processed by the low-pass filters 4a and 4b,
Output cos .omega L t and 90 ° outputs -sinω L t phaser 8 of the local signal source 5 is mixed by the mixer 6a, 6b, are added respectively by adders 9, output by the frequency converter 10 and a level adjuster 11 To be done.
FIG. 5 shows a configuration example of a mixer used as the mixers 6a and 6b.
And shown in FIG. In the double balance mixer of FIG. 5, the DC bias of the I signal 101 and the Q signal 102 is
In the Gilbert-type multiplier shown in FIG. 6, the relative value of the DC bias of the I signal 101a and the inverted signal 101b of the I signal and the relative value of the DC bias of the Q signal 102a and the inverted signal 102b of the Q signal are respectively set to the DC bias circuit in FIG. By adjusting the local signal 100, 10
It is possible to reduce the leakage of 0a and the inverted signal 100b of the local signal. 103, 103a and 103
b is the mixed output. In the configuration of FIG. 4, the leakage of the local signals 100 and 100a and the inverted signal 100b of the local signal is manually adjusted by the DC bias circuit 7 or the DC bias value of the DC bias circuit 7 is fixed. And it was decreasing.
【0003】[0003]
【発明が解決しようとする課題】しかし、調整が手動あ
るので頻繁に調整することは手間がかかり、また、直流
バイアス値を固定にしてしまうと周囲温度の変化等に対
して随時調整することはできない。従って本発明の目的
は、校正時において、直流バイアス回路を自動制御する
ことにより、ミキサの特性に起因するローカル信号の漏
れのないディジタル変調信号発生器を実現することにあ
る。However, since the adjustment is manual, frequent adjustment is troublesome, and if the DC bias value is fixed, it is not possible to adjust it at any time with respect to changes in ambient temperature. Can not. Therefore, an object of the present invention is to realize a digital modulation signal generator that does not leak a local signal due to the characteristics of a mixer by automatically controlling a DC bias circuit during calibration.
【0004】[0004]
【課題を解決するための手段】このような目的を達成す
るために、本発明では、データ信号列をディジタル処理
し、Iチャネル及びQチャネル信号を得るディジタル信
号処理器と、前記2信号をアナログ信号に変換し、この
アナログ信号の各々で搬送波の同相成分及び直交成分を
変調して直交変調波を得る直交変調信号発生器と、前記
直交変調波を周波数変換し、レベル調整して出力する出
力器を備えたディジタル変調信号発生器において、前記
ディジタル信号処理器に設けられた直流バイアス回路
と、前記I及びQチャネル信号にそれぞれ前記直流バイ
アス回路からの直流バイアスを加算する加算器と、この
加算器へ入力する前記I及びQチャネル信号を開閉する
スイッチと、前記直交変調波中のローカル信号の漏れを
検知する検知器と、この検知器の出力により前記直流バ
イアス回路を制御し、また前記スイッチを制御する制御
器を設けたことを特徴とするものである。In order to achieve such an object, in the present invention, a digital signal processor for digitally processing a data signal sequence to obtain I channel and Q channel signals, and the two signals are analog. A quadrature modulation signal generator that converts the signal into a signal and modulates the in-phase component and quadrature component of a carrier wave with each of the analog signals to obtain a quadrature modulation wave, and an output that performs frequency conversion of the quadrature modulation wave, adjusts the level, and outputs In a digital modulation signal generator including a converter, a DC bias circuit provided in the digital signal processor, an adder for adding the DC bias from the DC bias circuit to the I and Q channel signals, respectively, and the addition A switch that opens and closes the I and Q channel signals that are input to the detector, and a detector that detects leakage of a local signal in the quadrature modulated wave, In which the the output of the detector to control the DC bias circuit, also characterized in that a controller for controlling the switch.
【0005】[0005]
【作用】校正時において、ローカル信号の漏れを最小と
なるよう直流バイアス値を設定することにより、ローカ
ル信号の漏れの少ないディジタル変調信号を発生するこ
とができる。In the calibration, by setting the DC bias value so that the leakage of the local signal is minimized, it is possible to generate the digital modulation signal with less leakage of the local signal.
【0006】[0006]
【実施例】以下本発明を図面を用いて詳細に説明する。
図1は本発明に係るディジタル変調信号発生器の実施例
である。図1において、図4に示す従来例と同一要素に
は同一符号を付して重複する説明を省略する。分波器1
3はバンドパスフィルタ14に接続し、バンドパスフィ
ルタ14はパワー検出器15に接続し、パワー検出器1
5はA/D変換器16に接続する。A/D変換器16の
出力は制御器17に入力する。直流バイアス回路18及
びスイッチ19a、19bは制御信号により制御器17
に接続される。ディジタル・フィルタ2a、2bの出力
はスイッチ19a、19b及び加算器20a、20bを
介してD/A変換器3a、3bに接続される。直流バイ
アス回路18の出力は加算器20a、20bに入力す
る。入力データ列はシリアル・パラレル変換器1で変換
され、Iチャネル及びQチャネルに分離される。この信
号はディジタル・フィルタ2a、2bにより帯域制限さ
れ、スイッチ19a、19bを介して加算器20a、2
0bに接続される。前記2つの信号は加算器20a、2
0bにより直流バイアス回路18の2つの出力とそれぞ
れ加算され、D/A変換器3a、3bによりアナログ信
号となる。これらのアナログ信号はローパスフィルタ4
a、4bによりD/A変換器3a、3bのクロック成分
を除去された後、ローカル信号源5の出力cosωLt
及び90°位相器8の出力−sinωLtがミキサ6
a、6bによりミキシングされ、分波器12より合成さ
れ直交変調を行う。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings.
FIG. 1 shows an embodiment of a digital modulation signal generator according to the present invention. In FIG. 1, the same elements as those of the conventional example shown in FIG. Duplexer 1
3 is connected to the bandpass filter 14, the bandpass filter 14 is connected to the power detector 15, and the power detector 1
5 is connected to the A / D converter 16. The output of the A / D converter 16 is input to the controller 17. The DC bias circuit 18 and the switches 19a and 19b control the controller 17 according to the control signal.
Connected to. The outputs of the digital filters 2a and 2b are connected to the D / A converters 3a and 3b via the switches 19a and 19b and the adders 20a and 20b. The output of the DC bias circuit 18 is input to the adders 20a and 20b. The input data string is converted by the serial / parallel converter 1 and separated into I channel and Q channel. This signal is band-limited by the digital filters 2a and 2b, and is added via the switches 19a and 19b to the adders 20a and 2b.
0b. The two signals are added by the adders 20a, 2
0b adds the two outputs of the DC bias circuit 18, respectively, and the D / A converters 3a and 3b produce analog signals. These analog signals are low pass filter 4
After the clock components of the D / A converters 3a and 3b are removed by a and 4b, the output cos ω L t of the local signal source 5 is removed.
And the output of the 90 ° phase shifter −sin ω L t is the mixer 6
The signals are mixed by a and 6b and combined by the demultiplexer 12 to perform quadrature modulation.
【0007】分波器13により取り出した直交変調信号
はバンドパスフィルタ14により帯域制限され、パワー
検出器15により検出された信号はA/D変換器16で
ディジタル信号に変換される。このディジタル信号によ
り制御器17は直流バイアス制御信号を発生し、また、
スイッチ制御信号を発生する。これらの制御信号はそれ
ぞれ直流バイアス回路18及びスイッチ19a、19b
を制御する。50はバンドパスフィルタ14、パワー検
出器15及びA/D変換器16から成るローカル信号の
漏れレベル検出器である。The quadrature modulation signal extracted by the demultiplexer 13 is band-limited by the bandpass filter 14, and the signal detected by the power detector 15 is converted into a digital signal by the A / D converter 16. This digital signal causes the controller 17 to generate a DC bias control signal, and
Generates a switch control signal. These control signals are applied to the DC bias circuit 18 and the switches 19a and 19b, respectively.
To control. Reference numeral 50 is a local signal leakage level detector including a bandpass filter 14, a power detector 15, and an A / D converter 16.
【0008】ローカル信号の漏れを最小となるよう、校
正の指令を前記制御器17に入力すると図3に示すフロ
ーチャートに従って、ローカル信号の漏れを最小、例え
ば−60dBc以下等、にすべく、直流バイアス回路1
8の出力を調整する。つまり、制御器17は前記校正の
指令によりスイッチ19a、19bを開放にし、I及び
Qチャネル信号を切断する。A/D変換器16の出力を
読み取り”a”とする。Iチャネルの直流バイアスを直
流バイアス回路18によりΔVだけ増加させる。ここ
で、A/D変換器16の出力を読み取り”b”とする。
もし、”a>b”であればaにbの値を代入し、”a<
b”若しくは”a=b”となるまで図3中イ及びロの操
作を繰り返す。もし、”a<b”若しくは”a=b”で
あればaにbの値を代入し、Iチャネルの直流バイアス
を直流バイアス回路18によりΔVだけ減少させる。次
にQチャネルの直流バイアスを直流バイアス回路18に
よりΔVだけ増加させる。ここで、A/D変換器16の
出力を読み取り”b”とする。もし、”a>b”であれ
ばaにbの値を代入し、”a<b”若しくは”a=b”
となるまで図3中ハ及びニの操作を繰り返す。もし、”
a<b”若しくは”a=b”であればaにbの値を代入
し、Qチャネルの直流バイアスを直流バイアス回路18
によりΔVだけ減少させる。次にIチャネルの直流バイ
アスを直流バイアス回路18によりΔVだけ減少させ
る。ここで、A/D変換器16の出力を読み取り”b”
とする。もし、”a>b”であればaにbの値を代入
し、”a<b”若しくは”a=b”となるまで図3中ホ
及びヘの操作を繰り返す。もし、”a<b”若しくは”
a=b”であればaにbの値を代入し、Iチャネルの直
流バイアスを直流バイアス回路18によりΔVだけ増加
させる。次にQチャネルの直流バイアスを直流バイアス
回路18によりΔVだけ減少させる。ここで、A/D変
換器16の出力を読み取り”b”とする。もし、”a>
b”であればaにbの値を代入し、”a<b”若しく
は”a=b”となるまで図3中ト及びチの操作を繰り返
す。もし、”a<b”若しくは”a=b”であればaに
bの値を代入し、Qチャネルの直流バイアスを直流バイ
アス回路18によりΔVだけ増加させる。ここで、も
し、”a”が−60dB以下になっていなければ図3中
イ及びロの操作の戻り、前述の一連の操作を行う。”
a”が−60dBc以下であれば校正終了とみなし、制
御器17によりスイッチ19a、19bを短絡にしてI
及びQチャネル信号を接続する。When a calibration command is input to the controller 17 so as to minimize the leakage of the local signal, the DC bias is set in accordance with the flow chart shown in FIG. 3 so as to minimize the leakage of the local signal, for example, -60 dBc or less. Circuit 1
Adjust the output of 8. That is, the controller 17 opens the switches 19a and 19b and disconnects the I and Q channel signals according to the calibration command. The output of the A / D converter 16 is read and designated as "a". The DC bias of the I channel is increased by ΔV by the DC bias circuit 18. Here, the output of the A / D converter 16 is read and designated as "b".
If "a>b", the value of b is substituted for a, and "a <
3 are repeated until “b” or “a = b”. If “a <b” or “a = b”, the value of b is substituted for a and the I channel The DC bias is reduced by ΔV by the DC bias circuit 18. Next, the DC bias of the Q channel is increased by ΔV by the DC bias circuit 18. Here, the output of the A / D converter 16 is read and designated as “b”. If "a>b", the value of b is substituted for a, and "a <b" or "a = b"
The operations of C and D in FIG. 3 are repeated until if,"
If a <b ”or“ a = b ”, the value of b is substituted for a to set the DC bias of the Q channel to the DC bias circuit 18
Reduces by ΔV. Next, the DC bias of the I channel is reduced by ΔV by the DC bias circuit 18. Here, the output of the A / D converter 16 is read and "b" is read.
And If "a>b", the value of b is substituted for a, and the operations of e and f in FIG. 3 are repeated until "a <b" or "a = b". If "a <b" or "
If a = b ″, the value of b is substituted for a and the DC bias of the I channel is increased by ΔV by the DC bias circuit 18. Next, the DC bias of the Q channel is decreased by ΔV by the DC bias circuit 18. Here, the output of the A / D converter 16 is read and designated as "b." If "a>"
In the case of "b", the value of "b" is substituted for "a", and the operations of G and C in Fig. 3 are repeated until "a <b" or "a = b". In the case of b ″, the value of b is substituted for a and the DC bias of the Q channel is increased by ΔV by the DC bias circuit 18. Here, if “a” is not less than −60 dB, then in FIG. Return the operation of b and b, and perform the series of operations described above. ”
If "a" is -60 dBc or less, it is considered that the calibration is completed, and the controller 17 short-circuits the switches 19a and 19b.
And the Q channel signal.
【0009】なお、図6に示すギルバート型掛算器等を
ミキサとして用いる場合、I信号及びQ信号はそれぞれ
差動入力となる。従ってこの場合、図2に示すようにQ
信号に対しては差動増幅器21を用い、直流バイアスを
非反転信号に対しては差動増幅器21から、反転信号に
対しては容量23により直流分を除去した後、固定直流
バイアス回路22より供給する。I信号についても図2
に示す要領で直流バイアス供給する。図2において6c
はギルバート型掛算器である。When the Gilbert type multiplier shown in FIG. 6 is used as a mixer, the I signal and the Q signal are differential inputs. Therefore, in this case, as shown in FIG.
A differential amplifier 21 is used for signals, a DC bias is removed from the differential amplifier 21 for non-inverted signals, and a DC component is removed for inverted signals by a capacitor 23. Supply. The I signal is also shown in FIG.
Supply the DC bias as shown in. 6c in FIG.
Is a Gilbert-type multiplier.
【0010】[0010]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。すなわち、校正
時に制御器により自動的に直流バイアスを制御して、ロ
ーカル信号の漏れが最小となるように調整することが可
能である。また、必要に応じて校正を再度行うことによ
り、周囲温度の変化に対してもローカル信号の漏れを小
さくすることが可能である。As is clear from the above description,
The present invention has the following effects. That is, it is possible to automatically control the DC bias by the controller at the time of calibration and adjust so that the leakage of the local signal is minimized. In addition, it is possible to reduce the leakage of the local signal even when the ambient temperature changes by performing the calibration again as necessary.
【図1】本発明に係るディジタル変調信号発生器の実施
例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of a digital modulation signal generator according to the present invention.
【図2】図1のディジタル変調信号発生器におけるギル
バート型掛算器の接続方法を示す構成図である。FIG. 2 is a configuration diagram showing a connection method of Gilbert type multipliers in the digital modulation signal generator of FIG.
【図3】図1のディジタル変調信号発生器の校正動作を
示すフロー図である。FIG. 3 is a flowchart showing a calibration operation of the digital modulation signal generator of FIG.
【図4】従来のディジタル変調信号発生器の実施例を示
す構成図である。FIG. 4 is a configuration diagram showing an embodiment of a conventional digital modulation signal generator.
【図5】ダブルバランス・ミキサの構成を示す回路図で
ある。FIG. 5 is a circuit diagram showing a configuration of a double balance mixer.
【図6】ギルバート型掛算器によるミキサの構成を示す
回路図である。FIG. 6 is a circuit diagram showing a configuration of a mixer including a Gilbert-type multiplier.
1 シリアル・パラレル変換器 2 ディジタル・フィルタ 3 D/A変換器 4 ローパスフィルタ 5 ローカル信号源 6 ミキサ 7,18,22 直流バイアス回路 8 位相器 9,20 加算器 10 周波数変換器 11 レベル調整器 12,13 分波器 14 バンドパスフィルタ 15 パワー検出器 16 A/D変換器 17 制御器 19 スイッチ 21 差動増幅器 23 容量 50 ローカル信号の漏れレベル検出器 100 ローカル信号 101 I信号 102 Q信号 103 出力信号 1 serial-parallel converter 2 digital filter 3 D / A converter 4 low-pass filter 5 local signal source 6 mixer 7, 18, 22 DC bias circuit 8 phaser 9, 20 adder 10 frequency converter 11 level adjuster 12 , 13 demultiplexer 14 band pass filter 15 power detector 16 A / D converter 17 controller 19 switch 21 differential amplifier 23 capacitance 50 local signal leakage level detector 100 local signal 101 I signal 102 Q signal 103 output signal
Claims (1)
ネル及びQチャネル信号を得るディジタル信号処理器
と、前記2信号をアナログ信号に変換し、このアナログ
信号の各々で搬送波の同相成分及び直交成分を変調して
直交変調波を得る直交変調信号発生器と、前記直交変調
波を周波数変換し、レベル調整して出力する出力器を備
えたディジタル変調信号発生器において、 前記ディジタル信号処理器に設けられた直流バイアス回
路と、 前記I及びQチャネル信号にそれぞれ前記直流バイアス
回路からの直流バイアスを加算する加算器と、 この加算器へ入力する前記I及びQチャネル信号を開閉
するスイッチと、 前記直交変調波中のローカル信号の漏れを検知する検知
器と、 この検知器の出力により前記直流バイアス回路を制御
し、また前記スイッチを制御する制御器を設けたことを
特徴とするディジタル変調信号発生器。1. A digital signal processor for digitally processing a data signal sequence to obtain I-channel and Q-channel signals, and converting the two signals into analog signals, and the in-phase component and quadrature component of a carrier wave in each of these analog signals. A quadrature modulation signal generator for modulating a quadrature to obtain a quadrature modulation wave; A DC bias circuit, an adder for adding the DC bias from the DC bias circuit to the I and Q channel signals, a switch for opening and closing the I and Q channel signals input to the adder, A detector for detecting the leakage of the local signal in the modulated wave, and controlling the DC bias circuit by the output of this detector, Digital modulation signal generator, characterized in that a controller for controlling the serial switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238206A JPH0583308A (en) | 1991-09-18 | 1991-09-18 | Digital modulation signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238206A JPH0583308A (en) | 1991-09-18 | 1991-09-18 | Digital modulation signal generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583308A true JPH0583308A (en) | 1993-04-02 |
Family
ID=17026730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238206A Pending JPH0583308A (en) | 1991-09-18 | 1991-09-18 | Digital modulation signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583308A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11248764A (en) * | 1997-12-22 | 1999-09-17 | Rohde & Schwarz Gmbh & Co Kg | Method for decision and compensation of transfer function of measuring apparatus, especially of spectrum analyzer |
| JP2011024232A (en) * | 2010-08-18 | 2011-02-03 | Renesas Electronics Corp | Semiconductor integrated circuit for communication |
| JP2018042130A (en) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | Frequency converter, radar device, wireless device, and receiving device |
-
1991
- 1991-09-18 JP JP3238206A patent/JPH0583308A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11248764A (en) * | 1997-12-22 | 1999-09-17 | Rohde & Schwarz Gmbh & Co Kg | Method for decision and compensation of transfer function of measuring apparatus, especially of spectrum analyzer |
| JP2011024232A (en) * | 2010-08-18 | 2011-02-03 | Renesas Electronics Corp | Semiconductor integrated circuit for communication |
| JP2018042130A (en) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | Frequency converter, radar device, wireless device, and receiving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162763A (en) | Single sideband modulator for translating baseband signals to radio frequency in single stage | |
| US6298093B1 (en) | Apparatus and method for phase and frequency digital modulation | |
| KR960015277B1 (en) | Double branch receiver | |
| RU2156538C2 (en) | Method and device for automatic regulation of amplification and elimination of constant drift in quadrature modulation receiver | |
| US6317589B1 (en) | Radio receiver and method of operation | |
| US7010280B1 (en) | Linear RF power amplifier and transmitter | |
| JP3464630B2 (en) | Local oscillator leak cancel circuit | |
| JP2000286915A (en) | Signal modulation circuit and signal modulation method | |
| US6002923A (en) | Signal generation in a communications transmitter | |
| US6836646B2 (en) | Circuit and method for compensating for non-linear distortion | |
| JP2005510105A (en) | Phase adjustment based on prestored phase information for transmitters with transmitter chains | |
| JPH02182060A (en) | Modulator | |
| US5293407A (en) | Digital modulator with digital power control circuit | |
| JP2000209291A (en) | Quadrature modulator | |
| JPH01135223A (en) | frequency difference detector | |
| US6731917B1 (en) | Method and apparatus for minimizing image power in the output of a receiver circuit | |
| JP3570843B2 (en) | Phase modulator | |
| US6618096B1 (en) | System and method for adaptively balancing quadrature modulators for vestigial-sideband generation | |
| JPH0583308A (en) | Digital modulation signal generator | |
| GB2326037A (en) | Maintaining signals in phase quadrature | |
| JPH11341091A (en) | Automatic gain control circuit | |
| US4312032A (en) | RF Power control apparatus | |
| US6930563B2 (en) | Self-adjusting I-Q modulator system | |
| US20040066857A1 (en) | Reducing I/Q imbalance through image rejection | |
| JP3259100B2 (en) | Modulator |