JPH0561433A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH0561433A JPH0561433A JP3221620A JP22162091A JPH0561433A JP H0561433 A JPH0561433 A JP H0561433A JP 3221620 A JP3221620 A JP 3221620A JP 22162091 A JP22162091 A JP 22162091A JP H0561433 A JPH0561433 A JP H0561433A
- Authority
- JP
- Japan
- Prior art keywords
- state
- output
- power consumption
- driver
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【構成】フラットパネルインターフェイス回路を含む表
示制御回路で、通常動作以外に消費電力削減動作モード
があり、かつ、前記消費電力削減動作モードの時、前記
インターフェース回路の出力をハイインピーダンスとす
る。 【効果】出力をハイインピーダンスとすることにより、
次段に接続されているデバイスへの出力端子からのリー
ク電流を遮断することが可能となる。
示制御回路で、通常動作以外に消費電力削減動作モード
があり、かつ、前記消費電力削減動作モードの時、前記
インターフェース回路の出力をハイインピーダンスとす
る。 【効果】出力をハイインピーダンスとすることにより、
次段に接続されているデバイスへの出力端子からのリー
ク電流を遮断することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、フラットパネルインタ
ーフェイス回路を含む表示制御回路に関するものであ
る。
ーフェイス回路を含む表示制御回路に関するものであ
る。
【０００２】
【発明の概要】本発明は、フラットパネルインターフェ
イス回路において、フラットパネルとのインターフェイ
スのための通常動作状態（以後、ノーマルモードと称
す）以外に、低消費電力を目的とした動作状態（以後、
パワーセーブモードと称す）持ち、パワーセーブモード
の際、出力をハイインピーダンス状態にして、消費電力
の削減強化を実現したものである。
イス回路において、フラットパネルとのインターフェイ
スのための通常動作状態（以後、ノーマルモードと称
す）以外に、低消費電力を目的とした動作状態（以後、
パワーセーブモードと称す）持ち、パワーセーブモード
の際、出力をハイインピーダンス状態にして、消費電力
の削減強化を実現したものである。
【０００３】
【従来の技術】従来のフラットパネルインターフェイス
回路は、パワーセーブモードを持たず、ノーマルモード
のみをサポートしていた。また、パワーセーブモードを
有するものでも、インターフェイスの出力部に関しては
ハイレベル、またはローレベルに固定するだけのもので
あった。
回路は、パワーセーブモードを持たず、ノーマルモード
のみをサポートしていた。また、パワーセーブモードを
有するものでも、インターフェイスの出力部に関しては
ハイレベル、またはローレベルに固定するだけのもので
あった。
【０００４】低消費電力化のポイントとして、冗長回路
の削減があり、パワーセーブモード時には、回路のスト
ップ、また、出力部をハイレベル（以後、Ｈと称す）ま
たはローレベル（以後、Ｌと称す）に固定していた。
の削減があり、パワーセーブモード時には、回路のスト
ップ、また、出力部をハイレベル（以後、Ｈと称す）ま
たはローレベル（以後、Ｌと称す）に固定していた。
【０００５】しかし、出力部のドライバーを固定しただ
けではドライバー部の消費電力は削減されるが、前期ド
ライバーに接続されているデバイスには電流が流れてし
まう。
けではドライバー部の消費電力は削減されるが、前期ド
ライバーに接続されているデバイスには電流が流れてし
まう。
【０００６】図２において、いま、２１のＬＣＤコント
ローラはパワーセーブモードにあるとする。２１のＬＣ
Ｄコントローラの電源スイッチである２９はオン状態、
２３のＬＣＤドライバーの電源スイッチである２０は、
２９のＬＣＤコントローラがパワーセーブモードである
ためオフ状態であるとする。また、前記２１のＬＣＤコ
ントローラと前記２３のＬＣＤドライバーのグランドは
同一であるとする。２８は電源間にある負荷分であり、
等価回路として抵抗と考える。前記２１のＬＣＤコント
ローラの出力部である２２のドライバーはＨに固定され
ているとする。前記２２のドライバーに接続されている
２３のＬＣＤドライバーの２４の入力Ｉ／ＯにＨが印加
される。２５の保護ダイオードのアノード側のＶＤＤと
１８の負荷分の末端にあるＶＤＤは同一ノードであると
ころから、１４の入力部に印加されたＨの電圧は１５の
保護ダイオードを通りＶＤＤを伝って１８の抵抗分を通
過しグランドに落ちるという経路が成り立ってしまう。
１５の保護ダイオードにおいて多少の電圧降下はあるも
のの、１８の抵抗分における電力消費はパワーセーブモ
ードでは無視しがたい。
ローラはパワーセーブモードにあるとする。２１のＬＣ
Ｄコントローラの電源スイッチである２９はオン状態、
２３のＬＣＤドライバーの電源スイッチである２０は、
２９のＬＣＤコントローラがパワーセーブモードである
ためオフ状態であるとする。また、前記２１のＬＣＤコ
ントローラと前記２３のＬＣＤドライバーのグランドは
同一であるとする。２８は電源間にある負荷分であり、
等価回路として抵抗と考える。前記２１のＬＣＤコント
ローラの出力部である２２のドライバーはＨに固定され
ているとする。前記２２のドライバーに接続されている
２３のＬＣＤドライバーの２４の入力Ｉ／ＯにＨが印加
される。２５の保護ダイオードのアノード側のＶＤＤと
１８の負荷分の末端にあるＶＤＤは同一ノードであると
ころから、１４の入力部に印加されたＨの電圧は１５の
保護ダイオードを通りＶＤＤを伝って１８の抵抗分を通
過しグランドに落ちるという経路が成り立ってしまう。
１５の保護ダイオードにおいて多少の電圧降下はあるも
のの、１８の抵抗分における電力消費はパワーセーブモ
ードでは無視しがたい。
【０００７】
【発明が解決しようとする課題】パーソナルコンピュー
タがデスクトップから、ラップトップ、ノートブックに
移行していく中で、別電源から電力をサポートされるタ
イプから電池駆動型のものになり、低消費電力が大きな
ポイントとなってきた。チップ単位などの単体としての
消費電力削減は限界に達しており、システムとして、係
合関係の中での低消費電力化を思考せねばならなくなっ
た。
タがデスクトップから、ラップトップ、ノートブックに
移行していく中で、別電源から電力をサポートされるタ
イプから電池駆動型のものになり、低消費電力が大きな
ポイントとなってきた。チップ単位などの単体としての
消費電力削減は限界に達しており、システムとして、係
合関係の中での低消費電力化を思考せねばならなくなっ
た。
【０００８】
【課題を解決するための手段】そこで本発明は、フラッ
トパネルインターフェイス回路において、第１の動作状
態であるインターフェイスのための通常動作状態以外
に、第２の動作状態である低消費電力である動作状態を
有し、かつ、前記第２の動作状態である低消費電力化で
ある動作状態の時、インターフェイスの出力をハイイン
ピーダンスとすることを特徴とする。
トパネルインターフェイス回路において、第１の動作状
態であるインターフェイスのための通常動作状態以外
に、第２の動作状態である低消費電力である動作状態を
有し、かつ、前記第２の動作状態である低消費電力化で
ある動作状態の時、インターフェイスの出力をハイイン
ピーダンスとすることを特徴とする。
【０００９】
【作用】上記のように構成された表示制御回路により、
パワーセーブモードの際にフラットパネルインターフェ
イス回路の出力部がハイインピーダンス状態となり、前
記出力部に接続されているテバイスに対し、前記出力部
からの電流が流れなくなると共に、電圧が印加されない
状態となる。
パワーセーブモードの際にフラットパネルインターフェ
イス回路の出力部がハイインピーダンス状態となり、前
記出力部に接続されているテバイスに対し、前記出力部
からの電流が流れなくなると共に、電圧が印加されない
状態となる。
【００１０】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。
する。
【００１１】図１において、１１はＬＣＤコントローラ
である。１２は前記ＬＣＤコントローラの最終出力バッ
ファであり、ドライバーに当たるものである。１２のド
ライバーはトライステートになっており、１７のステー
タス信号により、出力を１２のドライバーの入力の正転
出力とハイインピーダンスとを選択することが可能とな
っている。１３はＬＣＤコントローラに接続されている
ＬＣＤドライバーである。１４は前記１３のＬＣＤドラ
イバーの入力Ｉ／Ｏとなっている。１５、１６は前記１
３のＬＣＤドライバーの入力部の保護ダイオードなって
いる。前記１５のダイオードはアノード側をハイレベル
に固定、カソード側を前記１４の入力部に接続してお
り、前記１６のダイオードはアノード側を前記１４の入
力部に接続、カソード側をローレベルに固定としてい
る。１８は回路内に存在する電源間の負荷分である。１
９は前記１１のＬＣＤコントローラの、１０は前記１３
のＬＣＤドライバーの電源スイッチである。１１のＬＣ
Ｄコントローラと１３のＬＣＤドライバーはそれぞれ別
電源であるが、グランド側は同一であるとする。１Ａ、
１Ｂはそれぞれ直流電源である。
である。１２は前記ＬＣＤコントローラの最終出力バッ
ファであり、ドライバーに当たるものである。１２のド
ライバーはトライステートになっており、１７のステー
タス信号により、出力を１２のドライバーの入力の正転
出力とハイインピーダンスとを選択することが可能とな
っている。１３はＬＣＤコントローラに接続されている
ＬＣＤドライバーである。１４は前記１３のＬＣＤドラ
イバーの入力Ｉ／Ｏとなっている。１５、１６は前記１
３のＬＣＤドライバーの入力部の保護ダイオードなって
いる。前記１５のダイオードはアノード側をハイレベル
に固定、カソード側を前記１４の入力部に接続してお
り、前記１６のダイオードはアノード側を前記１４の入
力部に接続、カソード側をローレベルに固定としてい
る。１８は回路内に存在する電源間の負荷分である。１
９は前記１１のＬＣＤコントローラの、１０は前記１３
のＬＣＤドライバーの電源スイッチである。１１のＬＣ
Ｄコントローラと１３のＬＣＤドライバーはそれぞれ別
電源であるが、グランド側は同一であるとする。１Ａ、
１Ｂはそれぞれ直流電源である。
【００１２】いま、ノーマル状態であるとする。１９と
１０のスイッチは双方ともオン状態にある。１７のステ
ータス信号により１２のドライバーは入力を正転出力す
るバッファとなり、１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏに信号が伝達される。１３のＬＣＤドライバー
ではノーマルモード時の正常な働きをする。
１０のスイッチは双方ともオン状態にある。１７のステ
ータス信号により１２のドライバーは入力を正転出力す
るバッファとなり、１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏに信号が伝達される。１３のＬＣＤドライバー
ではノーマルモード時の正常な働きをする。
【００１３】次に、パワーセーブ状態であるとする。１
９の前記１１のＬＣＤコントローラのスイッチはオン状
態、１０の前記１３のＬＣＤドライバーのスイッチは前
記１１のＬＣＤコントローラがパワーセーブモードにあ
るのでオフ状態にある。１７のステータス信号により１
２のドライバーの出力は入力の如何に関わらずハイイン
ピーダンスとなる。１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏにハイインピーダンスの信号が伝達される。こ
の時、１５、１６の保護ダイオードは１４の入力部がハ
イインピーダンス状態なので電流が流れない。１８の負
荷分では従来あったような経路においては、１４の入力
Ｉ／Ｏがハイインピーダンスとなっているので１Ａの電
源から電流が回り込まなくなっている。これらより、１
１のＬＣＤコントローラから１３のＬＣＤドライバーへ
回り込む電流を１２のドライバーの出力をハイインピー
ダンスにすることによって遮断することができる。
９の前記１１のＬＣＤコントローラのスイッチはオン状
態、１０の前記１３のＬＣＤドライバーのスイッチは前
記１１のＬＣＤコントローラがパワーセーブモードにあ
るのでオフ状態にある。１７のステータス信号により１
２のドライバーの出力は入力の如何に関わらずハイイン
ピーダンスとなる。１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏにハイインピーダンスの信号が伝達される。こ
の時、１５、１６の保護ダイオードは１４の入力部がハ
イインピーダンス状態なので電流が流れない。１８の負
荷分では従来あったような経路においては、１４の入力
Ｉ／Ｏがハイインピーダンスとなっているので１Ａの電
源から電流が回り込まなくなっている。これらより、１
１のＬＣＤコントローラから１３のＬＣＤドライバーへ
回り込む電流を１２のドライバーの出力をハイインピー
ダンスにすることによって遮断することができる。
【００１４】
【発明の効果】以上の様に本発明では、インターフェイ
ス回路内において、回路的に冗長性を省き、パワーセー
ブモードの消費電流の削減が限界に達したとき、インタ
ーフェイスより先に接続されている回路に対して、リー
ク電流の削減をはかることが実現される。
ス回路内において、回路的に冗長性を省き、パワーセー
ブモードの消費電流の削減が限界に達したとき、インタ
ーフェイスより先に接続されている回路に対して、リー
ク電流の削減をはかることが実現される。
【図１】本発明に関わる回路図である。
【図２】従来例に関わる回路図である。
１０・・・スイッチ １１・・・ＬＣＤコントローラ １２・・・トライステート出力バッファ １３・・・ＬＣＤドライバー １４・・・入力Ｉ／Ｏ １５・・・保護ダイオード １６・・・保護ダイオード １７・・・ステータス信号 １８・・・負荷 １９・・・スイッチ １Ａ・・・電源 １Ｂ・・・電源 ２０・・・スイッチ ２１・・・ＬＣＤコントローラ ２２・・・出力バッファ ２３・・・ＬＣＤドライバー ２４・・・入力Ｉ／Ｏ ２５・・・保護ダイオード ２６・・・保護ダイオード ２７・・・ステータス信号 ２８・・・負荷 ２９・・・スイッチ ２Ａ・・・電源 ２Ｂ・・・電源
Claims (1)
- 【請求項１】フラットパネルインターフェイス回路にお
いて、第１の動作状態であるインターフェイスのための
通常動作状態以外に、第２の動作状態である低消費電力
である動作状態を有し、かつ、前記第２の動作状態であ
る低消費電力化である動作状態の時、インターフェイス
の出力をハイインピーダンスとすることを特徴とする表
示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221620A JPH0561433A (ja) | 1991-09-02 | 1991-09-02 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221620A JPH0561433A (ja) | 1991-09-02 | 1991-09-02 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561433A true JPH0561433A (ja) | 1993-03-12 |
Family
ID=16769614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221620A Pending JPH0561433A (ja) | 1991-09-02 | 1991-09-02 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561433A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162938A (ja) * | 1994-12-06 | 1996-06-21 | Nec Corp | バスドライバー回路 |
| JP2003057284A (ja) * | 2001-08-10 | 2003-02-26 | Advantest Corp | 半導体試験装置及びその試験方法 |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
| US9158128B2 (en) | 2012-02-28 | 2015-10-13 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form electronic circuitry on ophthalmic devices |
| US9482879B2 (en) | 2012-02-28 | 2016-11-01 | Johnson & Johnson Vision Care, Inc. | Methods of manufacture and use of energized ophthalmic devices having an electrical storage mode |
-
1991
- 1991-09-02 JP JP3221620A patent/JPH0561433A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162938A (ja) * | 1994-12-06 | 1996-06-21 | Nec Corp | バスドライバー回路 |
| JP2003057284A (ja) * | 2001-08-10 | 2003-02-26 | Advantest Corp | 半導体試験装置及びその試験方法 |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
| US9158128B2 (en) | 2012-02-28 | 2015-10-13 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form electronic circuitry on ophthalmic devices |
| US9482879B2 (en) | 2012-02-28 | 2016-11-01 | Johnson & Johnson Vision Care, Inc. | Methods of manufacture and use of energized ophthalmic devices having an electrical storage mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
| WO2021051445A1 (zh) | 一种ncsi网卡供电系统 | |
| KR100232661B1 (ko) | 아날로그 스위치회로 | |
| JPH0795610B2 (ja) | レーザ駆動装置及び光ディスク駆動装置 | |
| JP3781924B2 (ja) | 電源回路 | |
| JP2703983B2 (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电系统 | |
| JPH07245559A (ja) | パワーダウン機能を有する出力バッファ回路 | |
| JPH0561433A (ja) | 表示制御回路 | |
| WO2010106595A1 (ja) | 電源システム及び電源供給方法 | |
| CN114256963A (zh) | 一种主备电源切换装置及方法 | |
| US6262605B1 (en) | Automated line driver control circuit for power managed system | |
| JPS6111796A (ja) | 電源電圧分圧回路 | |
| JP2000311025A (ja) | クロック信号線制御方式 | |
| JP3032333B2 (ja) | 出力制御回路 | |
| JPH10285802A (ja) | 電源装置 | |
| JPH04372523A (ja) | 電源切り替え回路 | |
| JP3237686B2 (ja) | 電流切り替え型論理回路 | |
| JPH0685642A (ja) | 半導体集積回路装置 | |
| JPH10232266A (ja) | 半導体試験装置 | |
| JPH02126310A (ja) | 集積回路 | |
| JPH04212519A (ja) | バス端子の切替回路 | |
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| JP2691595B2 (ja) | インタフェース回路 | |
| JPS62283717A (ja) | 容量性負荷のドライブ回路 |