JPH0559577A - Fine working method - Google Patents
Fine working methodInfo
- Publication number
- JPH0559577A JPH0559577A JP22016091A JP22016091A JPH0559577A JP H0559577 A JPH0559577 A JP H0559577A JP 22016091 A JP22016091 A JP 22016091A JP 22016091 A JP22016091 A JP 22016091A JP H0559577 A JPH0559577 A JP H0559577A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- resist film
- etching
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、マイクロマシニング等
において必要とされる微小な3次元曲面形状を加工する
微細加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fine processing method for processing a minute three-dimensional curved surface shape required in micromachining and the like.
【0002】[0002]
【従来の技術】マイクロマシニング等において、例え
ば、マイクロレンズ、静電歳差モータの溝等を形成する
場合に、被加工基板に微小な3次元曲面を形成する手法
として、集束イオンビームエッチングによる方法が知ら
れている。2. Description of the Related Art In micromachining or the like, for example, when forming a microlens, a groove of an electrostatic precession motor, or the like, a focused ion beam etching method is used as a method for forming a minute three-dimensional curved surface on a substrate to be processed. It has been known.
【0003】この方法においては、集束されたイオンビ
ームを被処理基板の加工部に局所的に照射する。被処理
基板材料は入射イオンと物理的あるいは化学的に反応
し、エッチングされる。その際、イオンビームの照射位
置を走査するのであるが、加工量(エッチング量)の大
きい部分は長時間あるいは高強度のビームを照射するこ
とによって所望の3次元曲面を形成する。In this method, the focused ion beam is locally applied to the processed portion of the substrate to be processed. The substrate material to be processed reacts with incident ions physically or chemically and is etched. At this time, the irradiation position of the ion beam is scanned, but a portion having a large processing amount (etching amount) is irradiated with a high-intensity beam for a long time to form a desired three-dimensional curved surface.
【0004】[0004]
【発明が解決しようとする課題】上述の3次元曲面加工
方法では、集束イオンビームにより基板材料を直接的に
エッチングする。物理的エッチング、つまり入射イオン
による基板材料のスパッタエッチングの場合、加工速度
は入射イオン1個当りの被スパッタ原子数つまりスパッ
タ率に依存する。スパッタ率は入射イオンの種類、エネ
ルギーまた被加工基板材料等多くのパラメータにより大
幅に変化するため一概には言えないが、最良の条件でも
数10以下である。したがって、加工量つまりエッチン
グ除去される原子数の1/数10以上のイオン量を照射
しなければならない。このため、集束イオンビーム装置
の単位時間当りの注入イオン量、つまりイオン電流値の
向上が困難なことと考え併せて、加工に多大な時間を要
するという問題が生ずる。In the above three-dimensional curved surface processing method, the substrate material is directly etched by the focused ion beam. In the case of physical etching, that is, sputter etching of a substrate material by incident ions, the processing speed depends on the number of sputtered atoms per incident ion, that is, the sputter rate. The sputter rate cannot be unequivocally stated because it greatly changes depending on many parameters such as the type and energy of incident ions and the substrate material to be processed, but it is several tens or less even under the best conditions. Therefore, it is necessary to irradiate with a processing amount, that is, an ion amount of 1 / several tens of the number of atoms removed by etching. Therefore, considering that it is difficult to improve the amount of implanted ions per unit time of the focused ion beam apparatus, that is, the ion current value, there is a problem that a long time is required for processing.
【0005】また、スパッタエッチングでは被加工基板
の損傷を避けられず、デバイス特性への悪影響が懸念さ
れる。本発明はかかる課題を解決するもので、高速、低
損傷な3次元微細加工方法を提供することを目的とす
る。Further, sputter etching cannot avoid damage to the substrate to be processed, and there is a concern that device characteristics will be adversely affected. The present invention solves such problems, and an object thereof is to provide a high-speed, low-damage three-dimensional microfabrication method.
【0006】[0006]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の微細加工方法は、(a)被加工基板上に
膜を形成する工程と、(b)前記膜に対してイオン注入
を行うことにより、該膜中に改質分布をもたせる工程
と、(c)前記改質された膜をエッチングすることによ
り、該膜の表面を前記改質分布に応じた曲面に加工する
工程と、(d)前記基板および前記膜を同時にエッチン
グすることにより、前記膜の表面形状に応じた形状を前
記基板に形成する工程とを備えることを特徴としてい
る。In order to achieve the above object, the fine processing method of the present invention comprises: (a) a step of forming a film on a substrate to be processed; and (b) an ion for the film. And (c) processing the surface of the film into a curved surface according to the modified distribution by etching the modified film by performing implantation, and (c) etching the modified film. And (d) a step of simultaneously etching the substrate and the film to form a shape corresponding to the surface shape of the film on the substrate.
【0007】又、前記(a)工程は被加工基板上にレジ
スト膜を形成する工程とし、前記(b)工程はイオン注
入の主に注入量分布を制御することにより前記レジスト
膜に硬さの分布をもたせる工程とし、前記(c)工程は
前記レジスト膜を灰化する工程としても良い。The step (a) is a step of forming a resist film on the substrate to be processed, and the step (b) is a step of controlling the hardness of the resist film by mainly controlling the ion implantation amount distribution. The step of providing a distribution may be performed, and the step (c) may be a step of ashing the resist film.
【0008】又、前記(a)工程は被加工基板上にシリ
コン膜を形成する工程とし、前記(b)工程はイオン注
入の主に注入エネルギー分布を制御することにより前記
シリコン膜中の不純物の導電型あるいは濃度に分布をも
たせる工程としても良い。Further, the step (a) is a step of forming a silicon film on the substrate to be processed, and the step (b) is mainly for controlling the implantation energy distribution of the ion implantation to remove impurities in the silicon film. It may be a step of giving distribution to conductivity type or concentration.
【0009】[0009]
【作用・効果】上記の加工方法によると、被加工基板上
に形成された膜に対してイオン注入する際に、そのイオ
ン注入の注入量分布あるいは注入エネルギー分布等を制
御することにより、それに応じて膜の改質度に空間分布
が生じる。その後、改質さた膜をエッチングすることに
より、膜の表面は改質分布に応じた曲面に加工され、さ
らに、基板および膜を同時にエッチングすることによ
り、膜の表面形状に応じた形状が基板に形成される。こ
こで、膜の改質に要するイオン注入量は、従来技術のイ
オンビームにより基板を直接エッチング加工する場合と
比較して非常に少なくてよいので、加工の要する時間が
大幅に低減される。又、スパッタエッチングにより直接
基板をエッチングするものではないので被処理基板の損
傷もなく基板に形成されるデバイス特性に対して何ら悪
影響を与えない。[Operation / Effect] According to the above-described processing method, when ions are implanted into the film formed on the substrate to be processed, the implantation dose distribution or implantation energy distribution of the ion implantation is controlled, and accordingly A spatial distribution occurs in the degree of modification of the film. After that, by etching the modified film, the surface of the film is processed into a curved surface according to the modified distribution, and further, by simultaneously etching the substrate and the film, the shape according to the surface shape of the film becomes a substrate. Formed in. Here, since the amount of ion implantation required for modifying the film may be much smaller than that in the case of directly etching the substrate with the conventional ion beam, the time required for the processing is significantly reduced. Further, since the substrate is not directly etched by sputter etching, there is no damage to the substrate to be processed and there is no adverse effect on the device characteristics formed on the substrate.
【0010】例えば、被加工基板上にレジスト膜を形成
し、その後、イオン注入の主に注入量分布を制御するこ
とによりレジスト膜に硬さの分布をもたせることができ
る。即ち、レジスト膜はイオン注入量が多いほど硬化す
る性質を有しており、この性質を利用して硬さの分布を
もたせることができる。この後、レジスト膜を灰化する
と、レジスト膜の灰化速度は硬化が進んでいるほど小さ
くなるので、レジスト膜は硬さの分布に応じた曲面に加
工される。For example, a resist film can be given a hardness distribution by forming a resist film on a substrate to be processed and then mainly controlling the distribution of ion implantation amount. That is, the resist film has a property of hardening as the amount of ion implantation increases, and by utilizing this property, the hardness distribution can be provided. After that, when the resist film is ashed, the ashing rate of the resist film becomes smaller as the hardening progresses, so that the resist film is processed into a curved surface according to the hardness distribution.
【0011】又、被加工基板上にシリコン膜を形成し、
その後、イオン注入の主に注入エネルギー分布を制御す
ることによりシリコン膜中の不純物の導電型あるいは濃
度に分布をもたせることができる。そこで、もとのシリ
コン膜とは不純物の導電型あるいは濃度が異なる領域を
選択的にエッチングできるエッチング液にてエッチング
することにより、シリコン膜は注入エネルギー分布に応
じた曲面に加工される。In addition, a silicon film is formed on the substrate to be processed,
After that, by mainly controlling the implantation energy distribution of the ion implantation, it is possible to give the conductivity type or the concentration of the impurity in the silicon film. Therefore, the silicon film is processed into a curved surface according to the implantation energy distribution by etching with an etchant capable of selectively etching the region where the conductivity type or the concentration of the impurities is different from the original silicon film.
【0012】[0012]
【実施例】以下、本発明の実施例の微細加工方法につい
て、図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A microfabrication method of an embodiment of the present invention will be described below with reference to the drawings.
【0013】第1図(a)〜(c)は本発明の一実施例
における微細加工方法を工程順に説明するための断面図
である。図において、被処理基板1は単結晶Si基板、
あるいはガラス基板等からなり、本実施例では単結晶S
i基板を用いる。基板1の主表面上にはレジスト膜2が
塗布されている。尚、ここで用いるレジスト膜2として
は一般的なホトレジスト膜が採用可能であるが、例え
ば、ネガ型のレジスト膜として、IC43T−3(商品
名、富士ハント社製造)、SC−900,−450,−
100(商品名、いずれも富士ハント社製造)、ポジ型
のレジスト膜として、1300,1400(商品名、い
ずれもシプレー社製造)等が採用可能である。FIGS. 1 (a) to 1 (c) are sectional views for explaining a microfabrication method in an embodiment of the present invention in the order of steps. In the figure, the substrate 1 to be processed is a single crystal Si substrate,
Alternatively, it is made of a glass substrate or the like, and in the present embodiment, single crystal S
i substrate is used. A resist film 2 is applied on the main surface of the substrate 1. Although a general photoresist film can be adopted as the resist film 2 used here, for example, as a negative resist film, IC43T-3 (trade name, manufactured by Fuji Hunt Co., Ltd.), SC-900, -450. ,-
100 (trade name, both manufactured by Fuji Hunt Co., Ltd.), 1300, 1400 (trade name, both manufactured by Shipley Co., Ltd.) and the like can be adopted as the positive type resist film.
【0014】そして、第1図(a)の工程において、レ
ジスト膜2に対して集束イオンビーム装置により、燐イ
オンを注入する。このとき、注入エネルギーは例えば一
定とし、注入時間、イオン電流値を変化させることによ
り注入イオン量を変化させながらビームを走査する。レ
ジスト膜2は燐イオンの注入により改質、つまり硬化す
るものであり、その硬化の度合は注入イオン量が多いほ
ど大きい。この例では、中央部の硬化度に比べて、周辺
部の硬化度が大きくなるように注入量を制御する。 次
に、第1図(b)の工程において、同基板をアッシング
チャンバー内に入れ、酸素プラズマの存在下、レジスト
膜2の灰化処理(アッシング)を行う。レジスト膜2の
灰化速度は、硬化が進んでいるほど小さくなる。従って
本例では、中央部の灰化が優先的に進み、周辺部と比較
して中央部の方がよりエッチングされ、周辺部から中央
部に向けて窪む曲面が形成される。灰化処理を適当なと
ころ、例えば中央部の灰化が進み基板材料が初めて露呈
した時点で中断すると、図のような状態でレジスト膜2
が残ることになる。Then, in the step of FIG. 1A, phosphorus ions are implanted into the resist film 2 by a focused ion beam device. At this time, the implantation energy is fixed, for example, and the beam is scanned while changing the implantation time and the ion current value to change the implantation ion amount. The resist film 2 is modified, that is, hardened by implanting phosphorus ions, and the degree of hardening increases as the amount of implanted ions increases. In this example, the injection amount is controlled so that the degree of cure of the peripheral portion is higher than the degree of cure of the central portion. Next, in the step of FIG. 1B, the substrate is put into an ashing chamber, and the resist film 2 is ashed (ashing) in the presence of oxygen plasma. The ashing rate of the resist film 2 becomes smaller as the curing progresses. Therefore, in this example, the ashing of the central portion progresses preferentially, the central portion is etched more than the peripheral portion, and a curved surface dented from the peripheral portion toward the central portion is formed. If the ashing process is interrupted at an appropriate place, for example, when the ashing of the central portion progresses and the substrate material is exposed for the first time, the resist film 2 is formed in the state shown in the figure.
Will remain.
【0015】次に、第1図(c)の工程において、同基
板をエッチングチャンバー内に入れCF4 ガスと酸素ガ
スの混合ガスを導入、プラズマ処理を行う。CF4 ガス
は主に基板1の材料であるSiのエッチャント原料とな
り、酸素ガスはレジスト膜2のエッチャント原料とな
る。従って、これらの混合ガスのプラズマ存在下、エッ
チングを行うと基板1とレジスト膜2のエッチングが同
時に進行する。ここで、混合ガスの混合比あるいは圧力
を変化させることにより、基板1、レジスト膜2のエッ
チング速度比を任意に制御することができる。本例で
は、両者のエッチング速度を等しく設定し、等速エッチ
ングを行う。これにより、前工程で形成されたレジスト
膜2の3次元曲面形状が基板1にそのまま転写される。Next, in the step of FIG. 1 (c), the substrate is placed in an etching chamber, a mixed gas of CF4 gas and oxygen gas is introduced, and plasma treatment is performed. The CF4 gas mainly serves as an etchant raw material of Si which is the material of the substrate 1, and the oxygen gas serves as an etchant raw material of the resist film 2. Therefore, when etching is performed in the presence of plasma of these mixed gases, the etching of the substrate 1 and the resist film 2 proceeds simultaneously. Here, the etching rate ratio of the substrate 1 and the resist film 2 can be arbitrarily controlled by changing the mixing ratio or pressure of the mixed gas. In this example, the etching rates of both are set to be equal, and constant-rate etching is performed. As a result, the three-dimensional curved surface shape of the resist film 2 formed in the previous step is directly transferred to the substrate 1.
【0016】そこで、本実施例によると、基板1上にレ
ジスト膜2を形成し、その後、イオン注入の主に注入量
分布を制御することによりレジスト膜に硬さの分布をも
たせ、この後、レジスト膜2を灰化しレジスト膜2を硬
さの分布に応じた曲面に加工した上で基板1とレジスト
膜2とを同時にエッチングし基板1を加工しているの
で、レジスト膜2の改質に要するイオン注入量は、従来
技術のイオンビームにより基板を直接エッチング加工す
る場合と比較して非常に少なくて済み(従来技術の1/
100〜1/1000)、加工の要する時間を大幅に低
減できる。又、スパッタエッチングにより直接基板をエ
ッチングするものではないので基板1の損傷もなく基板
1に形成されるデバイス特性に対しても何ら悪影響を与
えないという効果がある。Therefore, according to the present embodiment, the resist film 2 is formed on the substrate 1, and then the distribution of hardness is imparted to the resist film by mainly controlling the distribution of the amount of ion implantation. Since the resist film 2 is ashed and the resist film 2 is processed into a curved surface according to the hardness distribution, the substrate 1 and the resist film 2 are simultaneously etched to process the substrate 1, so that the resist film 2 can be modified. The required ion implantation amount is much smaller than that in the case of directly etching the substrate with the ion beam of the conventional technique (1/1 of the conventional technique).
(100 to 1/1000), the time required for processing can be significantly reduced. Further, since the substrate is not directly etched by sputter etching, there is an effect that the substrate 1 is not damaged and the device characteristics formed on the substrate 1 are not adversely affected.
【0017】次に、第2図(a)〜(c)に示す断面図
を用いて本発明の他の実施例における微細加工方法を工
程順に説明する。図において、被処理基板10は単結晶
Si基板、あるいはガラス基板等からなり、本実施例で
はガラス基板を用いる。基板10の主表面上には気相成
長法によりn型多結晶シリコン膜20が形成されてい
る。Next, a microfabrication method in another embodiment of the present invention will be described in the order of steps with reference to the sectional views shown in FIGS. In the figure, the substrate 10 to be processed is made of a single crystal Si substrate, a glass substrate, or the like. In this embodiment, a glass substrate is used. An n-type polycrystalline silicon film 20 is formed on the main surface of substrate 10 by a vapor growth method.
【0018】第2図(a)の工程において、n型多結晶
シリコン膜20に対して集束イオンビーム装置により、
p型不純物であるボロンイオンを選択的に注入する。こ
のとき、注入イオンエネルギーを変化させながらビーム
を走査する。n型多結晶シリコン膜20はボロンイオン
の注入によりp型化するのであるが、p型層の深さは注
入イオンエネルギーが大きいほど大きい。この例では、
周辺部に比べて、中央部の深さが深くなるように注入エ
ネルギーを制御する。In the step of FIG. 2 (a), the focused ion beam apparatus is used for the n-type polycrystalline silicon film 20 to
Boron ions, which are p-type impurities, are selectively implanted. At this time, the beam is scanned while changing the implantation ion energy. The n-type polycrystalline silicon film 20 becomes p-type by implanting boron ions, and the depth of the p-type layer increases as the implanted ion energy increases. In this example,
The implantation energy is controlled so that the central portion is deeper than the peripheral portion.
【0019】次に、第2図(b)の工程において、同基
板10に正電位を印加しながらKOH溶液による電気化
学エッチングを施す。多結晶シリコン膜20内のp型層
のエッチング速度はn型層の数10倍でありほぼp型層
のみが選択的にエッチングされ、n型層つまり、不純物
を注入していない層のみが残り、従って、周辺部と比較
して中央部の方がよりエッチングされ、周辺部から中央
部に向けて窪む曲面が形成される。Next, in the step of FIG. 2 (b), electrochemical etching with a KOH solution is performed while applying a positive potential to the substrate 10. The etching rate of the p-type layer in the polycrystalline silicon film 20 is several tens of times that of the n-type layer, and only the p-type layer is selectively etched, leaving only the n-type layer, that is, the layer into which no impurity has been implanted. Therefore, the central portion is etched more than the peripheral portion, and a curved surface that is recessed from the peripheral portion toward the central portion is formed.
【0020】次に、第2図(c)の工程において、同基
板をエッチングチャンバー内に入れCF4 ガスと水素ガ
スの混合ガスを導入する。CF4 プラズマにより、基板
10の材料であるSiO2 とSiのエッチングが同時に
進行する。さらに、水素ガスの混合比によりSiO2 と
Siのエッチング速度比を制御することができる。本例
では、両者のエッチング速度を等しく設定し、等速エッ
チングを行う。これにより、前工程で形成された多結晶
シリコン膜20の3次元曲面形状が基板10にそのまま
転写される。Next, in the step of FIG. 2 (c), the same substrate is placed in an etching chamber and a mixed gas of CF4 gas and hydrogen gas is introduced. Due to the CF4 plasma, SiO2 and Si, which are the materials of the substrate 10, are simultaneously etched. Further, the etching rate ratio of SiO2 and Si can be controlled by the mixture ratio of hydrogen gas. In this example, the etching rates of both are set to be equal, and constant-rate etching is performed. As a result, the three-dimensional curved surface shape of the polycrystalline silicon film 20 formed in the previous step is directly transferred to the substrate 10.
【0021】そこで、本実施例によると、基板10上に
n型多結晶シリコン膜20を形成し、その後、イオン注
入の主に注入エネルギー分布を制御することにより多結
晶シリコン膜20中の不純物の導電型をp型に変えn型
の領域とp型の領域に分布をもたせ、p型の領域を選択
的にエッチングすることにより、多結晶シリコン膜20
をその分布に応じた曲面に加工した上で基板10と多結
晶シリコン膜20とを同時にエッチングし基板10を加
工しているので、上記実施例と同様に、多結晶シリコン
膜20の改質に要するイオン注入量は、従来技術のイオ
ンビームにより基板を直接エッチング加工する場合と比
較して非常に少なくて済み(従来技術の1/100〜1
/1000)、加工の要する時間を大幅に低減できる。
又、スパッタエッチングにより直接基板をエッチングす
るものではないので基板10の損傷もなく基板10に形
成されるデバイス特性に対しても何ら悪影響を与えない
という効果がある。Therefore, according to the present embodiment, the n-type polycrystalline silicon film 20 is formed on the substrate 10, and then the implantation energy distribution of the ion implantation is mainly controlled to control the impurities in the polycrystalline silicon film 20. By changing the conductivity type to p-type so as to have a distribution in the n-type region and the p-type region, and selectively etching the p-type region, the polycrystalline silicon film 20
Is processed into a curved surface according to its distribution, and the substrate 10 and the polycrystalline silicon film 20 are simultaneously etched to process the substrate 10. Therefore, similar to the above-described embodiment, the polycrystalline silicon film 20 can be modified. The required ion implantation amount is much smaller than that in the case of directly etching a substrate with an ion beam of the conventional technique (1/100 to 1 of the conventional technique).
/ 1000), the time required for processing can be significantly reduced.
Moreover, since the substrate is not directly etched by sputter etching, there is an effect that the substrate 10 is not damaged and the device characteristics formed on the substrate 10 are not adversely affected.
【0022】尚、本実施例においては、n型多結晶シリ
コン膜20にp型の領域の分布を形成するものであった
が、p型多結晶シリコン膜にn型の領域の分布を形成す
るようにしても良く、その場合には第2図(b)におけ
るエッチング液としてフッ酸系のエッチング液を用いれ
ば良い。又、イオン注入によりn型多結晶シリコン膜2
0の導電型を変えることなく、単に不純物濃度を高くた
n+領域の分布を形成しても良く、その場合には第2図
(b)におけるエッチングとしてウエットエッチングに
よりエッチングを行えば良い。Although the p-type region distribution is formed in the n-type polycrystalline silicon film 20 in the present embodiment, the n-type region distribution is formed in the p-type polycrystalline silicon film. Alternatively, a hydrofluoric acid-based etching solution may be used as the etching solution in FIG. 2B. Moreover, the n-type polycrystalline silicon film 2 is formed by ion implantation.
The n + region distribution with a high impurity concentration may be formed without changing the conductivity type of 0. In that case, the etching may be performed by wet etching as the etching in FIG. 2B.
【0023】又、多結晶シリコン膜20の代わりに、ア
モルファスシリコン膜あるいは単結晶シリコン膜を用い
ても良く、要するに、イオン注入した後にエッチングす
る際に、イオン注入された領域とそうでない領域との間
においてエッチングの選択比がとれれば良い。Further, instead of the polycrystalline silicon film 20, an amorphous silicon film or a single crystal silicon film may be used. In short, when etching is carried out after ion implantation, a region where ions are implanted and a region where they are not implanted are used. It suffices if the etching selection ratio can be obtained in the interval.
【図1】(a)、(b)および(c)は本発明の一実施
例における微細加工方法を工程順に説明するための断面
図である。1A, 1B and 1C are cross-sectional views for explaining a microfabrication method in an embodiment of the present invention in the order of steps.
【図2】(a)、(b)および(c)は本発明の他の実
施例における微細加工方法を工程順に説明するための断
面図である。2 (a), (b) and (c) are sectional views for explaining a microfabrication method in another embodiment of the present invention in the order of steps.
1 基板 2 レジスト膜 10 基板 20 多結晶シリコン膜20 1 substrate 2 resist film 10 substrate 20 polycrystalline silicon film 20
Claims (3)
と、 (b)前記膜に対してイオン注入を行うことにより、該
膜中に改質分布をもたせる工程と、 (c)前記改質された膜をエッチングすることにより、
該膜の表面を前記改質分布に応じた曲面に加工する工程
と、 (d)前記基板および前記膜を同時にエッチングするこ
とにより、前記膜の表面形状に応じた形状を前記基板に
形成する工程とを備えることを特徴とする微細加工方
法。1. (a) a step of forming a film on a substrate to be processed; (b) a step of providing a modified distribution in the film by performing ion implantation on the film; (c) By etching the modified film,
A step of processing the surface of the film into a curved surface corresponding to the modified distribution; and (d) a step of simultaneously etching the substrate and the film to form a shape corresponding to the surface shape of the film on the substrate. And a microfabrication method.
ト膜を形成する工程であり、前記(b)工程はイオン注
入の主に注入量分布を制御することにより前記レジスト
膜に硬さの分布をもたせる工程であり、前記(c)工程
は前記レジスト膜を灰化する工程である請求項1の微細
加工方法。2. The step (a) is a step of forming a resist film on a substrate to be processed, and the step (b) is a step of controlling the implantation amount distribution of ion implantation to control the hardness of the resist film. The microfabrication method according to claim 1, wherein the step (c) is a step of ashing the resist film.
ン膜を形成する工程であり、前記(b)工程はイオン注
入の主に注入エネルギー分布を制御することにより前記
シリコン膜中の不純物の導電型あるいは濃度に分布をも
たせる工程である請求項1の微細加工方法。3. The step (a) is a step of forming a silicon film on a substrate to be processed, and the step (b) is a step of controlling impurities in the silicon film mainly by controlling an ion implantation energy distribution. 2. The microfabrication method according to claim 1, which is a step of giving a distribution to the conductivity type or the concentration of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22016091A JPH0559577A (en) | 1991-08-30 | 1991-08-30 | Fine working method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22016091A JPH0559577A (en) | 1991-08-30 | 1991-08-30 | Fine working method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0559577A true JPH0559577A (en) | 1993-03-09 |
Family
ID=16746829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22016091A Withdrawn JPH0559577A (en) | 1991-08-30 | 1991-08-30 | Fine working method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0559577A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275356A (en) * | 2017-06-27 | 2017-10-20 | 上海集成电路研发中心有限公司 | A kind of manufacture method of sensor lenticule |
-
1991
- 1991-08-30 JP JP22016091A patent/JPH0559577A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275356A (en) * | 2017-06-27 | 2017-10-20 | 上海集成电路研发中心有限公司 | A kind of manufacture method of sensor lenticule |
| CN107275356B (en) * | 2017-06-27 | 2020-06-05 | 上海集成电路研发中心有限公司 | Manufacturing method of sensor micro-lens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1303866B1 (en) | System and method for improving thin films by gas cluster ion be am processing | |
| US6403453B1 (en) | Dose control technique for plasma doping in ultra-shallow junction formations | |
| US9620407B2 (en) | 3D material modification for advanced processing | |
| US20120258600A1 (en) | Method and system for post-etch treatment of patterned substrate features | |
| TWI696291B (en) | MOTHODS OF PROCESSING THREE DIMENSIONAL DEVICE AND finFET DEVICE, AND METHOD OF FORMING finFET DEVICE | |
| JPH09102465A (en) | Ion implantation method | |
| JP2002083799A (en) | Semiconductor etching apparatus and semiconductor element etching method using the same | |
| US4092209A (en) | Silicon implanted and bombarded with phosphorus ions | |
| JP2005277220A (en) | Impurity introduction method, impurity introduction apparatus, and semiconductor device formed using this method | |
| US20030222345A1 (en) | Stabilization of resist material through ion implantation | |
| US20090137106A1 (en) | Using ion implantation to control trench depth and alter optical properties of a substrate | |
| KR19990077120A (en) | 3D etching method | |
| JPH0559577A (en) | Fine working method | |
| US8389390B2 (en) | Method of impurity introduction and controlled surface removal | |
| JP3601847B2 (en) | Method of forming capacitor insulating film and method of forming semiconductor memory device | |
| JPH04208528A (en) | Manufacture of semiconductor device | |
| EP0052227A1 (en) | Method for forming a self-aligned contact and a plasma especially applicable in performing said method | |
| US6383901B1 (en) | Method for forming the ultra-shallow junction by using the arsenic plasma | |
| JP3147360B2 (en) | Polysilicon film forming method | |
| JPS58151027A (en) | Etching method | |
| JP3942601B2 (en) | Method for forming capacitor insulating film and method for forming semiconductor memory device | |
| JPH0794475A (en) | Plasma surface treatment equipment | |
| JPH025525A (en) | Etching of semiconductor substrate | |
| JPS6376332A (en) | Manufacture of semiconductor device | |
| JPH05193996A (en) | Working method for glass |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |