[go: up one dir, main page]

JPH0556647A - Power supply - Google Patents

Power supply

Info

Publication number
JPH0556647A
JPH0556647A JP3211188A JP21118891A JPH0556647A JP H0556647 A JPH0556647 A JP H0556647A JP 3211188 A JP3211188 A JP 3211188A JP 21118891 A JP21118891 A JP 21118891A JP H0556647 A JPH0556647 A JP H0556647A
Authority
JP
Japan
Prior art keywords
capacitor
circuit
inductor
inverter
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3211188A
Other languages
Japanese (ja)
Other versions
JP3248198B2 (en
Inventor
Minoru Maehara
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP21118891A priority Critical patent/JP3248198B2/en
Priority to CA002056010A priority patent/CA2056010C/en
Priority to US07/798,652 priority patent/US5274540A/en
Priority to KR1019910021439A priority patent/KR960005690B1/en
Priority to DE69117008T priority patent/DE69117008T2/en
Priority to EP91203114A priority patent/EP0488478B1/en
Priority to EP91203325A priority patent/EP0492715B1/en
Priority to DE69118501T priority patent/DE69118501T2/en
Priority to CA002058207A priority patent/CA2058207C/en
Priority to US07/811,967 priority patent/US5251119A/en
Priority to KR1019910024213A priority patent/KR0145690B1/en
Publication of JPH0556647A publication Critical patent/JPH0556647A/en
Priority to US08/246,263 priority patent/US5459651A/en
Application granted granted Critical
Publication of JP3248198B2 publication Critical patent/JP3248198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y02B70/126

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To simplify circuitry by promoting the double use of parts for an auxiliary power circuit to give DC power to an inverter for the period of low supply voltage and the inverter. CONSTITUTION:A power device is constituted in such a manner that the inductor L1 of an inverter and a switching element are also used as the components for a step-down chopper, a capacitor C1 is charged by the step-down chopper and DC power is given to the inverter for the period of low supply voltage through a diode D4 from the capacitor C1. Accordingly, the number of parts as the whole device is decreased by the shared effect of the parts, thus simplifying circuitry.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、交流電源からの交流入
力電圧を直流電圧に変換し、この直流電圧をインバータ
により高周波に変換して負荷に供給する電源装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting an AC input voltage from an AC power supply into a DC voltage, converting the DC voltage into a high frequency by an inverter, and supplying the high frequency to a load.

【0002】[0002]

【従来の技術】従来、蛍光灯の高周波点灯装置を駆動す
るために、交流電源からの交流入力電圧を整流平滑して
直流電圧に変換し、この直流電圧をインバータなどに供
給する電源装置が広く用いられている。図16は従来の
電源装置(特開昭59−220081号参照)の回路図
である。この回路では、交流電源Vsを全波整流器DB
の交流入力端子に接続し、全波整流器DBの直流出力端
子にインバータAを接続すると共に、補助電源回路Bを
接続している。この補助電源回路Bでは、電源電圧が高
い期間に、トランジスタQ2がオンすると、全波整流器
DB、コンデンサC1、インダクタL2、ダイオードD
3、トランジスタQ2、全波整流器DBを通る経路でコ
ンデンサC1が充電される。電源電圧の低い期間には、
この補助電源回路BのコンデンサC1がインバータAの
電源となる。
2. Description of the Related Art Conventionally, in order to drive a high frequency lighting device for a fluorescent lamp, a power supply device has been widely used which rectifies and smoothes an AC input voltage from an AC power supply to convert it into a DC voltage and supplies the DC voltage to an inverter or the like. It is used. FIG. 16 is a circuit diagram of a conventional power supply device (see Japanese Patent Laid-Open No. 59-220081). In this circuit, the AC power supply Vs is connected to the full-wave rectifier DB
Of the full-wave rectifier DB, the inverter A, and the auxiliary power supply circuit B. In this auxiliary power supply circuit B, when the transistor Q2 is turned on while the power supply voltage is high, the full-wave rectifier DB, the capacitor C1, the inductor L2, the diode D
3, the capacitor C1 is charged in a path passing through the transistor Q2 and the full-wave rectifier DB. During periods when the power supply voltage is low,
The capacitor C1 of the auxiliary power supply circuit B serves as the power supply of the inverter A.

【0003】[0003]

【発明が解決しようとする課題】上述の従来例では、イ
ンバータAと補助電源回路Bとが分離されており、唯
一、トランジスタQ2がインバータAと補助電源回路B
とで兼用されているに過ぎない。また、補助電源回路B
は降圧チョッパーであるので、入力電流に休止が生じ
て、入力電流の高調波成分が大きくなり、同一系統に接
続された他の電気機器の誤動作などの原因となるという
問題があった。
In the above-mentioned conventional example, the inverter A and the auxiliary power supply circuit B are separated, and only the transistor Q2 has the inverter A and the auxiliary power supply circuit B.
It is only used for and. In addition, auxiliary power circuit B
Since it is a step-down chopper, there is a problem in that a pause occurs in the input current, a harmonic component of the input current increases, and this causes a malfunction of other electric devices connected to the same system.

【0004】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、電源電圧が低い期
間にインバータに直流電力を与えるための補助電源回路
とインバータとで部品の兼用化を更に進めて回路構成を
簡単化し、且つ、入力電流の高調波成分を少なくした電
源装置を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to use both an auxiliary power supply circuit for supplying DC power to an inverter and a component as a component while the power supply voltage is low. A further object of the present invention is to provide a power supply device in which the circuit configuration is further promoted to simplify the circuit configuration and the harmonic components of the input current are reduced.

【0005】[0005]

【課題を解決するための手段】本発明の電源装置にあっ
ては、上記の課題を解決するために、図1に示すよう
に、交流電源Vsと、前記交流電源Vsからの交流入力
電圧を全波整流する全波整流器DBと、全波整流器DB
の出力に接続されLC共振系を含む負荷回路を備えるイ
ンバータと、インバータに直流電力を供給するためのコ
ンデンサC1と、インバータのインダクタL1とスイッ
チング素子を介して全波整流器DBの出力から前記コン
デンサC1に充電電流を流すための充電用ダイオードD
3と、前記コンデンサC1からインバータに直流電力を
供給するための放電用ダイオードD4とを備えることを
特徴とするものである。
In order to solve the above-mentioned problems, the power supply device of the present invention provides an AC power supply Vs and an AC input voltage from the AC power supply Vs as shown in FIG. Full-wave rectifier DB for full-wave rectification and full-wave rectifier DB
Of the full-wave rectifier DB via an inverter connected to the output of the load circuit including a load circuit including an LC resonance system, a capacitor C1 for supplying DC power to the inverter, and an inductor L1 of the inverter and a switching element. Charging diode D for supplying charging current to the
3 and a discharging diode D4 for supplying DC power from the capacitor C1 to the inverter.

【0006】[0006]

【作用】本発明にあっては、インバータのインダクタL
1とスイッチング素子を降圧チョッパーの構成要素とし
て兼用し、この降圧チョッパーによりコンデンサC1を
充電して、このコンデンサC1からダイオードD4を介
して電源電圧が低い期間にインバータに直流電力を与え
るようにしたので、部品の共用効果により装置全体とし
ての部品点数が少なくなり、回路構成が簡単化されるも
のである。
In the present invention, the inductor L of the inverter is used.
1 and the switching element are also used as the constituent elements of the step-down chopper, the step-down chopper charges the capacitor C1, and the DC power is supplied from the capacitor C1 to the inverter via the diode D4 during the period when the power supply voltage is low. As a result of the shared use of parts, the number of parts in the device as a whole is reduced, and the circuit configuration is simplified.

【0007】[0007]

【実施例】図1は本発明の第1実施例の回路図である。
以下、本実施例の回路構成について説明する。交流電源
Vsは全波整流器DBの交流入力端子に接続されてい
る。全波整流器DBの直流出力端子間には、トランジス
タQ1,Q2の直列回路が接続されている。各トランジ
スタQ1,Q2には、それぞれダイオードD1,D2が
逆並列接続されている。全波整流器DBの直流出力端子
間には、コンデンサC3,C4の直列回路が並列的に接
続されている。トランジスタQ1,Q2の接続点と、コ
ンデンサC3,C4の接続点との間には、インダクタL
1を介して負荷FとコンデンサC2の並列回路が接続さ
れている。全波整流器DBの直流出力端子間には、電源
平滑用のコンデンサC1と、ダイオードD3、インダク
タL1、トランジスタQ2の直列回路が接続されてお
り、この回路に流れる電流によりコンデンサC1が充電
される。また、コンデンサC1の充電電圧は、ダイオー
ドD4を介して、トランジスタQ1,Q2の直列回路に
印加される。
1 is a circuit diagram of a first embodiment of the present invention.
The circuit configuration of this embodiment will be described below. The AC power supply Vs is connected to the AC input terminal of the full-wave rectifier DB. A series circuit of transistors Q1 and Q2 is connected between the DC output terminals of the full-wave rectifier DB. Diodes D1 and D2 are connected in antiparallel to the transistors Q1 and Q2, respectively. A series circuit of capacitors C3 and C4 is connected in parallel between the DC output terminals of the full-wave rectifier DB. An inductor L is provided between the connection point of the transistors Q1 and Q2 and the connection point of the capacitors C3 and C4.
A parallel circuit of the load F and the capacitor C2 is connected via 1. A capacitor C1 for smoothing the power supply, a series circuit of a diode D3, an inductor L1, and a transistor Q2 are connected between the DC output terminals of the full-wave rectifier DB, and the capacitor C1 is charged by the current flowing in this circuit. The charging voltage of the capacitor C1 is applied to the series circuit of the transistors Q1 and Q2 via the diode D4.

【0008】以下、本実施例の動作について説明する。
本実施例では、トランジスタQ1,Q2は交互にオン・
オフし、全波整流器DBの整流出力電圧又はコンデンサ
C1の充電電圧を電源として、ハーフブリッジ型のイン
バータとして動作し、負荷Fに高周波電力を供給する。
つまり、トランジスタQ1がオンすると、コンデンサC
3、トランジスタQ1、インダクタL1、負荷Fとコン
デンサC2の並列回路、コンデンサC3を介して電流が
流れて、トランジスタQ2がオンすると、コンデンサC
4、負荷FとコンデンサC2の並列回路、インダクタL
1、トランジスタQ2、コンデンサC4を通る経路で電
流が流れるので、負荷FにはトランジスタQ1,Q2の
スイッチング周波数の高周波電力が供給されるものであ
る。なお、コンデンサC2とインダクタL1はLC直列
共振回路を構成し、共振作用によりコンデンサC2の両
端に生じた電圧が負荷Fに印加される。したがって、ス
イッチング周波数を制御することにより、負荷Fへの印
加電圧を制御することができる。各コンデンサC3,C
4はインバータの入力直流電圧を分圧する電源用のコン
デンサであり、共振用のコンデンサC2に比べると、十
分に容量が大きく設定されている。
The operation of this embodiment will be described below.
In this embodiment, the transistors Q1 and Q2 are turned on alternately.
It is turned off and operates as a half-bridge type inverter by using the rectified output voltage of the full-wave rectifier DB or the charging voltage of the capacitor C1 as a power source, and supplies the load F with high-frequency power.
That is, when the transistor Q1 turns on, the capacitor C
3, the transistor Q1, the inductor L1, the parallel circuit of the load F and the capacitor C2, the current flows through the capacitor C3, and when the transistor Q2 is turned on, the capacitor C
4, parallel circuit of load F and capacitor C2, inductor L
Since a current flows in a path that passes through the transistor 1, the transistor Q2, and the capacitor C4, the load F is supplied with high-frequency power having the switching frequency of the transistors Q1 and Q2. The capacitor C2 and the inductor L1 form an LC series resonance circuit, and the voltage generated across the capacitor C2 by the resonance action is applied to the load F. Therefore, the voltage applied to the load F can be controlled by controlling the switching frequency. Each capacitor C3, C
Reference numeral 4 denotes a power supply capacitor that divides the input DC voltage of the inverter, and has a capacity set sufficiently larger than that of the resonance capacitor C2.

【0009】次に、電源平滑用のコンデンサC1の充放
電動作について説明する。コンデンサC1は、電源電圧
が十分に高い期間に、トランジスタQ2がオンされたと
きに、ダイオードD3とインダクタL1を介して、全波
整流器DBの整流出力により充電される。コンデンサC
1の充電経路にインバータの構成要素であるインダクタ
L1が直列的に介在していることにより、電源投入初期
のコンデンサC1への突入電流は小さくなる。トランジ
スタQ2がオフすると、インダクタL1の蓄積エネルギ
ーにより、インダクタL1、ダイオードD1、コンデン
サC1、ダイオードD3、インダクタL1を通る経路で
回生電流が流れて、コンデンサC1が充電される。この
ように、インダクタL1とダイオードD1,D3、トラ
ンジスタQ2、コンデンサC1は降圧チョッパーを構成
し、コンデンサC1を充電するものである。そして、降
圧チョッパーとインバータとで、インダクタL1とダイ
オードD1、トランジスタQ2が兼用されることによ
り、回路構成が簡単化されるものである。次に、電源電
圧が低い期間では、コンデンサC1に直列接続されたダ
イオードD4により、コンデンサC1はインバータの入
力(つまり、トランジスタQ1,Q2の直列回路の両
端)に接続され、インバータに直流電力を供給する。
Next, the charging / discharging operation of the power source smoothing capacitor C1 will be described. The capacitor C1 is charged by the rectified output of the full-wave rectifier DB via the diode D3 and the inductor L1 when the transistor Q2 is turned on during the period when the power supply voltage is sufficiently high. Capacitor C
Since the inductor L1, which is a component of the inverter, is interposed in series in the charging path of No. 1, the rush current to the capacitor C1 at the initial stage of power-on becomes small. When the transistor Q2 is turned off, the stored energy of the inductor L1 causes a regenerative current to flow in a path that passes through the inductor L1, the diode D1, the capacitor C1, the diode D3, and the inductor L1 to charge the capacitor C1. In this way, the inductor L1, the diodes D1 and D3, the transistor Q2, and the capacitor C1 form a step-down chopper, and the capacitor C1 is charged. The inductor L1, the diode D1, and the transistor Q2 are shared by the step-down chopper and the inverter, so that the circuit configuration is simplified. Next, during a period when the power supply voltage is low, the capacitor C1 is connected to the input of the inverter (that is, both ends of the series circuit of the transistors Q1 and Q2) by the diode D4 connected in series to the capacitor C1 and supplies DC power to the inverter. To do.

【0010】図2は本発明の第2実施例の回路図であ
る。本実施例は、図1の回路において、インバータの構
成をハーフブリッジ型からフルブリッジ型に変更したも
のであり、コンデンサC3,C4をトランジスタQ3,
Q4に置き換えたものである。各トランジスタQ3,Q
4には、それぞれダイオードD5,D6が逆並列接続さ
れている。このフルブリッジ型のインバータでは、トラ
ンジスタQ1とQ4が同位相でオン・オフし、これと逆
位相でトランジスタQ2とQ3がオン・オフして、イン
バータの負荷回路に高周波電力を供給するものである。
コンデンサC1は、電源電圧が十分に高い期間に、トラ
ンジスタQ2がオンされたときに、ダイオードD3とイ
ンダクタL1を介して、全波整流器DBの整流出力によ
り充電される。トランジスタQ2がオフすると、インダ
クタL1の蓄積エネルギーにより、インダクタL1、ダ
イオードD1、コンデンサC1、ダイオードD3、イン
ダクタL1を通る経路で回生電流が流れて、コンデンサ
C1が充電される。そして、電源電圧が低い期間では、
コンデンサC1に直列接続されたダイオードD4によ
り、コンデンサC1はインバータに直流電力を供給す
る。このように、コンデンサC1の充電並びに放電に関
する動作は、図1の回路と全く同じである。
FIG. 2 is a circuit diagram of a second embodiment of the present invention. In this embodiment, in the circuit of FIG. 1, the configuration of the inverter is changed from the half bridge type to the full bridge type, and the capacitors C3 and C4 are replaced by the transistor Q3.
It is replaced with Q4. Each transistor Q3, Q
Diodes D5 and D6 are connected in anti-parallel to 4, respectively. In this full-bridge type inverter, the transistors Q1 and Q4 are turned on / off in the same phase, and the transistors Q2 and Q3 are turned on / off in the opposite phase to supply high frequency power to the load circuit of the inverter. ..
The capacitor C1 is charged by the rectified output of the full-wave rectifier DB via the diode D3 and the inductor L1 when the transistor Q2 is turned on during the period when the power supply voltage is sufficiently high. When the transistor Q2 is turned off, the stored energy of the inductor L1 causes a regenerative current to flow in a path that passes through the inductor L1, the diode D1, the capacitor C1, the diode D3, and the inductor L1 to charge the capacitor C1. And in the period when the power supply voltage is low,
Due to the diode D4 connected in series with the capacitor C1, the capacitor C1 supplies DC power to the inverter. As described above, the operations relating to the charging and discharging of the capacitor C1 are exactly the same as those of the circuit of FIG.

【0011】図3は本発明の第3実施例の回路図であ
る。本実施例は、図1の回路において、インバータの構
成をハーフブリッジ型から一石型に変更したものであ
り、コンデンサC4を省略し、トランジスタQ1とダイ
オードD1の代わりに、コンデンサC3とインダクタL
2のLC並列共振回路を接続し、このLC並列共振回路
の両端にインダクタL1を介して蛍光灯負荷FLとコン
デンサC2の並列回路を接続したものである。コンデン
サC1は、電源電圧が十分に高い期間に、トランジスタ
Q2がオンされたときに、ダイオードD3とインダクタ
L1を介して、全波整流器DBの整流出力により充電さ
れる。トランジスタQ2がオフすると、インダクタL1
の蓄積エネルギーにより、インダクタL1、コンデンサ
C3、コンデンサC1、ダイオードD3、インダクタL
1を通る経路で回生電流が流れて、コンデンサC1が充
電される。そして、電源電圧が低い期間では、コンデン
サC1に直列接続されたダイオードD4により、コンデ
ンサC1はインバータに直流電力を供給する。このよう
に、コンデンサC1の充電並びに放電に関する動作は、
図1の回路と殆ど同じであり、回生電流の流れる経路が
ダイオードD1からコンデンサC3に置き換えられるだ
けである。
FIG. 3 is a circuit diagram of a third embodiment of the present invention. In this embodiment, the configuration of the inverter is changed from the half-bridge type to the one-stone type in the circuit of FIG. 1, the capacitor C4 is omitted, and instead of the transistor Q1 and the diode D1, a capacitor C3 and an inductor L are provided.
Two LC parallel resonance circuits are connected, and a parallel circuit of a fluorescent lamp load FL and a capacitor C2 is connected to both ends of this LC parallel resonance circuit via an inductor L1. The capacitor C1 is charged by the rectified output of the full-wave rectifier DB via the diode D3 and the inductor L1 when the transistor Q2 is turned on during the period when the power supply voltage is sufficiently high. When the transistor Q2 turns off, the inductor L1
Inductor L1, capacitor C3, capacitor C1, diode D3, inductor L
A regenerative current flows through the path passing through 1 to charge the capacitor C1. Then, during a period when the power supply voltage is low, the capacitor C1 supplies DC power to the inverter by the diode D4 connected in series with the capacitor C1. In this way, the operations related to the charging and discharging of the capacitor C1 are
The circuit is almost the same as that of FIG. 1, except that the path through which the regenerative current flows is replaced with the diode D1 and the capacitor C3.

【0012】図4は本発明の第4実施例の回路図であ
る。以下、その回路構成について説明する。交流電源V
sは全波整流器DBの交流入力端子に接続されている。
全波整流器DBの直流出力端子間には、ダイオードD5
を介して、トランジスタQ1,Q2の直列回路が接続さ
れている。各トランジスタQ1,Q2には、それぞれダ
イオードD1,D2が逆並列接続されている。全波整流
器DBの直流出力端子間には、負荷FとコンデンサC2
の並列回路が、コンデンサC4,C3の直列回路を介し
て接続されている。トランジスタQ1,Q2の接続点
と、コンデンサC3,C4の接続点との間には、インダ
クタL1が接続されている。全波整流器DBの直流出力
端子間には、ダイオードD5と、電源平滑用のコンデン
サC1、ダイオードD3、インダクタL1、トランジス
タQ2の直列回路が接続されており、この回路に流れる
電流によりコンデンサC1が充電される。また、コンデ
ンサC1の充電電圧は、ダイオードD4を介して、トラ
ンジスタQ1,Q2の直列回路に印加される。なお、ト
ランジスタQ1,Q2の直列回路に高周波バイパス用の
コンデンサC5が並列接続されている。
FIG. 4 is a circuit diagram of a fourth embodiment of the present invention. The circuit configuration will be described below. AC power supply V
s is connected to the AC input terminal of the full-wave rectifier DB.
A diode D5 is placed between the DC output terminals of the full-wave rectifier DB.
A series circuit of transistors Q1 and Q2 is connected via. Diodes D1 and D2 are connected in antiparallel to the transistors Q1 and Q2, respectively. A load F and a capacitor C2 are placed between the DC output terminals of the full-wave rectifier DB.
Parallel circuit is connected via a series circuit of capacitors C4 and C3. An inductor L1 is connected between the connection point of the transistors Q1 and Q2 and the connection point of the capacitors C3 and C4. A diode D5, a capacitor C1 for smoothing the power source, a diode D3, an inductor L1, and a series circuit of a transistor Q2 are connected between the DC output terminals of the full-wave rectifier DB, and the capacitor C1 is charged by the current flowing in this circuit. To be done. The charging voltage of the capacitor C1 is applied to the series circuit of the transistors Q1 and Q2 via the diode D4. A high frequency bypass capacitor C5 is connected in parallel to the series circuit of the transistors Q1 and Q2.

【0013】以下、本実施例の動作について説明する。
電源電圧が高い期間に、トランジスタQ2がオンする
と、全波整流器DB、ダイオードD5、コンデンサC
1、ダイオードD3、インダクタL1、トランジスタQ
2、全波整流器DBを通る経路で電流が流れて、コンデ
ンサC1が充電される。このコンデンサC1の充電動作
については、充電電流の経路にダイオードD5が含まれ
る以外は前記各実施例と同様である。このままでは、電
源電圧が低いときに、入力電流に休止が生じる。そこ
で、本実施例では、コンデンサC4をインバータの負荷
回路の一部と全波整流器DBの間に接続して、入力電流
の休止を防いでいる。このコンデンサC4の容量は、1
回のスイッチングでインダクタL1との間で電荷を充放
電してしまう位に小さい。このため、コンデンサC4と
インダクタL1の接続点の電位は高周波的に変動してお
り、その電位が低いときには全波整流器DBの負出力端
子と同電位又はそれ以下となるため、電源電圧の値によ
らず、トランジスタQ2がオンしたときに、全波整流器
DB、コンデンサC4、インダクタL1、トランジスタ
Q2、全波整流器DBを通る経路で入力電流が流れる。
これにより、入力電流の休止を無くすことができる。ダ
イオードD5はコンデンサC4の電荷放出用であり、ト
ランジスタQ1がオンすると、インダクタL1へコンデ
ンサC4の電荷を放出し、次にトランジスタQ2がオン
されたときに入力電流が流れることを可能とする。この
ように、本実施例では、コンデンサC4とダイオードD
5の追加により入力電流の休止が無くなり、入力電流の
高調波成分が小さくなり、入力力率も更に高くなるとい
う利点がある。つまり、少しの部品の追加で格段に性能
が向上するものである。なお、コンデンサC5はインバ
ータの回生電流をバイパスするために設けてあるが、必
ずしも必要ではない。
The operation of this embodiment will be described below.
When the transistor Q2 is turned on while the power supply voltage is high, the full-wave rectifier DB, the diode D5, and the capacitor C
1, diode D3, inductor L1, transistor Q
2. A current flows through the path passing through the full-wave rectifier DB to charge the capacitor C1. The charging operation of the capacitor C1 is the same as that in each of the above-described embodiments except that the diode D5 is included in the charging current path. In this state, when the power supply voltage is low, a pause occurs in the input current. Therefore, in this embodiment, the capacitor C4 is connected between a part of the load circuit of the inverter and the full-wave rectifier DB to prevent the interruption of the input current. The capacity of this capacitor C4 is 1
It is small enough to charge and discharge electric charge with the inductor L1 by switching once. Therefore, the potential at the connection point between the capacitor C4 and the inductor L1 fluctuates in a high frequency, and when the potential is low, the potential is the same as or lower than the negative output terminal of the full-wave rectifier DB, so that the value of the power supply voltage becomes Regardless, when the transistor Q2 is turned on, the input current flows in a path that passes through the full-wave rectifier DB, the capacitor C4, the inductor L1, the transistor Q2, and the full-wave rectifier DB.
This makes it possible to eliminate the pause of the input current. The diode D5 is for discharging the electric charge of the capacitor C4. When the transistor Q1 is turned on, the diode D5 releases the electric charge of the capacitor C4 to the inductor L1 and allows the input current to flow when the transistor Q2 is turned on next time. Thus, in this embodiment, the capacitor C4 and the diode D are
The addition of 5 has the advantages that the pause of the input current is eliminated, the harmonic components of the input current are reduced, and the input power factor is further increased. That is, the performance is remarkably improved by adding a few parts. The capacitor C5 is provided to bypass the regenerative current of the inverter, but it is not always necessary.

【0014】図5は本発明の第5実施例の回路図であ
る。本実施例では、図4の回路のコンデンサC4をイン
ダクタL2に置き換えたものである。コンデンサC4を
用いる場合に比べると、インダクタL2により若干の昇
圧作用があり、入力電流は更に流れやすくなる。つま
り、全波整流器DBの出力電圧に重畳する方向にインダ
クタL2に電圧が発生することにより、電源電圧が低い
期間でも入力電流を流すことが可能となるものである。
これにより、入力電流の高調波成分を低減することがで
きる。
FIG. 5 is a circuit diagram of a fifth embodiment of the present invention. In this embodiment, the capacitor C4 in the circuit of FIG. 4 is replaced with the inductor L2. Compared to the case where the capacitor C4 is used, the inductor L2 has a slight boosting action, and the input current becomes easier to flow. That is, the voltage is generated in the inductor L2 in the direction in which it is superimposed on the output voltage of the full-wave rectifier DB, so that the input current can flow even when the power supply voltage is low.
Thereby, the harmonic component of the input current can be reduced.

【0015】図6は本発明の第6実施例の回路図であ
る。本実施例では、図4の回路のコンデンサC4にイン
ダクタL2を直列的に挿入したものである。コンデンサ
C4とインダクタL2はLC直列共振回路を構成するの
で、その両端電圧は振動的となる。したがって、全波整
流器DBの出力電圧が低い期間でも、LC直列共振回路
に生じる電圧により入力電流を流すことが可能となり、
入力電流の休止を無くして、入力電流の高調波成分を低
減することができる。
FIG. 6 is a circuit diagram of a sixth embodiment of the present invention. In this embodiment, an inductor L2 is inserted in series with the capacitor C4 of the circuit of FIG. Since the capacitor C4 and the inductor L2 form an LC series resonance circuit, the voltage across them becomes oscillatory. Therefore, even when the output voltage of the full-wave rectifier DB is low, the input current can flow due to the voltage generated in the LC series resonance circuit.
It is possible to reduce the harmonic component of the input current by eliminating the pause of the input current.

【0016】図7は本発明の第7実施例の回路図であ
る。本実施例では、図6の回路におけるコンデンサC3
の接続箇所を負荷F側からインダクタL1側へ変更した
ものである。このコンデンサC3はインバータの直流成
分カット用の結合コンデンサであるので、所定の直流電
圧を有している。したがって、図6に示す接続箇所より
も図7に示す接続箇所に配置した方が入力電流は更に流
れやすくなる。なお、図7の回路において、インダクタ
L2は省略しても構わない。
FIG. 7 is a circuit diagram of a seventh embodiment of the present invention. In this embodiment, the capacitor C3 in the circuit of FIG.
Is changed from the load F side to the inductor L1 side. Since this capacitor C3 is a coupling capacitor for cutting the DC component of the inverter, it has a predetermined DC voltage. Therefore, the input current can flow more easily in the connection portion shown in FIG. 7 than in the connection portion shown in FIG. In addition, in the circuit of FIG. 7, the inductor L2 may be omitted.

【0017】図8は本発明の第8実施例の回路図であ
る。本実施例では、図7の回路における負荷Fとコンデ
ンサC2の並列回路と、コンデンサC3との接続箇所を
入れ換えたものである。この場合には、コンデンサC3
の容量を通常よりも小さめに設定し、コンデンサC4と
インダクタL2の直列回路が接続されている箇所の電位
変動が大きくなるようにすることが好ましい。なお、イ
ンダクタL2は省略可能である。
FIG. 8 is a circuit diagram of an eighth embodiment of the present invention. In the present embodiment, the connection circuit of the capacitor C3 and the parallel circuit of the load F and the capacitor C2 in the circuit of FIG. 7 is replaced. In this case, the capacitor C3
It is preferable that the capacitance of is set to be smaller than usual so that the potential fluctuation at the location where the series circuit of the capacitor C4 and the inductor L2 is connected becomes large. The inductor L2 can be omitted.

【0018】図9は本発明の第9実施例の回路図であ
る。本実施例では、図6の回路において、トランジスタ
Q2の両端に接続されているインバータの負荷回路をト
ランジスタQ1の両端に接続したものである。つまり、
図6の回路では、負荷FとコンデンサC2の並列回路と
コンデンサC3の直列回路がインダクタL1を介してト
ランジスタQ2の両端に接続されているが、図9の回路
では、トランジスタQ1の両端に接続したものである。
基本的な動作は同じであり、電源電圧が高い期間におい
て、トランジスタQ2がオンされると、全波整流器D
B、ダイオードD5、コンデンサC1、ダイオードD
3、インダクタL1、トランジスタQ2、全波整流器D
Bを通る経路で入力電流が流れて、コンデンサC1が充
電される。また、トランジスタQ2がオフされると、イ
ンダクタL1、ダイオードD1、コンデンサC1、ダイ
オードD3、インダクタL1を通る経路で電流が流れ
て、コンデンサC1が充電される。電源電圧が低い期間
には、コンデンサC1の充電電圧がダイオードD4を介
してインバータの入力(つまり、トランジスタQ1,Q
2の直列回路の両端)に供給される。また、コンデンサ
C4とインダクタL2の直列回路を介して全波整流器D
Bの出力端子からインバータの負荷回路の一部(本実施
例では、インダクタL1)に入力電流が流れて、入力電
流の休止が無くなり、入力電流の高調波成分が低減され
る。
FIG. 9 is a circuit diagram of a ninth embodiment of the present invention. In this embodiment, the load circuit of the inverter connected to both ends of the transistor Q2 in the circuit of FIG. 6 is connected to both ends of the transistor Q1. That is,
In the circuit of FIG. 6, the parallel circuit of the load F and the capacitor C2 and the series circuit of the capacitor C3 are connected to both ends of the transistor Q2 via the inductor L1, but in the circuit of FIG. 9, they are connected to both ends of the transistor Q1. It is a thing.
The basic operation is the same, and when the transistor Q2 is turned on during the period when the power supply voltage is high, the full-wave rectifier D
B, diode D5, capacitor C1, diode D
3, inductor L1, transistor Q2, full-wave rectifier D
The input current flows along the path passing through B, and the capacitor C1 is charged. Further, when the transistor Q2 is turned off, a current flows in a path that passes through the inductor L1, the diode D1, the capacitor C1, the diode D3, and the inductor L1, and the capacitor C1 is charged. While the power supply voltage is low, the charging voltage of the capacitor C1 is input to the inverter (that is, the transistors Q1 and Q1) via the diode D4.
2 at both ends of the series circuit). In addition, the full-wave rectifier D is connected via the series circuit of the capacitor C4 and the inductor L2.
The input current flows from the output terminal of B to a part of the load circuit of the inverter (inductor L1 in this embodiment), the pause of the input current is eliminated, and the harmonic component of the input current is reduced.

【0019】図10は本発明の第10実施例の回路図で
ある。本実施例では、図9の回路において、インピーダ
ンス素子Zの接続箇所を変更したものである。つまり、
図9の回路では、トランジスタQ2がオンしたときに、
コンデンサC4とインダクタL2の直列回路を介して全
波整流器DBの出力端子からインダクタL1に入力電流
が流れるが、図10の回路では、インピーダンス素子Z
を介して、コンデンサC3とインダクタL1の直列回路
に入力電流が流れる。ここで、インピーダンス素子Z
は、コンデンサでも良いし、インダクタでも良いし、両
者の直列回路でも良いし、両者の並列回路でも良い。
FIG. 10 is a circuit diagram of a tenth embodiment of the present invention. In the present embodiment, the connection point of the impedance element Z is changed in the circuit of FIG. That is,
In the circuit of FIG. 9, when the transistor Q2 is turned on,
An input current flows from the output terminal of the full-wave rectifier DB to the inductor L1 via the series circuit of the capacitor C4 and the inductor L2, but in the circuit of FIG.
An input current flows through the series circuit of the capacitor C3 and the inductor L1 via the. Where impedance element Z
May be a capacitor, an inductor, a series circuit of both, or a parallel circuit of both.

【0020】図11は本発明の第11実施例の回路図で
ある。本実施例では、図10の回路において、負荷Fと
コンデンサC2の並列回路と、コンデンサC3の接続箇
所を入れ換えたものである。つまり、図10の回路で
は、トランジスタQ2がオンしたときに、インピーダン
ス素子Zを介して、コンデンサC3とインダクタL1の
直列回路に入力電流が流れるが、図11の回路では、負
荷FとコンデンサC2の並列回路とインダクタL1の直
列回路に入力電流が流れるものである。この場合には、
コンデンサC3の容量を少し小さめに設定し、コンデン
サC3の一端の電位変動を大きくすることが好ましい。
FIG. 11 is a circuit diagram of the eleventh embodiment of the present invention. In the present embodiment, the parallel circuit of the load F and the capacitor C2 and the connection point of the capacitor C3 are replaced in the circuit of FIG. That is, in the circuit of FIG. 10, when the transistor Q2 is turned on, the input current flows through the impedance element Z to the series circuit of the capacitor C3 and the inductor L1, but in the circuit of FIG. 11, the load F and the capacitor C2 are connected. The input current flows in the series circuit of the parallel circuit and the inductor L1. In this case,
It is preferable to set the capacitance of the capacitor C3 to be slightly smaller and to increase the potential fluctuation at one end of the capacitor C3.

【0021】図12は本発明の第12実施例の回路図で
ある。本実施例では、図1の回路において、コンデンサ
C1を充電するための降圧チョッパーの構成要素にイン
ダクタL2を加えたものである。電源電圧が高い期間に
おいて、トランジスタQ2がオンされると、全波整流器
DB、インダクタL2、コンデンサC1、ダイオードD
3、インダクタL1、トランジスタQ2、全波整流器D
Bを通る経路で入力電流が流れて、コンデンサC1が充
電される。また、トランジスタQ2がオフされると、イ
ンダクタL1、ダイオードD1、インダクタL2、コン
デンサC1、ダイオードD3、インダクタL1を通る経
路で電流が流れて、コンデンサC1が充電される。電源
電圧が低い期間には、コンデンサC1の充電電圧がダイ
オードD4とインダクタL2を介してインバータの入力
に供給される。すなわち、トランジスタQ2がオンした
とき、コンデンサC1、インダクタL2、コンデンサC
3、負荷FとコンデンサC2の並列回路、インダクタL
1、トランジスタQ2、ダイオードD4、コンデンサC
1を通る経路で電流が流れる。このとき、インダクタL
2には、図中の右向きに電圧が発生するので、全波整流
器DBの出力電圧がコンデンサC1の電圧よりも低くて
も、全波整流器DB、コンデンサC3、負荷Fとコンデ
ンサC2の並列回路、インダクタL1、トランジスタQ
2、全波整流器DBを通る経路で入力電流が流れる。し
たがって、インダクタL2は、単に降圧チョッパーの構
成要素となるのみならず、入力電流の高調波成分を低減
する作用をも有している。
FIG. 12 is a circuit diagram of the twelfth embodiment of the present invention. In this embodiment, an inductor L2 is added to the components of the step-down chopper for charging the capacitor C1 in the circuit of FIG. When the transistor Q2 is turned on during the period when the power supply voltage is high, the full-wave rectifier DB, the inductor L2, the capacitor C1, the diode D
3, inductor L1, transistor Q2, full-wave rectifier D
The input current flows along the path passing through B, and the capacitor C1 is charged. Further, when the transistor Q2 is turned off, a current flows in a path that passes through the inductor L1, the diode D1, the inductor L2, the capacitor C1, the diode D3, and the inductor L1, and the capacitor C1 is charged. While the power supply voltage is low, the charging voltage of the capacitor C1 is supplied to the input of the inverter via the diode D4 and the inductor L2. That is, when the transistor Q2 is turned on, the capacitor C1, the inductor L2, the capacitor C
3, parallel circuit of load F and capacitor C2, inductor L
1, transistor Q2, diode D4, capacitor C
An electric current flows through the path passing through 1. At this time, inductor L
2, a voltage is generated rightward in the figure, so even if the output voltage of the full-wave rectifier DB is lower than the voltage of the capacitor C1, the full-wave rectifier DB, the capacitor C3, the parallel circuit of the load F and the capacitor C2, Inductor L1, transistor Q
2. The input current flows along the path passing through the full-wave rectifier DB. Therefore, the inductor L2 not only serves as a constituent element of the step-down chopper but also has an action of reducing the harmonic component of the input current.

【0022】図13は本発明の第13実施例の回路図で
ある。本実施例では、図12の回路において、コンデン
サC1の接続箇所を変更すると共に、インダクタL2を
全波整流器DBの出力端子に接続したものである。図1
2の回路では、インバータのトランジスタQ2が降圧チ
ョッパーのスイッチング素子として共用されているが、
図13の回路では、インバータのトランジスタQ1が降
圧チョッパーのスイッチング素子として共用されてい
る。
FIG. 13 is a circuit diagram of a thirteenth embodiment of the present invention. In the present embodiment, in the circuit of FIG. 12, the connection location of the capacitor C1 is changed and the inductor L2 is connected to the output terminal of the full-wave rectifier DB. Figure 1
In the circuit of No. 2, the transistor Q2 of the inverter is shared as the switching element of the step-down chopper,
In the circuit of FIG. 13, the transistor Q1 of the inverter is shared as the switching element of the step-down chopper.

【0023】図14は本発明の第14実施例の回路図で
ある。本実施例では、図1の回路において、コンデンサ
C3とトランジスタQ1の間にインピーダンス素子Zと
ダイオードD5の並列回路を挿入したものである。電源
電圧が低い期間において、トランジスタQ2がオンした
ときに、コンデンサC1、インピーダンス素子Z、コン
デンサC3、負荷FとコンデンサC2の並列回路、イン
ダクタL1、トランジスタQ2、ダイオードD4、コン
デンサC1を通る経路で電流が流れる。このとき、イン
ピーダンス素子Zには、図中の右向きに電圧が発生する
ので、全波整流器DBの出力電圧がコンデンサC1の電
圧よりも低くても、全波整流器DB、コンデンサC3、
負荷FとコンデンサC2の並列回路、インダクタL1、
トランジスタQ2、全波整流器DBを通る経路で入力電
流が流れる。したがって、インピーダンス素子Zは入力
電流の高調波成分を低減する作用を有するものである。
FIG. 14 is a circuit diagram of a fourteenth embodiment of the present invention. In this embodiment, a parallel circuit of an impedance element Z and a diode D5 is inserted between the capacitor C3 and the transistor Q1 in the circuit of FIG. When the transistor Q2 is turned on during the period when the power supply voltage is low, a current flows through the capacitor C1, the impedance element Z, the capacitor C3, the parallel circuit of the load F and the capacitor C2, the inductor L1, the transistor Q2, the diode D4, and the capacitor C1. Flows. At this time, since a voltage is generated in the impedance element Z in the rightward direction in the figure, even if the output voltage of the full-wave rectifier DB is lower than the voltage of the capacitor C1, the full-wave rectifier DB, the capacitor C3,
Parallel circuit of load F and capacitor C2, inductor L1,
The input current flows through the path passing through the transistor Q2 and the full-wave rectifier DB. Therefore, the impedance element Z has a function of reducing the harmonic component of the input current.

【0024】図15は本発明の第15実施例の回路図で
ある。本実施例では、図14の回路において、トランジ
スタQ1,Q2とコンデンサC3,C4の配置を入れ換
えると共に、トランジスタQ1とコンデンサC3の間に
インダクタL2を接続したものである。インダクタL2
は電源電圧が高い期間にコンデンサC1を充電するため
の降圧チョッパーの構成要素に含まれると共に、電源電
圧が低い期間に入力電流を流して、入力電流の高調波成
分を低減する作用も有するものである。すなわち、トラ
ンジスタQ1がオンすると、コンデンサC1、インダク
タL2、トランジスタQ1、インダクタL1、負荷Fと
コンデンサC2の並列回路、コンデンサC4、ダイオー
ドD4、コンデンサC1を通る経路で電流が流れるが、
このとき、インダクタL2には図中の右向きに電圧が発
生し、全波整流器DBの出力電圧がコンデンサC1の電
圧よりも低くても、全波整流器DB、トランジスタQ
1、インダクタL1、負荷FとコンデンサC2の並列回
路、コンデンサC4、全波整流器DBを通る経路で入力
電流が流れる。したがって、電源電圧が低い期間でも入
力電流の休止は生じない。これにより、入力電流の高調
波成分が低減されるものである。
FIG. 15 is a circuit diagram of the fifteenth embodiment of the present invention. In the present embodiment, in the circuit of FIG. 14, the arrangement of the transistors Q1 and Q2 and the capacitors C3 and C4 is exchanged, and the inductor L2 is connected between the transistor Q1 and the capacitor C3. Inductor L2
Is included in the constituent elements of the step-down chopper for charging the capacitor C1 during the period when the power supply voltage is high, and also has the action of allowing the input current to flow during the period when the power supply voltage is low and reducing the harmonic components of the input current. is there. That is, when the transistor Q1 is turned on, current flows through a path that passes through the capacitor C1, the inductor L2, the transistor Q1, the inductor L1, the parallel circuit of the load F and the capacitor C2, the capacitor C4, the diode D4, and the capacitor C1.
At this time, a voltage is generated in the inductor L2 in the right direction in the figure, and even if the output voltage of the full-wave rectifier DB is lower than the voltage of the capacitor C1, the full-wave rectifier DB, the transistor Q
1, an input current flows through a path passing through the inductor 1, the parallel circuit of the load F and the capacitor C2, the capacitor C4, and the full-wave rectifier DB. Therefore, the input current does not stop even during the period when the power supply voltage is low. As a result, the harmonic component of the input current is reduced.

【0025】なお、本発明の電源装置では、負荷Fを特
に限定していないが、例えば、蛍光灯負荷や白熱灯負荷
などを用いることが考えられる。また、交流電源Vsと
全波整流器DBとの間に高周波ノイズ除去用のローパス
フィルター回路を介在させても良い。
In the power supply device of the present invention, the load F is not particularly limited, but it is possible to use, for example, a fluorescent lamp load or an incandescent lamp load. Further, a low-pass filter circuit for removing high frequency noise may be interposed between the AC power supply Vs and the full-wave rectifier DB.

【0026】[0026]

【発明の効果】請求項1記載の発明によれば、交流電源
を全波整流する全波整流器と、全波整流器の出力により
駆動されるインバータとを備える電源装置において、イ
ンバータのスイッチング素子とインダクタを降圧チョッ
パーの構成要素として兼用し、この降圧チョッパーによ
ってコンデンサを充電して、電源電圧が低い期間には前
記コンデンサからインバータに直流電力を供給するよう
にしたので、降圧チョッパーとインバータとで部品を共
用することができ、部品点数の削減により装置コストを
下げると共に、回路構成を簡単化することができるとい
う効果がある。
According to the invention described in claim 1, in a power supply device comprising a full-wave rectifier for full-wave rectifying an AC power supply and an inverter driven by the output of the full-wave rectifier, a switching element and an inductor of the inverter are provided. Is also used as a component of the step-down chopper, the step-down chopper charges the capacitor, and DC power is supplied from the capacitor to the inverter while the power supply voltage is low. Since it can be shared, the device cost can be reduced by reducing the number of parts, and the circuit configuration can be simplified.

【0027】また、請求項2記載の発明のように、イン
バータの負荷回路の一部を全波整流器の出力に接続する
ためのインピーダンス素子を設ければ、入力電流の休止
を無くして、入力電流の高調波成分を低減することがで
きるという効果がある。
If an impedance element for connecting a part of the load circuit of the inverter to the output of the full-wave rectifier is provided as in the second aspect of the invention, the input current can be eliminated and the input current can be eliminated. There is an effect that the harmonic component of can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第2実施例の回路図である。FIG. 2 is a circuit diagram of a second embodiment of the present invention.

【図3】本発明の第3実施例の回路図である。FIG. 3 is a circuit diagram of a third embodiment of the present invention.

【図4】本発明の第4実施例の回路図である。FIG. 4 is a circuit diagram of a fourth embodiment of the present invention.

【図5】本発明の第5実施例の回路図である。FIG. 5 is a circuit diagram of a fifth embodiment of the present invention.

【図6】本発明の第6実施例の回路図である。FIG. 6 is a circuit diagram of a sixth embodiment of the present invention.

【図7】本発明の第7実施例の回路図である。FIG. 7 is a circuit diagram of a seventh embodiment of the present invention.

【図8】本発明の第8実施例の回路図である。FIG. 8 is a circuit diagram of an eighth embodiment of the present invention.

【図9】本発明の第9実施例の回路図である。FIG. 9 is a circuit diagram of a ninth embodiment of the present invention.

【図10】本発明の第10実施例の回路図である。FIG. 10 is a circuit diagram of a tenth embodiment of the present invention.

【図11】本発明の第11実施例の回路図である。FIG. 11 is a circuit diagram of an eleventh embodiment of the present invention.

【図12】本発明の第12実施例の回路図である。FIG. 12 is a circuit diagram of a twelfth embodiment of the present invention.

【図13】本発明の第13実施例の回路図である。FIG. 13 is a circuit diagram of a thirteenth embodiment of the present invention.

【図14】本発明の第14実施例の回路図である。FIG. 14 is a circuit diagram of a fourteenth embodiment of the present invention.

【図15】本発明の第15実施例の回路図である。FIG. 15 is a circuit diagram of a fifteenth embodiment of the present invention.

【図16】従来例の回路図である。FIG. 16 is a circuit diagram of a conventional example.

【符号の説明】[Explanation of symbols]

Vs 交流電源 DB 全波整流器 Q1 トランジスタ Q2 トランジスタ L1 インダクタ F 負荷 D1,…,D5 ダイオード C1,…,C4 コンデンサ Vs AC power supply DB Full-wave rectifier Q1 transistor Q2 transistor L1 inductor F load D1, ..., D5 diode C1, ..., C4 capacitor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 交流電源と、前記交流電源からの交流
入力電圧を全波整流する全波整流器と、全波整流器の出
力に接続されLC共振系を含む負荷回路を備えるインバ
ータと、インバータに直流電力を供給するためのコンデ
ンサと、インバータのインダクタとスイッチング素子を
介して全波整流器の出力から前記コンデンサに充電電流
を流すための充電用ダイオードと、前記コンデンサから
インバータに直流電力を供給するための放電用ダイオー
ドとを備えることを特徴とする電源装置。
1. An AC power supply, a full-wave rectifier for full-wave rectifying an AC input voltage from the AC power supply, an inverter including a load circuit connected to the output of the full-wave rectifier and including an LC resonance system, and a DC power supply for the inverter. A capacitor for supplying electric power, a charging diode for causing a charging current to flow from the output of the full-wave rectifier to the capacitor through the inductor and the switching element of the inverter, and for supplying DC power from the capacitor to the inverter. A power supply device comprising a discharging diode.
【請求項2】 インバータの負荷回路の一部を前記全
波整流器の出力に接続するためのインピーダンス素子を
備えることを特徴とする請求項1記載の電源装置。
2. The power supply device according to claim 1, further comprising an impedance element for connecting a part of the load circuit of the inverter to the output of the full-wave rectifier.
JP21118891A 1990-11-27 1991-08-22 Power supply Expired - Fee Related JP3248198B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP21118891A JP3248198B2 (en) 1991-08-22 1991-08-22 Power supply
CA002056010A CA2056010C (en) 1990-11-27 1991-11-22 Inverter device for stable, high power-factor input current supply
US07/798,652 US5274540A (en) 1990-11-27 1991-11-26 Inverter device for stable, high power-factor input current supply
DE69117008T DE69117008T2 (en) 1990-11-27 1991-11-27 Inverter arrangement
EP91203114A EP0488478B1 (en) 1990-11-27 1991-11-27 Inverter device
KR1019910021439A KR960005690B1 (en) 1990-11-27 1991-11-27 Inverter device
EP91203325A EP0492715B1 (en) 1990-12-25 1991-12-17 Inverter device
DE69118501T DE69118501T2 (en) 1990-12-25 1991-12-17 Inverter arrangement
CA002058207A CA2058207C (en) 1990-12-25 1991-12-20 Inverter with shared chopper function for high input power factor with restrained higher harmonies
US07/811,967 US5251119A (en) 1990-12-25 1991-12-23 Inverter with shared chopper function for high input power factor with restrained higher harmonics
KR1019910024213A KR0145690B1 (en) 1990-12-25 1991-12-24 Inverter
US08/246,263 US5459651A (en) 1990-11-27 1994-05-19 Inverter device for stable, high power-factor input current supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21118891A JP3248198B2 (en) 1991-08-22 1991-08-22 Power supply

Publications (2)

Publication Number Publication Date
JPH0556647A true JPH0556647A (en) 1993-03-05
JP3248198B2 JP3248198B2 (en) 2002-01-21

Family

ID=16601863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21118891A Expired - Fee Related JP3248198B2 (en) 1990-11-27 1991-08-22 Power supply

Country Status (1)

Country Link
JP (1) JP3248198B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118224A (en) * 1998-09-25 2000-09-12 Matsushita Electric Works, Ltd. Discharge lamp lighting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118224A (en) * 1998-09-25 2000-09-12 Matsushita Electric Works, Ltd. Discharge lamp lighting device

Also Published As

Publication number Publication date
JP3248198B2 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US5274540A (en) Inverter device for stable, high power-factor input current supply
US5251119A (en) Inverter with shared chopper function for high input power factor with restrained higher harmonics
CN1087762A (en) AC/DC convertor
US5517403A (en) Inverter device
US6018221A (en) Lighting circuit and lighting device
JP3248198B2 (en) Power supply
JP3085703B2 (en) Inverter device
JPH1066351A (en) Power unit
JPH0556659A (en) Power supply
JP3427238B2 (en) Inverter device
JP2906056B2 (en) Discharge lamp lighting circuit
JP3414129B2 (en) Power supply
JP3235295B2 (en) Power supply
JP3134958B2 (en) Power supply device, discharge lamp lighting device and lighting device
JP3518230B2 (en) Lighting device
JP3291507B2 (en) Inverter device for discharge lamp
JP3413966B2 (en) Inverter device
JP3261706B2 (en) Inverter device
JP3498528B2 (en) Power supply
JPH097780A (en) Discharge lamp lighting circuit
JPH0386084A (en) Power source
JPH0556660A (en) Power supply
JPH0265673A (en) Inverter apparatus
JPH01298682A (en) Switching power source device
JPH11164571A (en) Power supply equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees