[go: up one dir, main page]

JPH0550134B2 - - Google Patents

Info

Publication number
JPH0550134B2
JPH0550134B2 JP62075744A JP7574487A JPH0550134B2 JP H0550134 B2 JPH0550134 B2 JP H0550134B2 JP 62075744 A JP62075744 A JP 62075744A JP 7574487 A JP7574487 A JP 7574487A JP H0550134 B2 JPH0550134 B2 JP H0550134B2
Authority
JP
Japan
Prior art keywords
chip
support member
package
conductor
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62075744A
Other languages
English (en)
Other versions
JPS63239832A (ja
Inventor
Jacques Fontan
Gerard Dehaine
Karel Kurzweil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPS63239832A publication Critical patent/JPS63239832A/ja
Publication of JPH0550134B2 publication Critical patent/JPH0550134B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H10W44/601
    • H10W70/685
    • H10W76/157
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H10W72/07251
    • H10W72/20
    • H10W72/877
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ICチツプ用パツケージおよびその
製造方法に関する。
本発明はあらゆる集積回路に関するものである
が、特にVLSI(Very Large Scale Integration)
集積回路と呼ばれる高密度集積回路に関する。
従来の技術 集積回路は、一般にチツプと呼ばれる。現在の
ところ、VLSIチツプは、厚さが1mm以下で、一
辺が1cm以上のほぼ正方形の半導体からなる板で
ある。チツプのデバイス形成面には、半導体基板
内に集積化された複数の回路を備える。集積化さ
れた回路には、入力−出力パツドが取り付けてあ
る。一方、このチツプのデバイス形成面とは反対
側の表面はチツプの裏面と呼ばれる。通常、回路
の集積度が大きい場合にはデバイス形成面に約
500のパツドが存在する。この場合、トランジス
タを集積化する方法にもよるが、多量の熱が発散
する。例えば、N−MOS型VLSIチツプ(MOS
型FETを備える)は、約4ワツトの電力パワー
を放熱することがある。
通常、プリント回路基板に複数個のチツプを取
りつけて、そのチツプ間を相互に接続する。この
実装法としては2つの方法が周知である。最も一
般的な方法は、各チツプをパツケージに封止し、
各パツケージの端子をプリント回路基板の対応す
る導体部にはんだ付けすることからなる。パツケ
ージは、機械的な保護手段としての機能がある。
しかも、パツケージはプリント回路基板上に取り
つけるのも容易である。しかし、パツケージは非
常にかさばるため、プリント回路基板上に搭載さ
れる数が制限されるという欠点がある。第2の方
法を用いると、プリント回路基板上に各チツプを
直接接合することによつて、この欠点を解消する
ことができる。この方法は、一般に「マイクロパ
ツケージング」と呼ばれている。
プリント回路基板上に実装する前のむき出しの
チツプの取扱いを容易にするため、通常TAB
(Tape−Automated Bonding)方式と呼ばれる
方法が用いられる。この方法は、可撓性のあるテ
ープキヤリアすなわちTABテープ上にチツプを
取りつけることからなる。各チツプは、テープ内
に形成された孔の縁部に支持されることになるリ
ードを備える。各チツプのリードは孔の内側で切
断され、いわゆるOLB(Output Lead Bonding)
作業の際にプリント回路基板の対応する導体部に
はんだ付けされる。一般に、チツプの裏面がプリ
ント回路基板上に載つており、そのリードはあら
かじめ曲げられてプリント回路基板の導体部に接
触している。このリードは、OLB用はんだ付け
装置を用いてその位置にはんだ付けする。この場
合、熱の発散はプリント回路基板を通して行われ
る。逆TAB法もしくはフリツプーTAB法と呼ば
れる別の方法では、テープは、チツプのデバイス
形成面をプリント回路基板に対向させて配置する
構成となつている。この方式では、チツプのリー
ドは前もつて曲げることなくプリント回路基板上
の導体部にはんだ付けし、放熱素子をチツプの裏
面に取りつける。
VLSIチツプの従来のパツケージは、ピン・ゲ
ートアレーパツケージである。このパツケージで
は、チツプの裏面は、多層プリント回路基板の一
方の面に形成されて基板に垂直なピンの列によつ
て囲まれているくぼみの底に接合している。この
くぼみの縁部は、チツプの対応するパツドに接続
するための導体部を備える段部となつている。パ
ツドと導体部の接続は、ワイヤによつて行われる
(ワイヤボンデイング)。チツプの裏面は、ヒート
シンク等の冷却装置と接続するためにプリント回
路基板のもう一方の面から飛び出している放熱素
子と接触している。パツケージをプリント回路基
板上に実装するには、ZIF(Zero−Insertion−
Force)コネクタを用いるのが好ましい。このコ
ネクタを用いると、ピンは、力を加えることなく
コネクタに差し込むことができる。差し込まれた
ピンは、次にコネクタの接触接続部分に絞めつけ
られる。
発明が解決しようとする問題点 ピン付きパツケージを用いてプリント回路基板
にチツプを実装する方法には、実際上多くの欠点
がある。プリント回路基板は、複雑で費用が高
く、しかも欠陥をもつ可能性の大きな素子であ
る。プリント回路基板の配線用導体は、複数の
面、例えば6つの面にわたつて設けられており、
隣接する面の間はスルーホールによつて相互に接
続されている。配線用導体は、極めて幅が狭いた
め、1個のチツプに多数のパツドを高密度にする
のに適する。従つて、配線用導体と対応するスル
ーホールは極めて正確に配置して、あらゆる点で
確実に接続されるようにする必要がある。実際に
はこの条件を満たすのは困難であるため、プリン
ト回路基板の価格が上昇する。また、チツプのパ
ツドをパツケージのくぼみのリードに接続するに
は、通常金またはアルミニウム製の極めて細いワ
イヤを用いてはんだ付けする。パツドが高密度で
あり、導体部が段部にまたがつているため、ワイ
ヤによる接続の自動化は複雑で難しい。それは、
チツプのパツドからパツケージの対応するピンへ
の接続路中で、ワイヤを2回はんだ付けするから
である。第1回目のはんだ付けでは、パツドをパ
ツケージの対応する導体部、すなわち多層プリン
ト回路基板に形成された薄くて幅の狭い配線用導
体とこの配線用導体を相互に接続するスルーホー
ルとからなる導体部に接続する。その後に、ピン
に配線用導体をはんだ付けする。チツプが取り付
けられたパツケージは、このように極めて多くの
接続個所を有する。従つて、全体の信頼性が低下
するだけでなく、コストも高くなる。最後に、パ
ツケージをプリント回路基板のZIFコネクタに取
りつける。このコネクタは、信頼性が高く、脱着
が容易であるという利点があるが、大きくて高価
であるという欠点がある。
パツケージ製造のためにTAB方式を使用する
ことは、フランス国特許第2456390号ですでに提
案されている。この特許においては、各チツプの
一連のリードが、テープによつて支持されている
というTAB方式の本質的な特徴が有効に利用さ
れている。この特許によると、TABテープを切
抜いて形成したリードの端部は、チツプとリード
の近接部分を電気絶縁性の樹脂で単に被覆するこ
とによつて形成したパツケージの出力端子を構成
している。この樹脂内は、さらに、チツプの裏面
に取りつけられた放熱素子が収められている。各
リードの厚さは、チツプの近傍では薄く、それよ
り先では厚い。リードに厚さが薄い部分があるた
めに、リードは十分にしなやかとなり、全部のリ
ードをチツプのパツドに均一に、しかも、信頼性
よくはんだ付けすることができる。また、リード
に厚い部分があるために、パツケージの樹脂の強
度をはるかに増すことができるだけでなく、パツ
ケージの出力端子に望ましい強度を与えることが
できる。
残念なことに、このTAB方式によるパツケー
ジは、リード数の少ないチツプにしか適さない。
実際、リード自体に強度がある場合にしかパツケ
ージが強度を備えることはない。パツケージが強
度をもつことは、チツプ及びそのリードの各々に
割れ目が生じたり破損するのを防ぐためにパツケ
ージに課される必須条件である。パツケージは、
チツプの面積が大きいほど強度が大きなものでな
ければならない。樹脂の強度を大きくするには、
リードの断面積を大きくするしかない。これは、
リードの密度が低い時だけしか可能ではない。従
つて、このパツケージは、VLSIチツプには適さ
ない。
本発明によれば、基板にチツプを実装するため
にTAB方式に利用して、パツドの密度が高い
VLSIチツプに適したパツケージを製造すること
ができる。
問題点を解決するための手段 本発明によれば、裏面が放熱素子に接続され、
リードが、パツケージの出力端子となる自由端と
絶縁性の支持部材に固定された内部部分とを備え
る、VLSIチツプのパツケージであつて該支持部
材は、上記チツプのデバイス形成面に対向するよ
うに配置され、電気的に絶縁性で、該チツプを囲
む横木の形態のフレームを介して上記放熱素子に
固定され、該放熱素子に接続された少なくとも1
つの配線用導体を備える、強度のある板であるこ
とを特徴とするパツケージが提供される。
更に、本発明によれば、チツプのデバイス形成
面をプリント回路基板に対向させて配置し、該チ
ツプのリードの端部を該プリント回路基板の対応
する導体部にはんだ付けし、上記チツプの裏面に
放熱素子を取りつけてプリント回路へチツプを実
装することからなるパツケージの製造方法であつ
て、該プリント基板と上記チツプに近接するリー
ド部分との間に少なくとも1つの配線用導体を備
える強度のある支持部材を配置し、該支持部材の
周辺部で上記リードを曲げて、該リードの端部を
上記プリント回路基板の導体部に位置させた後は
んだ付けを行い、さらに、上記配線用導体を上記
プリント回路基板の対応する端子にはんだ付け
し、上記支持部材と上記配線用導体に、上記放熱
素子を接続することを特徴とする方法が提供され
る。
本発明の特徴および利点は、添付図面を参照し
た以下の実施例の説明により明らかとなろう。
実施例 第1図及び第2図は、プリント回路基板11に
集積回路すなわちチツプ10を本発明に従つて実
装した場合の一実施例を示す図である。チツプ1
0は、放射状に配置されたリード12に接続する
入力−出力パツドを周囲に備えるデバイス形成面
10aと後面すなわち裏面10bを有する。本発
明の特徴をさらにはつきりとさせるために、例え
ば、チツプ10は、1辺につき100本のリード1
2を備える、1辺が1cmのMOS型VLSIチツプで
あると仮定する。また、チツプには、2つの電圧
V1,V2が印加される必要があり、チツプ10
の裏面10bは、電圧V1、例えば接地電位に接
続されていなければならないと仮定する。一方、
プリント回路基板11は、チツプ10を実装する
ための導体部13を備えている。実装方法は、フ
リツプ−TAB方式である。この方法は、チツプ
10のデバイス形成面10aをプリント回路基板
11に対向するように配置し、チツプのリード1
2の端部をプリント回路基板の対応する導体部1
3にはんだ付けして、チツプ10の裏面10bに
放熱素子14を取りつけることからなる。この方
法をもとにした本発明の方法では、プリント回路
基板11と、リード12からなる隣接部分を備え
るチツプ10との間に少なくとも1つの配線用導
体素子16を備える支持部材15を配置し、この
支持部材のまわりでリードを曲げてリードの端部
をプリント回路基板11の対応する導体部13の
位置に置き、その後にはんだ付けを行う。図示し
た実施例では、支持部材15は強度のある板であ
る。この板は、導体で強度のある柱状の配線用導
体16を4つ備える。柱状の配線用導体16は、
支持部材15の四隅に、2つの主表面に垂直に開
けられた孔17を貫通している。各柱状配線用導
体16は直角に曲がつて底部16aをなしてい
る。この底部の下面は、リード12の端部の下面
とほぼ同一平面上にある。支持部材15の孔17
の下部を同様に肘形17aに曲げることによつ
て、支持部材に対する柱状配線用導体の位置を決
定する。本発明によると、プリント回路基板11
は柱状配線用導体16の底部16aを固定するた
めの4つの端子18を備える。図示した実施例で
は、4つの端子18は、隣接する2つの端子に異
なる電圧が印加されるようにして2つの電圧源V
1,V2に接続されているのが好ましい。
チツプのデバイス形成面は、接着層19を介し
て支持部材15に固定されている。従つて、チツ
プ10に損傷を与えることなく放熱素子14を取
りつけることができる。図示した放熱素子14は
リベツトの形態をしている。この放熱素子14の
頭部14aはチツプ10のサイズとほぼ同じ大き
さの正方形であり、可撓性のあるインターフエー
ス部材20を介してチツプに接続されている。イ
ンターフエース部材20は、例えは箔片を混合し
た発泡体とする。この箔片の種類及び配置を適当
に選ぶことによつて、発泡体の熱伝導性をよくす
ることができる。放熱素子14とチツプ10と
は、柱状配線用導体16に固定されてキヤツプを
形成している板21によつて確実に接続されてい
る。この板21の中心部を放熱素子14の円柱部
分が貫通している。従つて、放熱素子14にヒー
トシンク22等の冷却装置を接続することができ
る。図示したヒートシンク22は、熱伝導性の良
好な材料を柱の形態にして、水平方向に冷却へフ
インを備えたものである。このヒートシンクは、
放熱素子14の円柱部分に差し込み式にして取り
つけられている。キヤツプ用の板21と支持部材
15の間の距離は、チツプ10のリード12上に
配置した、横木の形態の絶縁部材23によつて決
定される。図示した横木状の絶縁部材23は、チ
ツプ10を囲むフレームの形態に組立ててから柱
状配線用導体16に取りつけ、次いで、キヤツプ
用の板21に接着される。フレームは、キヤツプ
用の板に固定することも可能である。一般には、
放熱素子14は、プリント回路基板11と同じ接
地電位でなければならない。この電位を通常はV
1で表わす。本発明には、電圧がV1である端子
18に接続された少なくとも1つの配線用導体1
6を介して放熱素子を接地電位に接続できるとい
う利点がある。図示した実施例では、放熱素子1
4は、キヤツプ用の板21の下面に取り付けられ
た導体片24を介して、電圧がV1である端子1
8に接続されている2本の柱状配線用導体16に
接続されているのが好ましい。導体片24は、冠
状であり、放熱素子14の一部分14aと接触し
ている。また、この導体片は、2つの柱状配線用
導体16を取り囲む形状をもつため、導体片24
をこれらの柱状配線用導体にはんだ付けにより接
続することができる。また、はんだ付けは、キヤ
ツプ用の板21の機械的固定の代わりになる。こ
こで考えている例ではチツプ10の裏面10bを
接地電位に接続する必要があるので、熱のインタ
フエース部材20は、熱良導体であると同時に良
好な導電体でもあれば十分である。
第3図に示すように、支持部材15はその上面
に、チツプ10との近接部分に所定のリード12
と対応するように配置された導体部25を備え
る。支持部材15は、通常は、プリント回路基板
である。この支持部材15は、少なくとも1つの
導体素子16及びプリント回路基板11の対応す
る端子18を介して少なくとも1つの電圧源V
1,V2に導体部25を接続するためのものであ
る。第1図に図示した実施例では、支持部材15
内に、回路がプリントされた2つの導体面26,
27を含む。各導体面は、各々、電圧V1,V2
を示す柱状配線用導体16に接続されている。導
体面26,27を対応する柱状配線用導体16に
接続するには、図示した実施例では、導体面2
6,27の、柱状配線用導体16が貫通している
孔17のまわりに存在している部分に柱状配線用
導体16をはんだ付けする。接続部28を介して
導体面26,27を各導体部25に接続する。そ
のためには例えば、孔をメタライゼーシヨンする
技術を用いる。従つて、電圧V1,V2は端子1
8から導体部分25にまで達しているので、チツ
プ10の近傍でこの電圧をチツプ10に印加する
ことができる。この経路は対応するリード12の
短絡経路となつている。従つて、自己誘導成分が
弱められる。図示した実施例には、この利点に加
えて、デカツプリング用に柱状配線用導体16に
コンデンサ29を取り付けることができるという
利点がある。第4図に示すように、キヤツプ用の
板21の上面には、4組のパツド30,31が備
えられている。このパツドは、各々、コンデンサ
29をはんだ付けにより固定するためのものであ
る。合計8つのパツドは、キヤツプ用の板21の
4隅の柱状配線用導体16のまわりに配置され、
この柱状配線用導体16にはんだ付けされた4つ
の導体板32の隣接する2つの辺によつて構成さ
れている。従つて、パツド30には電圧V1が印
加され、パツド31には電圧V2が印加される。
チツプ10のリード12が高密度になることを
考慮すると、リードは薄く、幅が少ないので、極
めて曲がりやすく、極めて弱いものとなる。リー
ドが変形したり、リード間で短絡が起きるのを防
いで、しかも、リードを容易に曲げたり、はんだ
付けしたりするためには、リードは、電気的に絶
縁性で可撓性のある支持フレーム上の所定の位置
に例えば接着によつて固定されるのが好ましい。
図示した実施例では、内側フレーム33は、導体
部25と支持部材15の縁部の間の位置で、支持
部材の上方に位置するように配置されている。中
間フレーム34は、支持部材の側面に位置する。
外側フレーム35は、リード12の導体部13を
越えた部分を固定する。第2図に示した装置は、
第1図に図示したようにプリント回路基板11に
はんだ付けされて、チツプ10のパツケージを構
成している。チツプ10、そのリード12及びフ
レーム33,34,35の形状は、TAB方式に
適している。第5図は、第1図及び第2図に示し
たパツケージ36の中に実装されチツプ10をひ
とつのみ、関係するTAB方式のテープ37の1
部分とともに上方から見て示した図である。テー
プは長手方向の中央線に関して対称となつている
で、第5図にはテープ37のこの中央線の片側の
みしか示していない。従来の方法では、TABテ
ープ37上には、その正確な位置決定のために横
方向にスプロケツトホール38が並んでいる。チ
ツプ10のリード12はまず内側フレーム33に
支持され、次に中間フレーム34に支持され、さ
らにテープ37上のスプロケツトホール38の近
傍まで伸びている。フレーム36は、一点鎖線で
示す線39に沿つてテープ37を切抜くことによ
り形成される。柱状配線用導体16をはめ込むた
めに内側フレーム33の4隅に孔40を形成す
る。こうすることにより、柱状配線用導体16に
対してチツプ10とそのリード12の位置を正確
に決定することができる。第5図には仮想線とし
て線41,42,43,44が描いてある。線4
1に沿つては導体部25が並んで、それぞれリー
ド12にはんだ付けされている。線42,43は
リード12が支持部材15の側壁面に向けて折り
曲げられる線である。リード12は、曲げられた
結果、プリント回路基板11の導体部13の位置
にくる。線44は、これらのリード12が導体部
13にはんだ付けされる線である。
第6図は、テープを用いて、プリント回路基板
11にチツプ10を第1図に示したように実装す
るための本発明による方法を段階を追つて示した
概略図である。第6図の上段の左端の図は、第5
図に示したテープ37に対応する。第6図の上段
の左端から2番目の図は、4つの柱状配線用導体
16を備える支持部材15がテープ37の下に置
かれている状態を示す図である。テープ37の孔
40と支持部材15の柱状配線用導体16は、テ
ープ上で支持部材の位置を決定するための基準点
となる。第6図の上段の左端から3番目の図は、
テープ37の孔40に柱状配線用導体16をはめ
込み、導体部25をチツプ10の対応するリード
12にはんだ付けして、支持部材15をテープに
固定した状態を示す図である。第6図の上段の右
端の図は、横木の形態の絶縁部材23を柱状配線
用導体16に差し込んだ状態を示す図である。場
合によつては、絶縁部材23は例えば粘着性の膜
を介してリード12に接合する。熱のインターフ
エース部材20は、チツプ10の裏面10bの上
に置かれる。第6図の下段の図は、放熱素子14
とデカツプリング用コンデンサ29を備えるキヤ
ツプ用の板21を柱状配線用導体16に差し込ん
で、これらの柱状配線用導体16に固定した状態
を示す図である。固定は、例えば導電性の接着剤
もしくははんだ付けによる。第6図の下段の左端
から2番目の図は、テープ37を線39に沿つて
切抜いて、テープからチツプを離した状態を示す
図である。第6図の下段の左端から3番目の図
は、第5図の線42もしくは43に沿つてリード
12を曲げた状態を示す図である。このようにし
てパツケージ36が完成する。第6図の下段の右
端の図は、プリント回路基板11の導体部13に
リード12の端部をはんだ付けしてプリント回路
基板11上にパツケージ36を実装した状態を示
す図である。このはんだ付けは、前記のOLB方
式で行うのが好ましい。
第7図は、第1図に類似した図であるが、本発
明による方法の別の実施例及びその結果得られる
パツケージ36′を示す図である。このパツケー
ジでは、パツケージ36の要素に類似した要素に
は、同じ参照番号を付した。第一の相違点は、第
1図のパツケージ36内のヒートシンク22、放
熱素子14、キヤツプ用の板21及びその導体片
24の代わりにパツケージ36′では放熱素子1
4がヒートシンクとなつていることである。放熱
素子14′であるヒートシンクは、電圧V1が印
加されている2本の柱状配線用導体16に機械的
に、かつ、電気的に接続されている。このヒート
シンクは、場合によつては他の2本の柱状配線用
導体16に機械的にのみ接続されていても良い。
第7図に示した実施例の第二の相違点は、支持部
材15に対する柱状配線用導体16の位置決定方
法である。ここでは、下部16aは、例えばはん
だ付けによつて支持部材の下面の四隅に固定され
た金属片45に固定されている。
【図面の簡単な説明】
第1図は、本発明によるパツケージを用いてプ
リント回路基板に本発明の方法により実装したチ
ツプの、第2図の切断線−による断面図であ
り、第2図は、第1図に示したパツケージを切断
線−に沿つて切断して上方から見た図であ
り、第3図は、第1図に示したパツケージの支持
部材を上方から見た図であり、第4図は、第1図
に示したパツケージのキヤツプ用の板を上方から
見た図であり、第5図は、本発明による方法を実
施するためのチツプ用テープキヤリヤを上方から
見た部分図であり、第6A図乃至第6H図は、第
5図のテープを用いて、プリント回路基板にチツ
プを第1図のように実装するための本発明による
方法を段階を追つて示した概略図であり、第7図
は、本発明による方法とパツケージの別の実施態
様を示す、第1図に類似した図である。 (主な参照番号)、10……チツプ、11……
プリント回路基板、12……リード、13……導
体部、14,14′……放熱素子、15……支持
部材、16……配線用導体、17……孔、18…
…端子、19……接着層、20……インターフエ
ース部材、21……板、22……ヒートシンク、
23……絶縁部材、24……導体片、25……導
体部、26,27……導体面、28……接続部、
29……コンデンサ、30,31……パツド、3
2……導体板、33,34,35……フレーム、
36,36′……パツケージ、37……テープ、
38……スプロケツトホール。

Claims (1)

  1. 【特許請求の範囲】 1 裏面10bが放熱素子14,14′に接続さ
    れ、リード12が、パツケージの出力端子となる
    自由端と絶縁性の支持部材15に固定された内部
    部分とを備える、VLSIチツプ10のパツケージ
    36,36′であつて、該支持部材15は、上記
    チツプ10のデバイス形成面10aに対向するよ
    うに配置され、電気的絶縁性で、該チツプを囲む
    横木の形態のフレーム23を介して上記放熱素子
    14に固定され、該放熱素子14に接続された少
    くとも1つの配線用導体16を備える、強度のあ
    る板であることを特徴とするパツケージ。 2 上記支持部材15は、上記チツプ10のリー
    ド12に対応し、該支持部材の少くとも2つの配
    線用導体16と接続する部分25を備えるプリン
    ト回路基板であることを特徴とする特許請求の範
    囲第1項に記載のパツケージ。 3 上記支持部材15は、上記横木の形態のフレ
    ーム23とキヤツプ21を介して上記放熱素子1
    4に固定されていることを特徴とする特許請求の
    範囲第1項または第2項に記載のパツケージ。 4 上記キヤツプ21は、上記放熱素子14と上
    記支持部材15の少くとも1つの配線用導体16
    とを電気的に接続する導体片24を備えることを
    特徴とする特許請求の範囲第3項に記載のパツケ
    ージ。 5 上記キヤツプ21は、各々がデカツプリング
    用コンデンサ29を固定するのに使用されるパツ
    ド対30,31を備え、各パツド対30,31の
    パツドは各々上記支持部材15の2つの配線用導
    体16に接続されていることを特徴とする特許請
    求の範囲第3項に記載のパツケージ。 6 上記パツド30,31は、上記キヤツプ21
    の隅に配置され、各々が上記支持部材15の配線
    用導体16に固定されている導体板32の隣接す
    る2辺によつて形成されていることを特徴とする
    特許請求の範囲第5項に記載のパツケージ。 7 上記配線用導体16は、上記支持部材の孔1
    7を貫通する柱状部材であつて、肘形に曲がつた
    底部16aを備え、その下面は上記リード12の
    端部とほぼ同一平面上にあることを特徴とする特
    許請求の範囲第1項乃至第6項のいずれか1項に
    記載のパツケージ。 8 上記リード12は、少くとも1つのフレーム
    33〜35により所定の位置に保たれていること
    を特徴とする特許請求の範囲第1項乃至第7項の
    いずれか1項に記載のパツケージ。 9 フレーム35により、上記リードの自由端が
    固定されていることを特徴とする特許請求の範囲
    第8項に記載のパツケージ。 10 上記チツプ10に対して上記配線用導体1
    6を位置決めするための孔40を有するフレーム
    33を備えることを特徴とする特許請求の範囲第
    8項に記載のパツケージ。 11 熱の良導体で可撓性のあるインターフエー
    ス部材20は、上記チツプ10の裏面10bと上
    記放熱素子14の間に配置されることを特徴とす
    る特許請求の範囲第1項乃至第10項のいずれか
    1項に記載のパツケージ。 12 チツプのデバイス形成面10aをプリント
    回路基板11に対向させて配置し、該チツプのリ
    ード12の端部を該プリント回路基板の対応する
    導体部13にはんだ付けし、上記チツプの裏面に
    放熱素子14を取りつけることにより、プリント
    回路基板11にチツプ10を実装するICチツプ
    パツケージの製造方法において、該プリント回路
    基板と上記チツプに近接するリード部分との間に
    少くとも1つの配線用導体16を備える強度のあ
    る支持部材15を配置し、該支持部材の周辺部で
    上記リード12を曲げて該リードの端部を上記プ
    リント回路基板の導体部に位置させた後はんだ付
    けを行い、さらに、上記配線用導体16を上記プ
    リント回路基板の対応する端子18にはんだ付け
    し、上記支持部材と上記配線用導体に、上記放熱
    素子14を接続することを特徴とする方法。 13 上記チツプ10のリード12を、各々が上
    記支持部材の少くとも2つの配線用導体16に接
    続された支持部材15の導体部25にはんだ付け
    することを特徴とする特許請求の範囲第12項に
    記載の方法。 14 各々に対してデカツプリング用コンデンサ
    29が固定されることになる複数のパツド対3
    0,31を備えるキヤツプ21を上記支持部材上
    に配置し、該パツド対のパツドを各々該支持部材
    の配線用導体162つに接続することを特徴とす
    る特許請求の範囲第12項または第13項に記載
    の方法。 15 上記キヤツプと上記支持部材の間に上記チ
    ツプのリード上に置かれた横木の形態の絶縁部材
    23を配置し、上記キヤツプを上記配線用導体に
    機械的に固定することを特徴とする特許請求の範
    囲第14項に記載の方法。 16 上記キヤツプに上記放熱素子14を取りつ
    けることを特徴とする特許請求の範囲第12項ま
    たは第15項に記載の方法。 17 熱の良導体であり、可撓性のあるインター
    フエース部材20を、上記放熱素子14と上記チ
    ツプ10の裏面10bとの間に配置することを特
    徴とする特許請求の範囲第12項または第16項
    に記載の方法。 18 上記チツプは最初TAB用テープ37に取
    りけ、該テープ37に基準点40を配置し、該基
    準点40を上記支持部材の所定の点16,17に
    一致させて該支持部材を上記テープに固定し、該
    テープ37の1部を(線39に沿つて)切抜き、
    その後接合することを特徴とする特許請求の範囲
    第12項乃至第17項のいずれか1項に記載の方
    法。 19 上記配線用導体は強度のある柱状部材16
    を含み、上記支持部材及び上記テープの該柱状部
    材が対応する点は孔17,40とすることを特徴
    とする特許請求の範囲第18項に記載の方法。
JP62075744A 1986-03-28 1987-03-28 Icチップ用パッケージおよびその製造方法 Granted JPS63239832A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8604500A FR2596607A1 (fr) 1986-03-28 1986-03-28 Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR8604500 1986-03-28

Publications (2)

Publication Number Publication Date
JPS63239832A JPS63239832A (ja) 1988-10-05
JPH0550134B2 true JPH0550134B2 (ja) 1993-07-28

Family

ID=9333661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075744A Granted JPS63239832A (ja) 1986-03-28 1987-03-28 Icチップ用パッケージおよびその製造方法

Country Status (6)

Country Link
US (1) US4812949A (ja)
EP (1) EP0239494B1 (ja)
JP (1) JPS63239832A (ja)
DE (1) DE3772078D1 (ja)
ES (1) ES2025676T3 (ja)
FR (1) FR2596607A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065282A (en) * 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US4914812A (en) * 1987-12-04 1990-04-10 General Electric Company Method of self-packaging an IC chip
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
US5091825A (en) * 1988-03-29 1992-02-25 Hughes Aircraft Company Orthogonal bonding method and equipment
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
FR2638895A1 (fr) * 1988-11-08 1990-05-11 Bull Sa Support de circuit integre et son procede de fabrication, circuit integre adapte au support et boitier en resultant
FR2638896B1 (fr) * 1988-11-08 1990-12-21 Bull Sa Boitier de circuit integre de haute densite, support de circuit integre et carte d'interconnexion en resultant
US5212625A (en) * 1988-12-01 1993-05-18 Akzo Nv Semiconductor module having projecting cooling fin groups
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
US5038078A (en) * 1989-06-05 1991-08-06 Rca Licensing Corporation Degaussing coil attachment arrangement
US4935864A (en) * 1989-06-20 1990-06-19 Digital Equipment Corporation Localized cooling apparatus for cooling integrated circuit devices
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5003429A (en) * 1990-07-09 1991-03-26 International Business Machines Corporation Electronic assembly with enhanced heat sinking
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
DE4129191C2 (de) * 1991-09-03 1994-08-11 Hartmut Ortlieb Verfahren zur Herstellung eines wasserdichten Reißverschlusses
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
DE4217597C2 (de) * 1992-05-27 1994-09-08 Siemens Nixdorf Inf Syst Einbausystem für auf Leiterplatten montierte hochintegrierte gehäuselose Bausteine
DE4217596C2 (de) * 1992-05-27 1994-06-16 Siemens Nixdorf Inf Syst Einbausystem für auf Leiterplatten montierte hochintegrierte Bausteine
DE4217599C2 (de) * 1992-05-27 1994-08-25 Siemens Nixdorf Inf Syst Einbausystem für auf Leiterplatten montierte, hochintegrierte, gehäuselose Bausteine
DE4217598A1 (de) * 1992-05-27 1993-12-02 Siemens Nixdorf Inf Syst Einbausystem für auf Leiterplatten montierte hochintegrierte, gehäuselose Bausteine
US5229917A (en) * 1992-07-24 1993-07-20 The United States Of America As Represented By The Secretary Of The Air Force VLSI integration into a 3-D WSI dual composite module
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US5539151A (en) * 1992-09-25 1996-07-23 Vlsi Technology, Inc. Reinforced sealing technique for an integrated-circuit package
DE4237632A1 (de) * 1992-11-07 1994-05-11 Export Contor Ausenhandelsgese Schaltungsanordnung
DE4310446C1 (de) * 1993-03-31 1994-05-05 Export Contor Ausenhandelsgese Schaltungsanordnung
US5367434A (en) * 1993-05-06 1994-11-22 Motorola, Inc. Electrical module assembly
US6021046A (en) * 1993-06-09 2000-02-01 Dallas Semiconductor Corporation Thermal protection of electrical elements systems
US5579206A (en) * 1993-07-16 1996-11-26 Dallas Semiconductor Corporation Enhanced low profile sockets and module systems
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
JPH07147347A (ja) * 1993-11-25 1995-06-06 Matsushita Electric Ind Co Ltd 集積回路装置
US5881453A (en) * 1994-05-17 1999-03-16 Tandem Computers, Incorporated Method for mounting surface mount devices to a circuit board
US5504652A (en) * 1994-09-16 1996-04-02 Apple Computer, Inc. Unitary heat sink for integrated circuits
US5754401A (en) * 1996-02-16 1998-05-19 Sun Microsystems, Inc. Pressure compliantly protected heatsink for an electronic device
JP3185682B2 (ja) * 1996-09-19 2001-07-11 株式会社村田製作所 放熱板付誘電体基板
US6365438B1 (en) * 1997-05-09 2002-04-02 Citizen Watch Co., Ltd. Process for manufacturing semiconductor package and circuit board assembly
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
US6573119B1 (en) * 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6137161A (en) * 1999-09-14 2000-10-24 International Business Machines Corporation Interposer array module for capacitive decoupling and filtering
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6249434B1 (en) * 2000-06-20 2001-06-19 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6823586B2 (en) * 2002-05-29 2004-11-30 Meriton Networks Inc. Method of mounting a butterfly package on a PCB
US7142001B2 (en) * 2004-07-07 2006-11-28 Robert Bosch Gmbh Packaged circuit module for improved installation and operation
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
CN103515340B (zh) * 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
CN103515364A (zh) * 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
TWI544868B (zh) * 2014-07-11 2016-08-01 台達電子工業股份有限公司 散熱模組及其結合方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696323A (en) * 1970-02-27 1972-10-03 Amp Inc Dip header
GB1374666A (en) * 1972-06-02 1974-11-20 Logic Dynamics Inc Assembly comprising a micro electronic package a bus strip and a printed circuit base
FR2456390A1 (fr) * 1979-05-11 1980-12-05 Thomson Csf Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier
US4393581A (en) * 1980-01-22 1983-07-19 Amp Incorporated Method of forming leads on a lead frame
FR2489592A1 (fr) * 1980-09-02 1982-03-05 Thomson Csf Micro-boitier ceramique d'encapsulation de circuit electronique
US4396935A (en) * 1980-10-06 1983-08-02 Ncr Corporation VLSI Packaging system
EP0081419A3 (en) * 1981-12-03 1985-05-15 FAIRCHILD CAMERA & INSTRUMENT CORPORATION High lead count hermetic mass bond integrated circuit carrier
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
FR2565032B1 (fr) * 1984-05-25 1987-02-20 Inf Milit Spatiale Aeronaut Dispositif de repartition de potentiel electrique et boitier de composant electronique incorporant un tel dispositif

Also Published As

Publication number Publication date
US4812949A (en) 1989-03-14
JPS63239832A (ja) 1988-10-05
EP0239494A1 (fr) 1987-09-30
EP0239494B1 (fr) 1991-08-14
ES2025676T3 (es) 1992-04-01
FR2596607A1 (fr) 1987-10-02
DE3772078D1 (de) 1991-09-19

Similar Documents

Publication Publication Date Title
JPH0550134B2 (ja)
EP0213575B1 (en) Method of manufacturing a semiconductor device employing a film carrier tape
JP3526788B2 (ja) 半導体装置の製造方法
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6326687B1 (en) IC package with dual heat spreaders
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
EP0856889B1 (en) Semiconductor device mount structure and semiconductor device mounting method
US5239199A (en) Vertical lead-on-chip package
JP3113005B2 (ja) キャリアのない集積回路パッケージ
JP2889407B2 (ja) 垂直半導体相互接続方法及び構成体
US6495400B1 (en) Method of forming low profile semiconductor package
TW506003B (en) Manufacturing method of a semiconductor device
KR960016006B1 (ko) Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치
JP3258428B2 (ja) 複合半導体装置の製造方法
EP0495629B1 (en) Vertical lead-on-chip package
JP3183063B2 (ja) 半導体装置
JP3183064B2 (ja) 半導体装置
JP2000164792A (ja) 半導体装置およびその製造方法
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2654035B2 (ja) 半導体ic装置
US6297542B1 (en) Connecting a die in an integrated circuit module
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070728

Year of fee payment: 14