JPH0548418U - Double wave detection circuit - Google Patents
Double wave detection circuitInfo
- Publication number
- JPH0548418U JPH0548418U JP9753991U JP9753991U JPH0548418U JP H0548418 U JPH0548418 U JP H0548418U JP 9753991 U JP9753991 U JP 9753991U JP 9753991 U JP9753991 U JP 9753991U JP H0548418 U JPH0548418 U JP H0548418U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- detection circuit
- wave detection
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 description 9
- 230000020169 heat generation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 設計自由度が高く、コストを低減することの
できる両波検波回路を実現すること。
【構成】 検波信号の出力段にカレントミラー回路が用
いられた両波検波回路において、前記カレントミラー回
路を構成する2つのトランジスタの各コレクタ電圧を等
しいものとするための電圧シフト素子が少なくとも一方
のトランジスタのコレクタと出力端子との間に設けられ
ていること。
(57) [Abstract] [Purpose] To realize a dual-wave detection circuit with high design flexibility and cost reduction. In a dual-wave detection circuit using a current mirror circuit in an output stage of a detection signal, at least one of voltage shift elements for equalizing collector voltages of two transistors forming the current mirror circuit is provided. Provided between the collector of the transistor and the output terminal.
Description
【0001】[0001]
本考案は検波回路に関し、特に、交流の正負の両波を検波する両波検波回路に 関する。 The present invention relates to a detection circuit, and more particularly to a double wave detection circuit that detects both positive and negative AC waves.
【0002】[0002]
図2は両波検波回路の従来例の構成を示す回路図である。 FIG. 2 is a circuit diagram showing the configuration of a conventional example of a double-wave detection circuit.
【0003】 図2に示される回路では、コンデンサC21,C22,C23、抵抗R21, R22,R23,R25、コイルL21およびトランジスタQ21によって入力 回路が構成され、ダイオードD21,D22,D23、抵抗R24,R26,R 27,R28、およびトランジスタQ22,Q23,Q24,Q25によって検 波回路が構成されている。In the circuit shown in FIG. 2, an input circuit is composed of capacitors C21, C22, C23, resistors R21, R22, R23, R25, a coil L21 and a transistor Q21, and diodes D21, D22, D23, resistors R24, R26. , R27, R28, and transistors Q22, Q23, Q24, Q25 form a detection circuit.
【0004】 入力回路の構成について説明すると、トランジスタQ21のエミッタは抵抗R 21、コンデンサC21を介して入力端子T21に接続され、また、抵抗R22 を介して−15V電源と結ばれる。トランジスタQ21のベースは抵抗R23を 介して接地される。トランジスタQ21のコレクタはコイルL21、抵抗R25 を介して+15V電源に結ばれ、また、コンデンサC23を介してトランジスタ Q21,Q22のエミッタに結ばれる。上記のコイルL21と抵抗R25の中点 はコンデンサC22を介して接地されている。Explaining the configuration of the input circuit, the emitter of the transistor Q21 is connected to the input terminal T21 via the resistor R21 and the capacitor C21, and is also connected to the −15V power source via the resistor R22. The base of the transistor Q21 is grounded via the resistor R23. The collector of the transistor Q21 is connected to the + 15V power source via the coil L21 and the resistor R25, and is also connected to the emitters of the transistors Q21 and Q22 via the capacitor C23. The midpoint between the coil L21 and the resistor R25 is grounded via the capacitor C22.
【0005】 一方、検波回路は、トランジスタQ23およびトランジスタQ24の各エミッ タは抵抗R26および抵抗R27をそれぞれ介して+15V電源に結ばれている 。トランジスタQ23、Q24の各ベースおよびトランジスタQ23のコレクタ はトランジスタQ22のコレクタと接続され、トランジスタQ24のコレクタは 出力端子T22に接続されている。トランジスタQ22およびトランジスタQ2 5のエミッタはコンデンサC23に接続されている。トランジスタQ22のベー スはコンデンサC22を介して接地され、トランジスタQ25のベースは抵抗R 24を介して接地されている。トランジスタQ22のベースとトランジスタQ2 5のベース間には3つのダイオードD21,D23,D22が順方向に設けられ ている。トランジスタQ25のコレクタは出力端子T22と接続されており、該 出力端子T22は抵抗R28を介して接地されている。On the other hand, in the detection circuit, the respective emitters of the transistor Q23 and the transistor Q24 are connected to the + 15V power source through the resistors R26 and R27, respectively. The bases of the transistors Q23 and Q24 and the collector of the transistor Q23 are connected to the collector of the transistor Q22, and the collector of the transistor Q24 is connected to the output terminal T22. The emitters of the transistor Q22 and the transistor Q25 are connected to the capacitor C23. The base of the transistor Q22 is grounded via the capacitor C22, and the base of the transistor Q25 is grounded via the resistor R24. Three diodes D21, D23 and D22 are provided in the forward direction between the base of the transistor Q22 and the base of the transistor Q25. The collector of the transistor Q25 is connected to the output terminal T22, and the output terminal T22 is grounded via the resistor R28.
【0006】 両波検波回路の入力端子T21に交流信号が入力されると、トランジスタQ2 2,Q25のエミッタには該交流信号が増幅された図3(a)に示すような波形 が現れる。When an AC signal is input to the input terminal T21 of the double wave detection circuit, a waveform as shown in FIG. 3A in which the AC signal is amplified appears in the emitters of the transistors Q22 and Q25.
【0007】 検波回路段を構成するトランジスタQ22およびトランジスタQ25の各エミ ッタに交流信号が入力されると、正入力時にはトランジスタQ25が動作し、負 入力時にはトランジスタQ22が動作する。これらの各動作に応じてトランジス タQ23およびトランジスタQ24によって構成されて出力段として動作するカ レントミラー回路が動作し、出力端子T22には図3(b)に示すような入力さ れた交流信号の両波の検波波形が現れる。When an AC signal is input to each of the emitters of the transistor Q22 and the transistor Q25 that form the detection circuit stage, the transistor Q25 operates when the input is positive, and the transistor Q22 operates when the input is negative. In response to each of these operations, a current mirror circuit composed of a transistor Q23 and a transistor Q24 and operating as an output stage operates, and an input AC signal as shown in FIG. The detected waveforms of both waves appear.
【0008】 上記の両波検波回路においては、カレントミラー回路を構成するトランジスタ Q23およびトランジスタQ24には特性の揃ったものを用いてそれぞれ等しい コレクタ電流が流れるように形成する必要がある。しかしながら、各トランジス タのコレクタ電圧が異なり、コレクタ損失および発熱量がそれぞれ異なってしま う。これにより、各トランジスタに温度差が生じてその特性も異なってしまうた め、それぞれを流れるコレクタ電流値も異なるものとなってしまう。In the above double-wave detection circuit, it is necessary to use transistors having the same characteristics as the transistors Q23 and Q24 that form the current mirror circuit so that the same collector current flows. However, the collector voltage of each transistor is different, and the collector loss and heat generation amount are also different. As a result, a temperature difference occurs between the transistors, and the characteristics of the transistors also differ, resulting in different collector current values flowing through the transistors.
【0009】 例えば、抵抗R26および抵抗R27に100Ωのものをそれぞれ用いたとき に5mAのコレクタ電流が各トランジスタに流れ、出力端子T22に1V(P-P) の波形が現れた場合、順電圧降下を0.6VとするとトランジスタQ23のコレ クタ電圧は13.9Vとなる。一方、トランジスタQ24のコレクタ電圧は1V 程度に置かれるため、各トランジスタQ23およびQ24の各コレクタ損失はお およそ3mWおよび68mWとなり発熱量に大きな差が生じてしまう。このため 、各トランジスタが熱平衡状態に達するまでの時間にも差が生じてしまい、この 間には各トランジスタの特性(主にVEB特性)が異なるものとなり、出力電圧が 不安定なものとなってしまう。For example, when resistors R26 and R27 having a resistance of 100Ω are used, respectively, a collector current of 5 mA flows through each transistor, and when a waveform of 1 V (PP) appears at the output terminal T22, the forward voltage drop is reduced to 0. When it is set to 0.6V, the collector voltage of the transistor Q23 becomes 13.9V. On the other hand, since the collector voltage of the transistor Q24 is set to about 1 V, the collector loss of each of the transistors Q23 and Q24 is about 3 mW and 68 mW, which causes a large difference in heat generation amount. Therefore, there is a difference in the time required for each transistor to reach a thermal equilibrium state, and during this period, the characteristics of each transistor (mainly VEB characteristics) differ and the output voltage becomes unstable. I will end up.
【0010】 従来、上記のような発熱量の差による各トランジスタの特性変化の割合を小さ なものとするために、カレントミラー回路を構成するトランジスタには熱容量の 大きなトランジスタが用いられ、特性が急激に変化することを防いでいた。Conventionally, in order to reduce the rate of change in the characteristics of each transistor due to the difference in the amount of heat generation as described above, a transistor having a large heat capacity is used as a transistor forming a current mirror circuit, and the characteristics are sharp. It was prevented from changing to.
【0011】[0011]
上述した従来の両波検波回路は、各トランジスタの特性変化の割合を小さなも のとするために必要以上に大きな熱容量のトランジスタをカレントミラー回路に 用いるので、構成素子の選択幅が小さくなってしまい、設計の自由度が低く、ま た、コストが高いものになるという、問題点がある。 In the conventional double-wave detection circuit described above, a transistor with a heat capacity larger than necessary is used in the current mirror circuit in order to keep the rate of change in the characteristics of each transistor small. However, there is a problem in that the degree of freedom in design is low and the cost is high.
【0012】 本考案は上述したような従来の技術が有する問題点に鑑みてなされたものであ って、カレントミラー回路を構成するトランジスタに生じる発熱量を同程度のも のとし、設計自由度が高く、コストを低減することのできる両波検波回路を実現 することを目的とする。The present invention has been made in view of the problems of the above-described conventional techniques, and it is assumed that the transistors forming the current mirror circuit have the same amount of heat generation and the degree of freedom in design is high. It is an object of the present invention to realize a dual-wave detection circuit that has high cost and can reduce cost.
【0013】[0013]
本考案の両波検波回路は、検波信号の出力段にカレントミラー回路が用いら れた両波検波回路において、 前記カレントミラー回路を構成する2つのトランジスタの各コレクタ電圧を等 しいものとするための電圧シフト素子が少なくとも一方のトランジスタのコレク タと出力端子との間に設けられている。 The double-wave detection circuit of the present invention is a double-wave detection circuit in which a current mirror circuit is used in the output stage of the detection signal, and the collector voltages of the two transistors forming the current mirror circuit are equal. Is provided between the collector and the output terminal of at least one of the transistors.
【0014】[0014]
電圧シフト素子が設けられることにより、カレントミラー回路を構成する2つ のトランジスタの各コレクタ電圧を等しいものとなるので、各トランジスタに生 じるコレクタ損失および発熱量が等しいものとなる。このため、各トランジスタ が熱平衡状態となるまでの時間やその間の特性の変化状態も同様のものとなり、 出力電圧が常に安定したものとなる。 By providing the voltage shift element, the collector voltages of the two transistors forming the current mirror circuit become equal, and therefore the collector loss and the amount of heat generated in each transistor become equal. Therefore, the time until each transistor reaches the thermal equilibrium state and the changing state of the characteristics during that time are similar, and the output voltage is always stable.
【0015】[0015]
次に、本考案の実施例について図面を参照して説明する。 Next, an embodiment of the present invention will be described with reference to the drawings.
【0016】 図1は本考案の一実施例の構成を示す図である。FIG. 1 is a diagram showing the configuration of an embodiment of the present invention.
【0017】 図1中の抵抗R11〜R18、コンデンサC11〜C13、ダイオードD11 〜D13、コイルL11、入力端子T11、出力端子T12およびトランジスタ Q11〜Q15の構成および動作は図2に示した従来例における抵抗R21〜R 28、コンデンサC21〜C23、ダイオードD21〜D23、コイルL21、 入力端子T21、出力端子T22およびトランジスタQ21〜Q25と同様であ るため、説明は省略する。Configurations and operations of the resistors R11 to R18, the capacitors C11 to C13, the diodes D11 to D13, the coil L11, the input terminal T11, the output terminal T12, and the transistors Q11 to Q15 in FIG. 1 are the same as those in the conventional example shown in FIG. The resistors R21 to R28, the capacitors C21 to C23, the diodes D21 to D23, the coil L21, the input terminal T21, the output terminal T22, and the transistors Q21 to Q25 are the same as those of the resistors R21 to R28.
【0018】 本実施例においては、トランジスタQ14のコレクタと出力端子T12との間 に電圧シフト素子であるツェナーダイオードZD11が設けられている。In the present embodiment, a Zener diode ZD11 which is a voltage shift element is provided between the collector of the transistor Q14 and the output terminal T12.
【0019】 ツェナーダイオードZD11はツェナー電圧VDとして≒12Vを有している 。図2に示した従来例と同様に抵抗R16および抵抗R17に100Ωのものを それぞれ用いたときに5mAのコレクタ電流が各トランジスタに流れ、出力端子 T12に1V(P-P)の波形が現れた場合、順電圧降下を0.6Vとするとトラン ジスタQ13のコレクタ電圧は13.9Vとなる。一方、トランジスタQ14の コレクタ電圧はツェナー電圧VDが加わるために≒13V程度に置かれるため、 各トランジスタQ23およびQ24の各コレクタ損失は3mW程度となり、ほぼ 等しい発熱量となる。The Zener diode ZD11 has a zener voltage VD of approximately 12V. As in the conventional example shown in FIG. 2, when resistors R16 and R17 of 100 Ω are used, a collector current of 5 mA flows to each transistor, and a waveform of 1 V (PP) appears at the output terminal T12, If the forward voltage drop is 0.6V, the collector voltage of the transistor Q13 will be 13.9V. On the other hand, since the collector voltage of the transistor Q14 is set to about 13 V because the Zener voltage VD is applied, the collector loss of each of the transistors Q23 and Q24 is about 3 mW, and the heat generation amount is almost equal.
【0020】 上記のように構成された本実施例のものにおいては、カレントミラー回路を形 成するトランジスタQ13,Q14に生じる発熱量がほぼ等しいものとなるので 、各トランジスタが熱平衡状態に達するまでの時間、およびこの間における各ト ランジスタの特性がほぼ等しいものとなったため、出力電圧の変動を押えること ができた。In the present embodiment configured as described above, the heat generation amounts generated in the transistors Q13 and Q14 forming the current mirror circuit are substantially equal to each other. Since the characteristics of each transistor during the period and during this period were almost the same, the fluctuation of the output voltage could be suppressed.
【0021】 なお、本実施例において、ツェナーダイオードZD11のツェナー電圧VDは ≒12Vとして説明したが、この値は出力電圧値や抵抗R16,R17の値およ び電流値によって決定すればよく、カレントミラー回路を構成するトランジスタ のコレクタ電圧がほぼ等しいものとなるように選択すればよい。In the present embodiment, the Zener voltage VD of the Zener diode ZD11 is described as ≈12V, but this value may be determined by the output voltage value, the values of the resistors R16 and R17, and the current value. It may be selected so that the collector voltages of the transistors forming the mirror circuit are almost equal.
【0022】 また、電圧シフト素子としてはツェナーダイオードを一方のトランジスタのコ レクタと出力端子との間に設けるものとして説明したが、電圧シフト素子として はこの他にトランジスタ等を用いることが考えられ、特に限定されるものではな い。さらに各トランジスタにシフト電圧が異なる素子をそれぞれ設けてコレクタ 電圧の調整を精度よく行うものとしてもよい。Further, as the voltage shift element, the Zener diode is described as being provided between the collector of one transistor and the output terminal, but it is conceivable to use a transistor or the like as the voltage shift element. It is not particularly limited. Further, each transistor may be provided with an element having a different shift voltage to accurately adjust the collector voltage.
【0023】[0023]
本考案は以上説明したように構成されているので、以下に記載するような効果 を奏する。 Since the present invention is configured as described above, it has the following effects.
【0024】 カレントミラー回路を構成するトランジスタとして必要以上におおきな熱容量 のものを用いなくてもよいため、設計の自由度を大きくすることができ、コスト を低減することができる効果がある。Since it is not necessary to use a transistor having a larger heat capacity than necessary as a transistor forming the current mirror circuit, there is an effect that the degree of freedom in design can be increased and the cost can be reduced.
【図1】本考案の一実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
【図2】従来例の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a conventional example.
【図3】(a),(b)のそれぞれは、図2に示した従
来例の動作を示す波形図である。3A and 3B are waveform charts showing the operation of the conventional example shown in FIG.
C11〜C13 コンデンサ R11〜R18 抵抗 D11〜D13 ダイオード Q11〜Q15 トランジスタ L11 コイル T11 入力端子 T12 出力端子 ZD11 ツェナーダイオード C11 to C13 Capacitor R11 to R18 Resistance D11 to D13 Diode Q11 to Q15 Transistor L11 Coil T11 Input terminal T12 Output terminal ZD11 Zener diode
Claims (1)
が用いられた両波検波回路において、 前記カレントミラー回路を構成する2つのトランジスタ
の各コレクタ電圧を等しいものとするための電圧シフト
素子が少なくとも一方のトランジスタのコレクタと出力
端子との間に設けられていることを特徴とする両波検波
回路。1. A dual-wave detection circuit using a current mirror circuit in an output stage of a detection signal, wherein at least a voltage shift element for equalizing collector voltages of two transistors forming the current mirror circuit is provided. A double-wave detection circuit provided between the collector and the output terminal of one transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991097539U JP2607310Y2 (en) | 1991-11-27 | 1991-11-27 | Double wave detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991097539U JP2607310Y2 (en) | 1991-11-27 | 1991-11-27 | Double wave detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548418U true JPH0548418U (en) | 1993-06-25 |
| JP2607310Y2 JP2607310Y2 (en) | 2001-07-09 |
Family
ID=14195056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991097539U Expired - Fee Related JP2607310Y2 (en) | 1991-11-27 | 1991-11-27 | Double wave detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607310Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372444A (en) * | 1976-12-09 | 1978-06-27 | Pioneer Electronic Corp | Detecting circuit |
-
1991
- 1991-11-27 JP JP1991097539U patent/JP2607310Y2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372444A (en) * | 1976-12-09 | 1978-06-27 | Pioneer Electronic Corp | Detecting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2607310Y2 (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548418U (en) | Double wave detection circuit | |
| JPS63143887A (en) | Semiconductor laser driving circuit | |
| JPH0537822A (en) | Gamma correction circuit | |
| CN1075686C (en) | Wave filter with source | |
| JPH0846478A (en) | Active bandpass filter | |
| JP3016317B2 (en) | Variable gain amplifier | |
| CN213064036U (en) | Fan driving circuit with temperature compensation | |
| JP3591519B2 (en) | Pulse width modulation circuit | |
| JP2597548B2 (en) | Element fluctuation value detection circuit | |
| JPH079395Y2 (en) | Piezoelectric element drive control circuit | |
| JP3166806B2 (en) | Current detection circuit | |
| JPS61167786A (en) | Solenoid driving device | |
| JPS5912803Y2 (en) | Detection device with temperature compensation | |
| JPS58150307A (en) | Bias circuit of power amplifier | |
| JP3565358B2 (en) | Output circuit | |
| JPH0648495Y2 (en) | Variable program shutter | |
| JP2836475B2 (en) | Grid pulse power circuit | |
| JPH08307205A (en) | Filter circuit with plural-input provision | |
| JPH1155049A (en) | Current control circuit | |
| JPS6174417A (en) | Temperature compensating circuit of voltage controlled oscillator | |
| JPH0436482B2 (en) | ||
| JPS58200121A (en) | Pressure sensor device | |
| JPH02244532A (en) | relay drive device | |
| JPH02244905A (en) | switch circuit | |
| JPH06242842A (en) | Stabilized power source circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |