JPH053295A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH053295A JPH053295A JP3149076A JP14907691A JPH053295A JP H053295 A JPH053295 A JP H053295A JP 3149076 A JP3149076 A JP 3149076A JP 14907691 A JP14907691 A JP 14907691A JP H053295 A JPH053295 A JP H053295A
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- integrated circuit
- potential
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- 230000005669 field effect Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＭＯＳＦＥＴを有する半導体集積回路の基板電
位を安定させ、ＭＯＳＦＥＴの動作を安定させる。 【構成】下面にＰ型不純物を導入して導電率を高めたＰ
+ 型拡散層３を設けたＰ型シリコン基板１の上面にＮチ
ャネル及びＰチャネルＭＯＳＦＥＴを形成し、Ｐ+ 型拡
散層３によりキャリアの移動による電圧変動を抑制して
基板電位を安定させる。
位を安定させ、ＭＯＳＦＥＴの動作を安定させる。 【構成】下面にＰ型不純物を導入して導電率を高めたＰ
+ 型拡散層３を設けたＰ型シリコン基板１の上面にＮチ
ャネル及びＰチャネルＭＯＳＦＥＴを形成し、Ｐ+ 型拡
散層３によりキャリアの移動による電圧変動を抑制して
基板電位を安定させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関す
る。
る。
【０００２】
【従来の技術】従来の半導体集積回路は、図２に示すよ
うに、Ｐ型シリコン基板１の上面にＮ型ウェル２を形成
し、Ｎ型ウェル２及びＮ型ウェル２以外の領域のＰ型シ
リコン基板１の表面にゲート酸化膜４を介してゲート電
極５を設け、ゲート電極５に整合してＰ型シリコン基板
１に設けたＮ型のソース・ドレイン領域６及びＮ型ウェ
ル２に設けたＰ型のソース・ドレイン領域７によりＮチ
ャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを形成
する。また、Ｐ型シリコン基板１に設けたＰ+ 型拡散層
８に接地電位ＧＮＤを印加しＮ型ウェル２に設けたＮ+
型拡散層９に電源電位Ｖccを印加し、Ｐ型シリコン基板
１の裏面に金等の金属によるメタライズ層で形成した電
極１０を設けている。
うに、Ｐ型シリコン基板１の上面にＮ型ウェル２を形成
し、Ｎ型ウェル２及びＮ型ウェル２以外の領域のＰ型シ
リコン基板１の表面にゲート酸化膜４を介してゲート電
極５を設け、ゲート電極５に整合してＰ型シリコン基板
１に設けたＮ型のソース・ドレイン領域６及びＮ型ウェ
ル２に設けたＰ型のソース・ドレイン領域７によりＮチ
ャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを形成
する。また、Ｐ型シリコン基板１に設けたＰ+ 型拡散層
８に接地電位ＧＮＤを印加しＮ型ウェル２に設けたＮ+
型拡散層９に電源電位Ｖccを印加し、Ｐ型シリコン基板
１の裏面に金等の金属によるメタライズ層で形成した電
極１０を設けている。
【０００３】ここで、Ｐ型シリコン基板１の電位を安定
させるためには、基板コンタクト用のＰ+ 型拡散層８を
広範囲に多数分布して形成する必要があり、又、Ｎ型ウ
ェル２の電位を安定させるためにはＮ型ウェル２中にウ
ェルコンタクト用のＮ+ 型拡散層９を多数形成する必要
がある。また電極１０は全ての回路素子を形成したの
ち、Ｐ型シリコン基板１の下面を裏面研摩して、薄くし
た後に、金属層を蒸着させる必要があり、この電極１０
はＰ型シリコン基板１の下面の電位を安定にすること
で、Ｐ型シリコン基板１の電位を安定にしている。
させるためには、基板コンタクト用のＰ+ 型拡散層８を
広範囲に多数分布して形成する必要があり、又、Ｎ型ウ
ェル２の電位を安定させるためにはＮ型ウェル２中にウ
ェルコンタクト用のＮ+ 型拡散層９を多数形成する必要
がある。また電極１０は全ての回路素子を形成したの
ち、Ｐ型シリコン基板１の下面を裏面研摩して、薄くし
た後に、金属層を蒸着させる必要があり、この電極１０
はＰ型シリコン基板１の下面の電位を安定にすること
で、Ｐ型シリコン基板１の電位を安定にしている。
【０００４】Ｐ型シリコン基板１の電位，Ｎ型ウェル２
の電位が安定することにより電界効果トランジスタのバ
ックゲートの電位が安定し、電界効果トランジスタが安
定動作する。
の電位が安定することにより電界効果トランジスタのバ
ックゲートの電位が安定し、電界効果トランジスタが安
定動作する。
【０００５】
【発明が解決しようとする課題】この従来の半導体集積
回路では、基板コンタクト層及びウェルコンタクト層の
分布により、基板電位に片寄りが生じやすく、このた
め、基板電位が変動した部分では、基板表面に形成され
ている電界効果トランジスタのバックゲートの電位が、
変動し電界効果トランジスタの特性が悪くなるという問
題があり、特に、基板電位が大きく変動した部分では基
板中に存在する寄生接合型トランジスタがサイリスタを
形成し電源電流が著しく増加するため、半導体集積回路
の機能を損なうだけでなく回路の破壊の原因の一つにも
なるという問題点があった。
回路では、基板コンタクト層及びウェルコンタクト層の
分布により、基板電位に片寄りが生じやすく、このた
め、基板電位が変動した部分では、基板表面に形成され
ている電界効果トランジスタのバックゲートの電位が、
変動し電界効果トランジスタの特性が悪くなるという問
題があり、特に、基板電位が大きく変動した部分では基
板中に存在する寄生接合型トランジスタがサイリスタを
形成し電源電流が著しく増加するため、半導体集積回路
の機能を損なうだけでなく回路の破壊の原因の一つにも
なるという問題点があった。
【０００６】又、裏面電極により基板電位を安定させる
ためには、全ての回路素子を拡散により形成したのち裏
面研磨を行い、薄くしたのち、金等を蒸着させる必要が
あり、基板の応力に対する強度が弱くなり、又、金等の
高価な金属を用いるため、高価になり、特に、高速動作
を必要とする半導体集積回路にしか、用いることができ
ないといった問題点があった。
ためには、全ての回路素子を拡散により形成したのち裏
面研磨を行い、薄くしたのち、金等を蒸着させる必要が
あり、基板の応力に対する強度が弱くなり、又、金等の
高価な金属を用いるため、高価になり、特に、高速動作
を必要とする半導体集積回路にしか、用いることができ
ないといった問題点があった。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板の上面に設けたＭＯＳＦＥＴを有する半
導体集積回路において、前記半導体基板の下面に前記半
導体基板と同じ導電型の不純物を導入して導電率を高め
た不純物拡散層を有する。
は、半導体基板の上面に設けたＭＯＳＦＥＴを有する半
導体集積回路において、前記半導体基板の下面に前記半
導体基板と同じ導電型の不純物を導入して導電率を高め
た不純物拡散層を有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示す半導体チッ
プの断面図である。
プの断面図である。
【００１０】図１に示すように、Ｐ型シリコン基板１の
上面に設けたＮ型ウェル２と、Ｐ型シリコン基板１の下
面にホウ素イオンをイオン注入して設けたＰ+ 型拡散層
３と、Ｎ型ウェル２及びＮ型ウェル２以外の領域のＰ型
シリコン基板１の表面の夫々にゲート酸化膜４を介して
設けたゲート電極５と、ゲート電極５の夫々に整合して
Ｐ型シリコン基板１に設けたＮ型のソース・ドレイン領
域６及びＮ型ウェル２に設けたＰ型のソース・ドレイン
領域７と、Ｐ型シリコン基板１に設けて接地電位ＧＮＤ
を印加するＰ+ 型拡散層８と、Ｎ型ウェル２に設けた電
源電位Ｖccを印加するＮ+ 型拡散層９とを有して構成さ
れる。なお、Ｐ+ 型拡散層３はＰ型シリコン基板の上面
に素子を形成する前に形成する。
上面に設けたＮ型ウェル２と、Ｐ型シリコン基板１の下
面にホウ素イオンをイオン注入して設けたＰ+ 型拡散層
３と、Ｎ型ウェル２及びＮ型ウェル２以外の領域のＰ型
シリコン基板１の表面の夫々にゲート酸化膜４を介して
設けたゲート電極５と、ゲート電極５の夫々に整合して
Ｐ型シリコン基板１に設けたＮ型のソース・ドレイン領
域６及びＮ型ウェル２に設けたＰ型のソース・ドレイン
領域７と、Ｐ型シリコン基板１に設けて接地電位ＧＮＤ
を印加するＰ+ 型拡散層８と、Ｎ型ウェル２に設けた電
源電位Ｖccを印加するＮ+ 型拡散層９とを有して構成さ
れる。なお、Ｐ+ 型拡散層３はＰ型シリコン基板の上面
に素子を形成する前に形成する。
【００１１】ここで、Ｐ型シリコン基板１の不純物濃度
は小さく、このため、抵抗が高く、キャリアの移動によ
り電圧変動を生じる。しかし、Ｐ型シリコン基板１の下
に設けられたＰ+ 型拡散層３の不純物濃度は、Ｐ型シリ
コン基板１の不純物濃度より大きいため抵抗は低く、こ
のＰ+ 型拡散層３を通してキャリアの移動が生じ、キャ
リアの移動による電圧変動は減少する。このため、Ｐ型
シリコン基板１の電位は、安定する。よって、電界効果
トランジスタのバックゲートの電位が安定するため、電
界効果トランジスタも安定動作する。
は小さく、このため、抵抗が高く、キャリアの移動によ
り電圧変動を生じる。しかし、Ｐ型シリコン基板１の下
に設けられたＰ+ 型拡散層３の不純物濃度は、Ｐ型シリ
コン基板１の不純物濃度より大きいため抵抗は低く、こ
のＰ+ 型拡散層３を通してキャリアの移動が生じ、キャ
リアの移動による電圧変動は減少する。このため、Ｐ型
シリコン基板１の電位は、安定する。よって、電界効果
トランジスタのバックゲートの電位が安定するため、電
界効果トランジスタも安定動作する。
【００１２】
【発明の効果】以上説明したように本発明は、半導体基
板の裏面に基板の不純物濃度より高い不純物濃度をもつ
層をイオン注入により形成することで基板電位が安定
し、電界効果トランジスタを安定に動作させられるとい
う効果を有する。
板の裏面に基板の不純物濃度より高い不純物濃度をもつ
層をイオン注入により形成することで基板電位が安定
し、電界効果トランジスタを安定に動作させられるとい
う効果を有する。
【００１３】又、基板上面に回路素子を形成する前に、
裏面全面にイオン注入を行うことができるため半導体集
積回路の回路構成に関係なく、また、特性に悪影響を与
える事なく一括処理できるという効果がある。
裏面全面にイオン注入を行うことができるため半導体集
積回路の回路構成に関係なく、また、特性に悪影響を与
える事なく一括処理できるという効果がある。
【００１４】又、バックメタライズ層を形成しなくても
基板電位が安定するため、バックメタライズ層を作成す
る工程が削減でき、金等の高価な金属も使用しないた
め、安価であり、一般の半導体集積回路にも用いること
ができるという効果がある。
基板電位が安定するため、バックメタライズ層を作成す
る工程が削減でき、金等の高価な金属も使用しないた
め、安価であり、一般の半導体集積回路にも用いること
ができるという効果がある。
【図１】本発明の一実施例を示す半導体チップの断面図
である。
である。
【図２】従来の半導体集積回路の一例を示す半導体チッ
プの断面図である。
プの断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型ウェル ３，８ Ｐ+ 型拡散層 ４ ゲート酸化膜 ５ ゲート電極 ６，７ ソース・ドレイン領域 ９ Ｎ+ 型拡散層 １０ 電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板の上面に設けたＭＯＳＦＥＴ
を有する半導体集積回路において、前記半導体基板の下
面に前記半導体基板と同じ導電型の不純物を導入して導
電率を高めた不純物拡散層を有することを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149076A JPH053295A (ja) | 1991-06-21 | 1991-06-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149076A JPH053295A (ja) | 1991-06-21 | 1991-06-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053295A true JPH053295A (ja) | 1993-01-08 |
Family
ID=15467170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149076A Pending JPH053295A (ja) | 1991-06-21 | 1991-06-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053295A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512940A (en) * | 1993-03-19 | 1996-04-30 | Olympus Optical Co., Ltd. | Image processing apparatus, endoscope image sensing and processing apparatus, and image processing method for performing different displays depending upon subject quantity |
| US5550582A (en) * | 1993-03-19 | 1996-08-27 | Olympus Optical Co., Ltd. | Endoscope-image processing apparatus for performing image processing of emphasis in endoscope image by pigment concentration distribution |
| JPH1168106A (ja) * | 1997-06-13 | 1999-03-09 | Robert Bosch Gmbh | トランジスタ構成素子とその製造方法 |
| US6481002B2 (en) | 2000-02-17 | 2002-11-12 | Kabushiki Kaisha Toshiba | System and method for compressing LSI mask writing data |
| JP2009302194A (ja) * | 2008-06-11 | 2009-12-24 | Sony Corp | 電源遮断トランジスタを有する半導体装置 |
| JP2010098219A (ja) * | 2008-10-20 | 2010-04-30 | Toshiba Corp | 裏面照射型固体撮像装置 |
-
1991
- 1991-06-21 JP JP3149076A patent/JPH053295A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512940A (en) * | 1993-03-19 | 1996-04-30 | Olympus Optical Co., Ltd. | Image processing apparatus, endoscope image sensing and processing apparatus, and image processing method for performing different displays depending upon subject quantity |
| US5550582A (en) * | 1993-03-19 | 1996-08-27 | Olympus Optical Co., Ltd. | Endoscope-image processing apparatus for performing image processing of emphasis in endoscope image by pigment concentration distribution |
| US5675378A (en) * | 1993-03-19 | 1997-10-07 | Olympus Optical Co., Ltd. | Endoscope-image processing apparatus for performing image processing of emphasis in endoscope image by pigment concentration distribution |
| JPH1168106A (ja) * | 1997-06-13 | 1999-03-09 | Robert Bosch Gmbh | トランジスタ構成素子とその製造方法 |
| US6481002B2 (en) | 2000-02-17 | 2002-11-12 | Kabushiki Kaisha Toshiba | System and method for compressing LSI mask writing data |
| JP2009302194A (ja) * | 2008-06-11 | 2009-12-24 | Sony Corp | 電源遮断トランジスタを有する半導体装置 |
| US8008733B2 (en) | 2008-06-11 | 2011-08-30 | Sony Corporation | Semiconductor device having a power cutoff transistor |
| JP2010098219A (ja) * | 2008-10-20 | 2010-04-30 | Toshiba Corp | 裏面照射型固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225821B1 (en) | Semiconductor device having a silicon on insulator structure | |
| US6930361B2 (en) | Semiconductor device realizing characteristics like a SOI MOSFET | |
| US6713794B2 (en) | Lateral semiconductor device | |
| JPH05145083A (ja) | 量子電界効果素子 | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| US5014108A (en) | MESFET for dielectrically isolated integrated circuits | |
| US7867866B2 (en) | SOI FET with source-side body doping | |
| US3631312A (en) | High-voltage mos transistor method and apparatus | |
| US20200105900A1 (en) | Gate-controlled bipolar junction transistor and operation method thereof | |
| CA1130473A (en) | Mosfet substrate sensitivity control | |
| US3798512A (en) | Fet device with guard ring and fabrication method therefor | |
| JPH053295A (ja) | 半導体集積回路 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| US5077586A (en) | Vdmos/logic integrated circuit comprising a diode | |
| US3585463A (en) | Complementary enhancement-type mos transistors | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| US3719864A (en) | Semiconductor device with two mos transistors of non-symmetrical type | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPS60247974A (ja) | 半導体装置 | |
| JPH04146628A (ja) | 薄膜半導体装置 | |
| JPH03145163A (ja) | サイリスタ | |
| US5411910A (en) | Method for improving characteristics of parasitic PN diodes in static random access memory cell | |
| KR950003238B1 (ko) | 다중-전극을 이용한 논리소자의 구조 |