JPH05328094A

JPH05328094A - 画像処理方法及びその装置

Info

Publication number: JPH05328094A
Application number: JP4160200A
Authority: JP
Inventors: Yukio Sakano; 幸男坂野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-05-27
Filing date: 1992-05-27
Publication date: 1993-12-10
Also published as: US5444543A

Abstract

(57)【要約】（修正有）【目的】閉ループの内側と外側を確実に判定する。【構成】処理対象画素を含む周辺画素から成る第１の
ウインドウで主走査方向の第１の方向で走査し，画像デ
ータのパターンマッチングを行って処理対象画素が閉ル
ープ内であるか否かを示す第１の候補フラグを生成し，
次に，処理対象画素を含む周辺画素から成る第２のウイ
ンドウで主走査方向の第２の方向で走査し，画像データ
のパターンマッチングを行って処理対象画素が閉ループ
内であるか否かを示す第２の候補フラグを生成し，その
後，画像データと第１の候補フラグ及び（或いは）第２
の候補フラグとに基づいて，処理対象画素が閉ループ内
であるか否かを判別する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，デジタルコピー，ファ
クシミリ，イメージスキャナー，プリンター等に利用さ
れる画像処理方法及びその装置に関し，より詳細には，
画像データ中の閉ループを検出し，閉ループ内塗りつぶ
し信号等を発生する画像処理方法及びその装置に関す
る。

【０００２】

【従来の技術】近年，画像処理技術の発展が目覚まし
く，複写機，ファクシミリ装置等の画像処理装置におい
ても，単に画像を複写或いは転送するだけでなく，画像
編集を行えるようにした装置が種々提案されている。こ
の種の画像編集機能の１つとして，例えば，カラーフェ
ルトペンを用いて原稿画像上に領域指定用のマークを記
載し，該マークで指定された領域に対してトリミング或
いはマスキング等の画像処理を施すものがある。

【０００３】このような画像処理装置では，一定濃度範
囲で描かれた領域指定用のマークを検出し，該マークで
囲まれた領域（以下，閉ループ内と記載する）に対応す
るマークエリア信号を生成し，このマークエリア信号に
基づいて，閉ループ内或いは閉ループ外を区別して，種
々の画像処理を実現している。

【０００４】

【発明が解決しようとする課題】しかしながら，従来の
画像処理方法及びその装置によれば，図５３（ａ）に示
すように，主・副走査方向に対して，Ａ方向，Ｂ方向，
Ｃ方向の何れの方向からも閉ループの影になって見えな
い部分は閉ループ内と見なされるという問題点があっ
た。

【０００５】また，図５３（ｂ）に示すように，２重の
閉ループ（マーク１及びマーク２）がある場合，内側の
閉ループは無視されて，外側の閉ループ内の全てが閉ル
ープ内と見なされるという問題点もあった。

【０００６】本発明は上記に鑑みてなされたものであっ
て，閉ループの内側と外側を確実に判定できることを目
的とする。

【０００７】

【課題を解決するための手段】本発明は上記の目的を達
成するために，画像データ中の処理対象画素が閉ループ
内であるか否かを判定する画像処理方法において，処理
対象画素を含む周辺画素から成る第１のウインドウで主
走査方向の第１の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第１の候補フラグを生成し，次に，処理対象
画素を含む周辺画素から成る第２のウインドウで主走査
方向の第２の方向で走査し，画像データのパターンマッ
チングを行って処理対象画素が閉ループ内であるか否か
を示す第２の候補フラグを生成し，その後，画像データ
と第１の候補フラグ及び（或いは）第２の候補フラグと
に基づいて，処理対象画素が閉ループ内であるか否かを
判別する画像処理方法を提供するものである。

【０００８】尚，前述した第１或いは第２のウインドウ
において特定パターンとマッチングした場合には，処理
対象画素の第２或いは第１の候補フラグと，処理対象画
素に隣接する画素の第１或いは第２の候補フラグとが一
致するか否かを判別し，判別結果に基づいて，処理対象
画素の第１或いは第２の候補フラグを決定することが望
ましい。或いは，第１或いは第２のウインドウにおいて
特定パターンとマッチングした場合には，第１或いは第
２のウインドウの走査方向について処理対象画素の１つ
手前の画素の第１或いは第２の候補フラグと，副走査方
向について処理対象画素の１つ手前の画素の第２或いは
第１の候補フラグとが一致するか否かを判別し，判別結
果に基づいて，処理対象画素の第１或いは第２の候補フ
ラグを決定することが望ましい。

【０００９】また，処理対象画素が閉ループ内であるか
否かの判別結果に基づいて，閉ループ内塗りつぶし信
号，閉ループ外塗りつぶし信号，閉ループ内領域信号，
閉ループ外領域信号のうち少なくとも１つの信号を生成
することが望ましい。また，副走査方向に連続する同じ
値の第１或いは第２の候補フラグの個数を連続個数情報
として計数し，処理対象画素の第１或いは第２の候補フ
ラグに従属させて保持し，第１或いは第２のウインドウ
において特定パターンとマッチングした場合には，処理
対象画素の走査方向に１つ手前の画素の第１或いは第２
の候補フラグに付属する連続個数情報と，処理対象画素
の副走査方向に１つ手前の画素の第１或いは第２の候補
フラグに付属する連続個数情報との比較結果に基づい
て，処理対象画素の第１或いは第２の候補フラグの値を
決定することが望ましい。

【００１０】また，本発明は上記の目的を達成するため
に，画像データ中の処理対象画素が閉ループ内であるか
否かを判定する画像処理方法において，処理対象画素を
含む周辺画素から成る第１のウインドウで主走査方向の
第１の方向で走査し，画像データのパターンマッチング
を行って処理対象画素が閉ループ内であるか否かを示す
第１の候補フラグを生成し，次に，処理対象画素を含む
周辺画素から成る第２のウインドウで主走査方向の第２
の方向で走査し，画像データのパターンマッチングを行
って処理対象画素が閉ループ内であるか否かを示す第２
の候補フラグを生成し，続いて，第１及び第２の候補フ
ラグとに基づいて，処理対象画素が閉ループ内であるか
否かを示す第３の候補フラグを生成し，その後，画像デ
ータと第３の候補フラグとに基づいて，処理対象画素が
閉ループ内であるか否かを判別する画像処理方法を提供
するものである。尚，処理対象画素が閉ループ内である
か否かの判別結果に基づいて，閉ループ内塗りつぶし信
号，閉ループ外塗りつぶし信号，閉ループ内領域信号，
閉ループ外領域信号のうち少なくとも１つの信号を生成
することが望ましい。

【００１１】また，本発明は上記の目的を達成するため
に，画像データ中の処理対象画素が閉ループ内であるか
否かを判定する画像処理装置において，処理対象画素を
含む周辺画素から成る第１のウインドウで主走査方向の
第１の方向で走査し，画像データのパターンマッチング
を行って処理対象画素が閉ループ内であるか否かを示す
第１の候補フラグを生成する第１候補フラグ生成手段
と，処理対象画素を含む周辺画素から成る第２のウイン
ドウで主走査方向の第２の方向で走査し，画像データの
パターンマッチングを行って処理対象画素が閉ループ内
であるか否かを示す第２の候補フラグを生成する第２候
補フラグ生成手段と，画像データと第１の候補フラグ及
び（或いは）第２の候補フラグとに基づいて，処理対象
画素が閉ループ内であるか否かを判別し，閉ループ内信
号或いは閉ループ外信号を発生する判別手段と，閉ルー
プ内信号或いは閉ループ外信号に基づいて，閉ループ内
或いは閉ループ外を塗りつぶした画像を記録する画像記
録手段とを備えた画像処理装置を提供するものである。

【００１２】尚，前述した構成に加えて，第１或いは第
２の候補フラグに付属して，副走査方向に同じ値が連続
した第１或いは第２の候補フラグの個数を計数した連続
個数情報を生成する連続個数生成手段を備え，第１或い
は第２候補フラグ生成手段は，ウインドウにおいて特定
パターンとマッチングした場合，処理対象画素の走査方
向に１つ手前の画素の第１或いは第２の候補フラグに付
属する連続個数情報と，処理対象画素の副走査方向に１
つ手前の画素の第１或いは第２の候補フラグに付属する
連続個数情報との比較結果に基づいて，処理対象画素の
第１或いは第２の候補フラグの値を決定することが望ま
しい。

【００１３】また，本発明は上記の目的を達成するため
に，画像データ中の処理対象画素が閉ループ内であるか
否かを判定する画像処理装置において，処理対象画素を
含む周辺画素から成る第１のウインドウで主走査方向の
第１の方向で走査し，画像データのパターンマッチング
を行って処理対象画素が閉ループ内であるか否かを示す
第１の候補フラグを生成する第１候補フラグ生成手段
と，処理対象画素を含む周辺画素から成る第２のウイン
ドウで主走査方向の第２の方向で走査し，画像データの
パターンマッチングを行って処理対象画素が閉ループ内
であるか否かを示す第２の候補フラグを生成する第２候
補フラグ生成手段と，画像データと第１の候補フラグ及
び（或いは）第２の候補フラグとに基づいて，処理対象
画素が閉ループ内であるか否かを判別し，閉ループ内信
号或いは閉ループ外信号を発生する判別手段と，画像パ
ターンを発生するパターン発生手段と，閉ループ内信号
或いは閉ループ外信号，及び，画像パターンとに基づい
て，閉ループ内或いは閉ループ外を画像パターンで塗り
つぶした画像を記録する画像記録手段とを備えた画像処
理装置を提供するものである。

【００１４】また，本発明は上記の目的を達成するため
に，画像データ中の処理対象画素が閉ループ内であるか
否かを判定する画像処理装置において，処理対象画素を
含む周辺画素から成る第１のウインドウで主走査方向の
第１の方向で走査し，画像データのパターンマッチング
を行って処理対象画素が閉ループ内であるか否かを示す
第１の候補フラグを生成する第１候補フラグ生成手段
と，処理対象画素を含む周辺画素から成る第２のウイン
ドウで主走査方向の第２の方向で走査し，画像データの
パターンマッチングを行って処理対象画素が閉ループ内
であるか否かを示す第２の候補フラグを生成する第２候
補フラグ生成手段と，画像データと第１の候補フラグ及
び（或いは）第２の候補フラグとに基づいて，処理対象
画素が閉ループ内であるか否かを判別し，閉ループ内信
号或いは閉ループ外信号を発生する判別手段と，閉ルー
プ内信号或いは閉ループ外信号に基づいて，閉ループ内
或いは閉ループ外を特定の色で塗りつぶした画像を記録
するカラー画像記録手段とを備えた画像処理装置を提供
するものである。

【００１５】

【作用】本発明の画像処理方法及びその装置は，それぞ
れ主走査方向の異なる方向で走査して生成した処理対象
画素が閉ループ内であるか否かを示す２つの候補フラグ
（第１の候補フラグ及び第２の候補フラグ）に基づい
て，処理対象画素が閉ループ内であるか否かを判別す
る。

【００１６】

【実施例】以下，本発明の画像処理方法及びその装置を
適用したデジタル複写機を例として，〔実施例１〕，
〔実施例２〕，〔実施例３〕，〔実施例４〕，〔実施例
５〕，〔実施例６〕，〔各実施例の効果〕の順序で図面
を参照して詳細に説明する。

【００１７】〔実施例１〕実施例１では，処理対象画素
を含む周辺画素から成る第１のウインドウで主走査方向
の第１の方向で走査し，画像データのパターンマッチン
グを行って処理対象画素が閉ループ内であるか否かを示
す第１の候補フラグを生成し，次に，処理対象画素を含
む周辺画素から成る第２のウインドウで主走査方向の第
２の方向で走査し，画像データのパターンマッチングを
行って処理対象画素が閉ループ内であるか否かを示す第
２の候補フラグを生成し，その後，画像データと第１の
候補フラグ及び（或いは）第２の候補フラグとに基づい
て，処理対象画素が閉ループ内であるか否かを判別す
る。

【００１８】以下，実施例１の画像処理方法及びその装
置について，デジタル複写機の概要画像処理方法の概要画像処理回路の構成及び動作の順に説明する。

【００１９】デジタル複写機の概要図１は，実施例１のデジタル複写機１の外観図を示す。
原稿台２にセットされた原稿（図示せず）はＣＣＤライ
ンセンサ（図示せず）によって４００ｄｐｉの画素に分
解されて読み取られる。主走査方向の読み取りは，ＣＣ
Ｄラインセンサによって電子的に行われ，副走査方向の
読み取りは，ＣＣＤラインセンサと原稿との相対的な位
置移動により行われる。

【００２０】図２は，実施例１のデジタル複写機１にお
ける原稿からコピーまでの画像データの流れを示すため
の概略ブロック図である。先ず，原稿画像は，ＣＣＤラ
インセンサを含む画像読取部１０において画素に分解さ
れて読み取られ，増幅器によって増幅され，Ａ／Ｄ変換
器によってデジタル信号として量子化される。ここで，
画像データは６ビット６４階調（０〜６３）の階調値と
して画像処理部２０へ送出される。

【００２１】画像処理部２０では，画像の白を階調値０
に変換し，黒を階調値６３に変換する処理（所謂，白黒
変換）や，シェーディング補正，ＭＴＦ補正等の画像処
理の他に，本発明による閉ループ内であるか否かの判別
処理が画像データに対して施された後，画像書込部３０
へ画像データを送出する。

【００２２】画像書込部３０は，電子写真方式によるレ
ーザープリンタであり，画像データに基づいて４００ｄ
ｐｉでコピー画像を再生する。尚，４０は画像読取部１
０，画像処理部２０，及び，画像書込部３０を制御する
制御部を示す。

【００２３】図３は，原稿と主・副走査方向の関係を示
し，特に断らない限り，以下，主走査方向をｘ，副走査
方向をｙとする。また，ｌ₁，ｌ₂‥‥等は，それぞれ
主走査ライン（或いは，単に走査ライン）と呼ぶ。尚，
原稿上に輪郭線文字で書かれた文字『Ａ』は原稿上の画
像である。

【００２４】図４は，図３の原稿に対する再生画像を示
し，原稿上の輪郭線文字『Ａ』に対して再生画像は輪郭
の内部が塗りつぶされた文字『Ａ』となっている。この
ように原稿上の閉ループ内を塗りつぶしたり，閉ループ
内の領域信号を発生することが本発明の実施に依ってい
る。

【００２５】図５は，原稿上の閉ループ画像を読み取
り，ｘ方向及びｙ方向の画素に分解し，画素単位に画像
濃度の黒は「１」，白は「０」と２値化した画像データ
のようすを示す図である。但し，ここでは図を見やすく
するために白を表すデータ「０」の記入を省略する。即
ち，同図では，各区画が画素を示し，画素内の「１」は
その画素が黒であることを示し，何も記入していない画
素は白を示す。実際の読取から書込みの過程では，図５
のような２次元の画像データが同時に得られるものでは
なく，主走査ライン毎に，しかも１ライン内でも主走査
方向（図中の矢印Ａ方向）に画素毎に順次に画像データ
が得られ，１ラインの画像データが終了すると，ｙ方向
に次のラインの画像データが同様に主走査方向に画素順
次に得られる。尚，同図に示すように画像データをその
濃度に応じて２値化することは公知であるので詳細な説
明を省略する。

【００２６】画像処理方法の概要次に，図６〜図１７を参照して，図５の画像データに対
して，閉ループ内を検出し，閉ループ内塗りつぶし画像
データ及び閉ループ内領域信号を発生する画像処理方法
を説明する。

【００２７】図６は，閉ループ内の候補である画素を検
出し，候補である場合に第１の候補フラグに「１」を設
定するため方法を示した第１の候補フラグ設定処理のフ
ローチャートである。初期状態（即ち，画像データ入力
前）では，第１候補フラグβ（以下，β或いはフラグβ
と記載する）は「０」である。先ず，データ入力におい
て，２値化された画像データＤがライン毎に，且つ，画
素順次に図５の矢印Ｂ方向に入力される（Ｓ１０１）。
このように主走査方向と逆方向にデータを入力するの
は，単位処理回路全体の構成を簡単化するためであり，
矢印Ｂ方向に画像データを得ることは後述する回路で説
明するように，ラインメモリへのデータの書込みと，読
み出しの順を逆にすることによって容易に得られる。

【００２８】画素順に矢印Ｂ方向に入力された画像デー
タＤは，Ｄ＝１であるか否かにより処理が異なる（Ｓ１
０２）。Ｄ＝１の場合には，βの値は「β＝β_-y」とな
る（Ｓ１０６）。ここで，β_-yは現在の処理対象画素に
隣接してｙ方向に１画素以前の画素のβの値を示し，例
えば，図５において，処理対象画素が（ｘ₁₅，ｙ₂）で
あるとすると，β_-yは（ｘ₁₅，ｙ₁）の画素のβの値で
ある。尚，このβ_-yの初期状態もβ_-y＝０である。

【００２９】一方，Ｄ≠１の場合は，パターンマッチン
グ処理１（以下，パターンマッチング処理をＰＭと記載
する）へ進む。ＰＭ１では，図７（ａ）に示すような画
像データのパターンマッチングを行う（Ｓ１０３）。同
図のハッチングで示した画素が処理対象画素であり，以
降の図においても同様にハッチング部が処理対象画素を
示すものとする。また，画素内の数字「０」或いは
「１」は２値化された画像データを示し，×印は「０」
或いは「１」の何れかを示している。

【００３０】ＰＭ１において，図７（ａ）のように自分
自身及び１つ上の画素が共に「０」の場合には，Ｓ１０
６へ進み，βの値は「β＝β_-y」となる。一方，図７
（ａ）のパターンと一致しない場合には，Ｓ１０４へ進
む。

【００３１】ＰＭ２は，図７（ｂ）に示すパターンマッ
チングを行う（Ｓ１０４）。一致した場合には，処理対
象画素のβの値は「β＝β_+x」になる（Ｓ１０７）。β
_+xは現在の処理対象画素に隣接して１画素右側の画素の
βの値を示し，初期状態はβ_+x＝０である。一方，パタ
ーンと一致しない場合には，βの値は「β＝バーβ_+x」
となる（Ｓ１０５）。バーβ_+xはβ_+xの値の反転を意味
する。また，ここまでのパターンマッチングで明らかな
ようにＰＭ２において一致しないのは図７（ｃ）のよう
なパターンの場合のみである。

【００３２】上記のフローチャートにおいて，或る１画
素に対するβの値が決定すると，再びＳ１０１のデータ
入力に戻って，図５の矢印Ｂ方向に１つ隣の画素につい
て，同様にβの値を求める。この動作を１ラインについ
て行い，１ラインが終了すると次のラインについて行
う。これを１画像データ分について行う。

【００３３】図８は，図５の画像データに対して，図６
の第１の候補フラグ設定処理を施した場合のβの結果を
示す図である。例えば，（ｘ₁₈，ｙ₁）では，Ｄ＝１で
あるのでβ＝０になる。また，（ｘ₁₆，ｙ₂）では，Ｐ
Ｍ２で不一致（即ち，図７（ｃ）のパターン）となるの
で，β＝バーβ_+x＝１になる。

【００３４】図９は，閉ループ内の候補である画素を検
出し，候補である場合に第２の候補フラグに「１」を設
定するため方法を示した第２の候補フラグ設定処理のフ
ローチャートである。初期状態では，第２候補フラグα
（以下，α或いはフラグαと記載する）は「０」であ
る。先ず，データ入力において，２値化された画像デー
タＤがライン毎に，且つ，画素順次に図５の矢印Ａ方向
に入力される（Ｓ２０１）。この時，処理対象画素の入
力に同期して，先に求めた処理対象画素に対応するβ
（第１の候補フラグ）の値も読み出され，αの決定に使
用される。

【００３５】先ず，画像データＤが入力されると，Ｄ＝
１であるか否かが判定され（Ｓ２０２），Ｄ＝１の場合
には，αの値は「α＝α_-y」となる（Ｓ２０６）。ここ
で，α_-yは現在の処理対象画素に隣接してｙ方向に１画
素以前の画素のαの値である。

【００３６】一方，Ｄ≠１の場合は，ＰＭ３へ進む。Ｐ
Ｍ３では，図１０（ａ）に示すような画像データのパタ
ーンマッチングを行う（Ｓ２０３）。ここで，パターン
が一致した場合には，Ｓ２０６へ進み，αの値は「α＝
α_-y」となる。一方，パターンが一致しない場合には，
Ｓ２０４へ進む。

【００３７】ＰＭ４は，図１０（ｂ）に示すパターンマ
ッチングを行う（Ｓ２０４）。一致した場合には，処理
対象画素のαの値は「α＝α_-x」になる（Ｓ２０７）。
ここで，α_-xは現在の処理対象画素に隣接して主走査方
向に１画素以前，即ち，処理対象画素の１つ左側の画素
のαの値を示し，初期状態はα_-x＝０である。一方，パ
ターンと一致しない場合には，αの値は「α＝β」とな
る（Ｓ２０５）。また，ここまでのパターンマッチング
で明らかなようにＰＭ４において一致しないのは図１０
（ｃ）のようなパターンの場合のみである。

【００３８】上記のようにして，画素順に，またライン
順にαの値を求める。図１１は，図５の画像データに対
して，図９の第２の候補フラグ設定処理を施した場合の
αの結果を示す図である。例えば，（ｘ₃，ｙ₂）で
は，Ｄ＝１であるのでα＝α_-y＝０になる。また，（ｘ
₄，ｙ₂）では，図１０（ｃ）のパターンとなるので，
α＝β＝１になる。また，（ｘ₈，ｙ₄）では，ＰＭ４
でパターンと一致するので，α＝α_-x＝１になる。

【００３９】図１１において，少なくとも閉ループの内
部の画素では全てα＝１が得られる。また，閉ループの
外部の画素では全てα＝０が得られている。また，閉ル
ープを構成する原画像データに相当する画素のαの値は
０または１である。従って，αの値と画像データとの簡
単な論理演算により，閉ループ内領域信号，閉ループ外
領域信号，閉ループ内塗りつぶし信号を作成することが
できる。例えば，α・バーＤ（・はＡＮＤ論理）は閉ル
ープ内領域を示し，また，α＋Ｄ（＋はＯＲ論理）は閉
ループ内塗りつぶしを示す。

【００４０】図１２及び図１３は，画像データに関連す
る信号のタイムチャートを示す。図１２に示すＸＳＹＮ
Ｃは主走査ライン同期信号，ＸＧは主走査方向のデータ
有効期間を示すゲート信号である。ＸＧの立上がりは図
３の原稿の左端に対応し，立下がりは原稿の右端に対応
し，ＸＧ＝１の期間が画像データ有効期間である。ま
た，図１３に示すＣＫは主走査方向の画素クロックを示
し，Ｄは２値化された画像データである。

【００４１】画像処理回路の構成及び動作次に，前述した画像処理方法を実行する画像処理回路の
構成及び動作について具体的に説明する。図１４は，第
１の候補フラグ設定処理及び第２の候補フラグ設定処理
を実行する画像処理回路のブロック図を示し，１００
は，βを求める第１候補フラグ処理回路で出力Ｙ＝βで
ある。２００は，αを求める第２候補フラグ処理回路で
出力Ｙ₁＝αである。また，Ｙ₀＝Ｄ，Ｙ₂＝α＋Ｄ，
Ｙ₃＝α・バーＤである（但し，＋はＯＲ，・はＡＮＤ
を示す）。

【００４２】信号Ｄ，ＸＳＹＮＣ，ＣＫ，ＸＧは図１２
及び図１３と同じ信号であり，信号ＹＧは副走査方向の
データ有効期間を示す信号で，ＹＧ＝１の期間が有効期
間である。

【００４３】図１５は，第１候補フラグ処理回路１００
の内部ロジック図である。図において，１０１，１０
２，１０４，１０５はＲＡＭであり，Ｄ_iはデータ入力
端子，Ｄ₀はデータ出力端子，Ａはアドレス端子群，バ
ーＷＥはライトイネーブル端子である。１０３，１０
６，１０９，１１０はセレクタであり，Ｓ＝「０」の場
合はＹ＝Ａ，またＳ＝「１」の場合はＹ＝Ｂになる。１
０７はアップカウンタであり，ＸＧ＝「１」の期間中に
クロックＣＫを初期値＝「０」からカウントアップす
る。１０８はダウンカウンタであり，ＸＧ＝「１」の期
間中にクロックＣＫを初期値＝「Ｍ」からカウントダウ
ンする。ここで初期値Ｍはアップカウンタ１０７の最大
カウント値Ｍである。換言すれば，図３の原稿右端に対
応するｘ方向画像アドレス値Ｍなる値である。１１１は
Ｄタイプフリップフロップである。１１２，１１３はＡ
ＮＤゲートである。３００はパターンマッチングにより
フラグβを求める第１候補フラグ検出器である。

【００４４】以上の構成において，その動作を説明す
る。Ｄタイプフリップフロップ１１１の出力信号ａ，ｂ
はａ＝バーｂの関係で互いに１ライン毎に「０」と
「１」とに反転トグル動作を行う。例えば，ａ＝「０」
のラインにおいては，セレクタ１０９ではＹ＝Ａであ
り，従ってＲＡＭ１０１，１０４のアドレスＡはアップ
カウンタ１０７の出力信号Ａｕが与えられ，Ａ＝Ａｕと
なる。また，ゲート１１２により信号ｃが発生し，ＲＡ
Ｍ１０１，１０４に与えられる。一方，このときｂ＝
「１」であるので，セレクタ１１０ではＹ＝Ｂであり，
従ってＲＡＭ１０２，１０５のアドレスＡはダウンカウ
ンタ１０８の出力信号Ａｄが与えられ，Ａ＝Ａｄとな
る。また，ゲート１１３の作用により信号ｄは発生せ
ず，ＲＯＭ１０２，１０５に対するライトイネーブル
（バーＷＥ）は発生しない。

【００４５】結局，ａ＝「０」のラインにおいては，Ｒ
ＡＭ１０１，１０４はアドレスがカウントアップされな
がらの書込み動作を行い，ＲＡＭ１０２，１０５はアド
レスがカウントダウンされながらの読み出し動作を行
う。逆に，ａ＝「１」（ｂ＝「０」）のラインにおいて
は，ＲＡＭ１０１，１０４はアドレスがカウントダウン
されながらの読み出し動作を行い，ＲＡＭ１０２，１０
５はアドレスがカウントアップされながらの書込み動作
を行うことになる。

【００４６】ＲＡＭ１０１，１０２には２値化された画
像データＤが入力されているので，これらのＲＡＭの読
み出し出力は，１ライン前に書込んだ画像データＤを，
図５に示した矢印Ｂ方向に読み出した画像データＤであ
る。セレクタ１０３によりａ＝「０」の場合は，セレク
ト端子ＳはＳ＝ｂ＝「１」になるのでＹ＝Ｂがセレクト
される。従って，セレクタ１０３の出力Ｙは入力画像デ
ータＤに対し，１ライン遅れで，且つ，図５の矢印Ｂ方
向に順次に発生する画像データＤということになる。こ
のＹが図６のデータ入力（Ｓ１０１）に対応する。

【００４７】詳細は後述するが第１候補フラグ検出器３
００では，図６のフローチャートのＳ１０３〜Ｓ１０４
で示した「Ｄ＝１」の判定，及び，「ＰＭ１」，「ＰＭ
２」のパターンマッチング処理を行い，βの値を決定し
て出力端子Ｙに出力する。

【００４８】ＲＡＭ１０４，１０５及びセレクタ１０６
の組合せは，ＲＡＭ１０１，１０２及びセレクタ１０３
の組合せと同様の動作を行う。従って，セレクタ１０６
の出力Ｙは，第１候補フラグ検出器３００の出力信号ｅ
に対して１ライン遅れで，且つ，図５の矢印Ａ方向に順
次に発生するフラグデータである。Ｙが矢印Ａ方向にな
るのは，ＲＡＭ１０４，１０５への入力信号ｅが図５の
矢印Ｂ方向のためである。結局，第１候補フラグ検出器
３００の出力Ｙは，入力画像データＤに対してＤより２
ライン遅れで，且つ，Ｄに同期して図５の矢印Ａ方向に
出力される第１候補フラグβを表す信号である。

【００４９】図１６は，第１候補フラグ検出器３００の
内部ロジック図である。図において，３０１，３１１は
ＦｉＦｏ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）ラ
インメモリであり，例えば，ＮＥＣ製μＰＤ４２５０５
Ｃ等が利用でき，クロック信号ＣＫに同期して入力デー
タＤ_iを順次メモリに書込む一方で，既に書込まれたデ
ータをクロック信号ＣＫに同期して書込み順序と同一の
順序で読み出す機能を持つものである。本実施例では，
ＦｉＦｏラインメモリ３０１，３１１を１ラインのデジ
タル遅延線として使用する。即ち，入力データＤ_iに対
し出力Ｄ_Oは，１ライン遅延し，且つ，Ｄ_iに同期して
Ｄ_iと同じ順に読み出される。例えば，図８でＤ_iが
（ｘ₅，ｙ₄）の場合，Ｄ_oは（ｘ₅，ｙ₃）が出力さ
れる。本実施例では，このようなデジタル遅延線として
の動作を行うため，及び，図面の簡単化のため，ＦｉＦ
ｏラインメモリ３０１，３１１に与える他の制御信号
（例えば，ＷＣＫ，ＲＣＫ等）を省略してある。尚，３
０２，３１２はＤタイプフリップフロップである。３０
３〜３１０はそれぞれゲート論理である。

【００５０】以上の構成において，図６のフローチャー
トに対応させて第１候補フラグ検出器３００の動作を説
明する。入力信号Ｄは，例えば，図７に示す処理対象画
素に対応し，ＦｉＦｏラインメモリ３０１の出力Ｄ₀は
処理対象画素の上側の画素に対応し，Ｄタイプフリップ
フロップ３０２の出力Ｑは処理対象画素の右側の画素に
対応している。ゲート３０３はＳ１０３のＰＭ１に対応
し，ゲート３０６はＳ１０２のＤ＝１の判定でＹｅｓ，
又はＰＭ１でＹｅｓの場合にβ＝β_-yに向かうフローに
対応している。ゲート３０７はβ＝β_-yを発生するもの
で，後述するようにゲート３１１の出力Ｄ_oがβ_-yに対
応している。ゲート３０４はＳ１０４のＰＭ２に対応
し，ゲート３０８はβ＝β_+xを発生する。後述するよう
にゲート３１２の出力Ｑはβ_+xに対応している。ゲート
３０５はＰＭ２でＮｏの場合，即ち，図７（ｃ）のパタ
ーンに対応し，ゲート３０９はβ＝バーβ_+xを発生す
る。ゲート３１０の出力がβに対応し，信号Ｙとして出
力される。信号Ｙがβであることから明らかなように，
ゲート３１１の出力Ｄ_oはβ_-yであり，ゲート３１１の
出力Ｄ_oはβ_+xであり，ゲート３１２の出力Ｑはβ_+x，
またバーＱはバーβ_+xである。

【００５１】図１７は，第２候補フラグ処理回路２００
の内部ロジック図である。図において，２０１，２０２
はＦｉＦｏラインメモリであり，図１６の場合と同様に
デジタル遅延線として使用している。２０３，２０４は
ゲート論理を示し，４００はパターンマッチングにより
第２候補フラグαを求める第２候補フラグ検出器であ
る。入力信号Ｄは画像データであり，入力信号βは第１
候補フラグ処理回路１００の出力Ｙと同一信号である。
第１候補フラグ検出器３００（図１６参照）の動作から
明らかなように入力信号βは入力信号Ｄに対して２ライ
ン分の遅延が発生している。この遅延分を補償するため
にＦｉＦｏラインメモリ２０１，２０２で入力信号Ｄを
２ライン分だけ遅延させた後，第２候補フラグ検出器４
００に入力している。従って，第２候補フラグ検出器４
００における入力Ｄと入力βは，同一画素に対応する画
像データＤと第１候補フラグβである。

【００５２】第２候補フラグ検出器４００で求められた
第２候補フラグαは信号Ｙ₁として出力される。信号Ｙ
₀は信号Ｙ₁と同一画素の画像データである。ゲート２
０３によりＹ₂＝Ｙ₀＋Ｙ₁（＋はＯＲ）が出力され，
また，ゲート２０４によりＹ₃＝Ｙ₁・バーＹ₀（・は
ＡＮＤ）が出力される。

【００５３】図１８は，第２候補フラグ検出器４００の
内部ロジック図である。図において，４０１，４１１は
デジタル遅延線として使用するＦｉＦｏラインメモリ，
４０２，４１２はＤタイプフリップフロップである。４
０３〜４１０はそれぞれゲート論理である。

【００５４】以上の構成において，図９のフローチャー
トに対応させて第２候補フラグ検出器４００の動作を説
明する。入力信号Ｄは，例えば，図１０の処理対象画素
に対応し，ＦｉＦｏラインメモリ４０１の出力Ｄ₀は処
理対象画素の上側の画素に対応し，Ｄタイプフリップフ
ロップ４０２の出力Ｑは処理対象画素の左側の画素に対
応している。ゲート４０３はＳ２０３のＰＭ３に対応
し，ゲート４０６はＳ２０２のＤ＝１の判定でＹｅｓ，
又はＰＭ３でＹｅｓの場合にα＝α_-yに向かうフローに
対応している。ゲート４０７はα＝α_-yを発生するもの
で，後述するようにゲート４１１の出力Ｄ_oがα_-yに対
応している。ゲート４０４はＳ２０４のＰＭ４に対応
し，ゲート４０８はα＝α_-xを発生する。後述するよう
にゲート４１２の出力Ｑはα_-xに対応している。ゲート
４０５はＰＭ４でＮｏの場合，即ち，図１０（ｃ）のパ
ターンに対応し，ゲート４０９はα＝βを発生する。
尚，ゲート４０９の入力信号βは第１候補フラグ検出器
３００で求めた第１候補フラグβである。ゲート４０
７，４０８，４０９の各出力はゲート４１０でＯＲさ
れ，ゲート４１０の出力が第２候補フラグαに対応し，
信号Ｙとして出力される。信号Ｙがαであることから明
らかなように，ゲート４１１の出力Ｄ_oはα_-yであり，
ゲート４１１の出力Ｄ_oはα_-xである。

【００５５】前述した画像処理回路の構成及び動作によ
って，第１候補フラグβ及び第２候補フラグαが求めら
れる。また，第２候補フラグαと画像データＤとから閉
ループ内領域信号や，閉ループ内塗りつぶし信号を得る
ことができる。例えば，閉ループ内塗りつぶし信号Ｙ₂
に基づいて，図２の画像書込部３０で画像を記録するこ
とにより閉ループ内塗りつぶし画像を得ることができ
る。

【００５６】尚，上述の回路の説明では，フリップフロ
ップ，カウンタ，ＲＡＭ，ＦｉＦｏラインメモリ等の初
期状態の設定については，回路動作の説明を簡単に行う
目的から省略したが，信号ＸＧ，ＹＧ，ＸＳＹＮＣ，Ｃ
Ｋ等により，それぞれ適当な初期状態が設定されること
は勿論である。

【００５７】図１９は，候補フラグ信号Ｙ₁（図１７の
出力Ｙ₁と同じ）と画像データＹ₀（即ち，画像データ
Ｄ）と，画像パターンを発生するパターン発生器５０１
とにより，閉ループ内を特定の画像パターンで塗りつぶ
した画像データを得る手段を示している。この出力信号
Ｙ₄に基づいて画像記録を行うことによって，例えば，
図２０（ａ）のような閉ループ原稿画像に対して，同図
（ｂ）のように文字「Ａ」（即ち，画像パターン
「Ａ」）で閉ループ内が塗りつぶされた再生画像を得る
ことができる。尚，５０２，５０３はそれぞれゲート論
理である。

【００５８】また，カラー複写機のように複数色の記録
が可能な装置においては，信号Ｙ₀と信号Ｙ₃とを異な
る色で記録することにより_,閉ループの枠と閉ループ内
部とを異なる色で記録した画像を得ることも可能であ
る。更に_,閉ループの外側を異なる色で記録した画像を
得ることもできる。

【００５９】〔実施例２〕次に，図２１〜図２５を参照
して，実施例２の画像処理方法及びその装置について説
明する。図２１は，実施例２の第１の候補フラグ設定処
理のフローチャートである。実施例１の第１の候補フラ
グ設定処理との差異は，図６のＳ１０６の「β＝β_-y」
なる処理が，図２１ではＳ３０６で「β＝α_-y」となっ
ていることである。

【００６０】図２２は，実施例２の第２の候補フラグ設
定処理のフローチャートである。実施例１の第２の候補
フラグ設定処理との差異は，図９のＳ２０２，Ｓ２０
３，Ｓ２０６が省略されていることである。

【００６１】図２１及び図２２の具体的な回路である第
１候補フラグ処理回路及び第２候補フラグ処理回路の構
成については，実施例１の図１４〜図１８に幾らかの変
更を加えることにより実現できるが，図１４〜図１８と
共通の部分が多いのでここでは回路図を省略し，図２５
に第２候補フラグ検出器のみを示す。

【００６２】図２３及び図２４は，図２１及び図２２の
フローチャートに対応するβ及びαの求め方を示す説明
図である。尚，原稿画像は図５と同一である。

【００６３】先ず，図２１において第１候補フラグβを
求める処理について説明する。ここでは，ｙ₃ラインま
でαが求まり，ｙ₄ラインのβを求める場合とする。例
えば，（ｘ₁₈，ｙ₄）はＤ＝１であるので，β＝α_-y＝
０となる。（ｘ₁₅，ｙ₄）はＰＭ１で一致するので，β
＝α_-y＝１となる。（ｘ₁₁，ｙ₄）はＰＭ２で不一致な
ので，β＝バーβ_+x＝０となる。（ｘ₁₀，ｙ₄）はＰＭ
２で一致するので，β＝β_+x＝０となる。（ｘ₇，
ｙ₄）はＰＭ１で一致するので，β＝α_-y＝１となる。
このようにして図２７のようにｙ₄ラインのβが求めら
れる。

【００６４】先ず，図２２においてｙ₄ラインの第２候
補フラグαを求める処理について説明する。例えば，
（ｘ₂，ｙ₄）はＰＭ４で不一致なので，α＝β＝０と
なる。（ｘ₃，ｙ₄）はＰＭ４で不一致なので，α＝β
＝１となる。（ｘ₄，ｙ₄）はＰＭ４で一致するので，
α＝α_-x＝１となる。（ｘ₅，ｙ₄）はＰＭ４で一致す
るので，α＝α_-x＝１となる。このようにして図２８の
ようにｙ₄ラインのαが求められる。

【００６５】ｙ₄ラインのαが求められると，次に，ｙ
₅ラインのβが図２３で示したように求められる。以上
の処理をｙ₄→ｙ₅→ｙ₆‥‥と繰り返すことにより，
最終的に全画像に対する候補フラグαが得られる。αは
少なくと閉ループ内の画素ではα＝１で，閉ループ外の
画素ではα＝０が得られる。このαと画像データＤとか
ら，閉ループ内領域信号や，閉ループ内塗りつぶし信号
が得られる。

【００６６】図２５は，実施例２の第２候補フラグ検出
器の内部ロジック図である。６０１，６０６はＤタイプ
フリップフロップ，６０２〜６０５はそれぞれゲート論
理である。入力画像データＤは処理対象画素に対応し，
６０１の出力Ｑは処理対象画素の左隣の画素に対応す
る。ゲート６０２はＳ２０４（図２２参照）のＰＭ４に
対応し，ゲート６０３はＰＭ４で一致した場合にα＝α
_-xを発生する。ゲート６０４はＰＭ４で不一致の場合に
α＝βを発生する。ＯＲゲート６０５の出力がフラグα
であり，信号Ｙとして出力される。Ｄタイプフリップフ
ロップ６０６の入力Ｄがαであるので出力Ｑはα_-xであ
り，ゲート６０３に入力される。

【００６７】〔実施例３〕図２６〜図２８を参照して，
実施例３の画像処理方法及びその装置について説明す
る。図２６は，実施例３の第２の候補フラグ設定処理の
フローチャートである。図２７は，Ｓ５０３のＰＭ５に
対応するデータパターンである。

【００６８】図２８は，実施例３の第２候補フラグ検出
器の内部ロジック図である。図において，７０１はＦｉ
Ｆｏラインメモリ，７０２，７１２はＤタイプフリップ
フロップ，７０３〜７１１はゲート論理である。尚，そ
の他の構成は，実施例１と共通につき図示及び説明を省
略する。

【００６９】以上の構成において，図２６の第２の候補
フラグ設定処理について説明する。先ず，画像データＤ
が入力されると，ＰＭ４で，図１０（ｂ）に示すパター
ンマッチングを行う（Ｓ５０１，Ｓ５０２）。パターン
と一致しない場合には，αの値は「α＝β」となる（Ｓ
５０７）。一致した場合には，ＰＭ５で，図２７に示す
パターンマッチングを行う（Ｓ５０３）。ここで，一致
しない場合には，Ｓ５０６で「α_-x＝β」であるか否か
判定し，Ｙｅｓの場合にはＳ５０７へ進み，Ｎｏの場合
には「α＝０」とする（Ｓ５０８）。

【００７０】一方，Ｓ５０２において，一致した場合に
は，「α_-x＝β」であるか否か判定し，Ｙｅｓの場合に
はＳ５０７へ進み，Ｎｏの場合には「α＝α_-x」とする
（Ｓ５０４，Ｓ５０５）。

【００７１】このような構成及び動作によって，実施例
３でも実施例１と同様の効果が得られる。

【００７２】〔実施例４〕次に，図２９〜図３７を参照
して，実施例４の画像処理方法について説明する。実施
例４では，先ず，第１候補フラグβ，第２候補フラグα
を求め，このβ及びαの結果から最終的な第３候補フラ
グγを求めるものである。

【００７３】図２９は，第１の候補フラグ設定処理のフ
ローチャートを示し，βは実施例１と同様に図５の矢印
Ｂ方向に画素順に求める。図３０は，図２９のＳ６０７
の「β＝γ_-y’処理」の詳細フローである。図３１は，
第２の候補フラグ設定処理のフローチャートを示し，α
は実施例１と同様に図５の矢印Ａ方向に画素順に求め
る。図３２は，図３１のＳ８０７の「α＝γ_-y”処理」
の詳細フローである。図３３は，β及びαからγを求め
る第３の候補フラグ設定処理のフローチャートである。
尚，各フローチャートの流れは，実施例１と略同様であ
るのでステップ毎の詳細な説明を省略する。

【００７４】実施例４において，候補フラグβ，αは共
に２ビットで表現されるフラグデータであり，“００”
は閉ループ外，“１１”は閉ループ内，“０１”は閉ル
ープ外から閉ループ内への変化，“１０”は閉ループ内
殻へ外への変化をそれぞれ表す。また，γは，１ビット
のフラグデータであり，閉ループ外なら“０”，閉ルー
プ内なら“１”となる。

【００７５】図３４〜図３６は，図２９〜図３３のフロ
ーチャートの動作を示すための説明図である。

【００７６】先ず，図３４において，ｙ₂ラインまでγ
が求められているとする。この時，ｙ₃ラインのβは図
３４に示すようになる。例えば，（ｘ₁₇，ｙ₃）では，
ＰＭ２（図２９のＳ６０４）に対して，Ｎｏであり，更
にＢ_+x＝００（図２９のＳ６０５）に対して，Ｙｅｓで
あるので，β＝１０（図２９のＳ６０６）となる。

【００７７】図３５において，ｙ₂ラインまでγが求め
られているとする。この時，ｙ₃ラインのαは図３５に
示すようになる。例えば，（ｘ₄，ｙ₃）では，ＰＭ３
（図３１のＳ８０３）に対して，Ｙｅｓであるので，α
＝γ_-y”（図３１のＳ８０７）になる。このα＝γ_-y”
は，図３２のＳ９０１において，γ_-y＝０に対してＮｏ
である（即ち，（ｘ₄，ｙ₂）のγの値はγ＝１）の
で，α＝１１となる。

【００７８】図３４，図３５に示すように，ｙ₃ライン
のβ及びαが求められると，図３３のフローチャートに
よって，図３６のｙ₃ラインのようにγが求められる。
例えば，（ｘ₃，ｙ₃）では，β＝１１，α＝０１であ
るので，γ＝１となる。

【００７９】このようにライン毎にβ及びαを求め，そ
の結果からγを求めることにより，ライン毎にγが求ま
り，最終的に画像全体についてγが求まる。従って，実
施例４では，前述した動作によって実施例１と同様の効
果を得ることができる。

【００８０】図３７は，最終的な第３候補フラグγと画
像データＤ’（Ｄ’は画像データＤを遅延したデータ）
とから，閉ループ塗りつぶし信号Ｙ₂，閉ループ内領域
信号Ｙ₃を得る論理を示す図である。尚，８０１，８０
２はそれぞれゲート論理である。

【００８１】〔実施例５〕次に，図３８〜図４１を参照
して，実施例５の画像処理方法について説明する。実施
例５は，実施例１と比較するとパターンマッチングを行
う場合のデータパターンの形状（換言すれば，ウインド
ウの形状）を変えて，パターンマッチング処理の数を更
に増やしたものである。先ず，図３８の第１の候補フラ
グ設定処理のフローチャートにより，図５の矢印Ｂ方向
に走査して，第１候補フラグβを求め，次に，図４０の
第２の候補フラグ設定処理のフローチャートにより，図
５の矢印Ａ方向に走査して，第２候補フラグαを求める
ものである。

【００８２】図３８において，Ｓ１２０１では，図５の
矢印Ｂ方向に走査して画像データＤを画素順次に入力す
る。Ｓ１２０２のＰＭ６では，図３９（ａ）に示すパタ
ーンマッチングを行う。Ｓ１２０３のＰＭ７では，図３
９（ｂ）に示すパターンマッチングを行う。Ｓ１２０４
のＰＭ８では，図３９（ｃ）に示すパターンマッチング
を行う。Ｓ１２０５のＰＭ９では，図３９（ｄ）に示す
パターンマッチングを行う。Ｓ１２０６のＰＭ１０で
は，図３９（ｅ）に示すパターンマッチングを行う。Ｓ
１２０７のＰＭ１１では，図３９（ｆ）に示すパターン
マッチングを行う。Ｓ１２０８のＰＭ１２では，図３９
（ｇ）に示すパターンマッチングを行う。Ｓ１２１０の
ＰＭ１３では，図３９（ｈ）に示すパターンマッチング
を行う。Ｓ１２０８のＰＭ１２でＮｏの場合（即ち，パ
ターンと一致しない場合）には，図３９（ｉ）のパター
ンの場合であり，Ｓ１２１０のＰＭ１３でＮｏの場合
（即ち，パターンと一致しない場合）には，図３９
（ｊ）のパターンの場合である。

【００８３】また，Ｓ１２０９のβ_+x＝α_-yの判定は，
処理対象画素に対して走査方向（図５のＢ方向）に１つ
手前の第１候補フラグβ_+xと，処理対象画素に対して副
走査方向に１つ手前の画素の第２候補フラグα_-yとが一
致するか否かの判定を示し，その結果によって処理対象
画素の第１候補フラグβの求め方が異なるものである。

【００８４】また，Ｓ１２１１のβ＝α_-yでは，第１候
補フラグβとして，処理対象画素に対して副走査方向に
１つ手前の画素の第２候補フラグα_-yの値を設定する。
Ｓ１２１２のβ＝α_+x-yでは，第１候補フラグβとし
て，処理対象画素に対して走査方向に１つ手前で，且
つ，処理対象画素に対して副走査方向に１つ手前の画
素，即ち，処理対象画素に斜めに隣接する画素の第２候
補フラグα_+x-yの値を設定する。Ｓ１２１３のβ＝β_+x
では，第１候補フラグβとして，処理対象画素に対して
走査方向に１つ手前の第１候補フラグβ_+xの値を設定す
る。Ｓ１２１４のβ＝バーβ_+xでは，第１候補フラグβ
として，処理対象画素に対して走査方向に１つ手前の第
１候補フラグβ_+xの値を反転させた値を設定する。

【００８５】図４０において，Ｓ１３０１では，図５の
矢印Ａ方向に走査して画像データＤを画素順次に入力す
る。Ｓ１３０２のＰＭ１４では，図４１（ａ）に示すパ
ターンマッチングを行う。Ｓ１３０３のＰＭ１５では，
図４１（ｂ）に示すパターンマッチングを行う。Ｓ１３
０４のＰＭ１６では，図４１（ｃ）に示すパターンマッ
チングを行う。Ｓ１３０５のＰＭ１７では，図４１
（ｄ）に示すパターンマッチングを行う。Ｓ１３０６で
は，第２候補フラグαとして，先に求めた処理対象画素
の第１候補フラグβの値を設定する。Ｓ１３０７では，
第２候補フラグαとして，処理対象画素に対して副走査
方向に１つ手前の画素の第２候補フラグα_-yの値を設定
する。Ｓ１３０８では，第２候補フラグαとして，処理
対象画素に対して走査方向（図５の矢印Ａ方向）に１つ
手前で，且つ，副走査方向に１つ手前の画素，即ち，処
理対象画素に斜めに隣接する画素の第２候補フラグα
_-x-yの値を設定する。Ｓ１３０９では，処理対象画素に
対して走査方向（図５の矢印Ａ方向）に１つ手前の画素
の第２候補フラグα_-xの値を設定する。

【００８６】上記の第１の候補フラグ設定処理及び第２
の候補フラグ設定処理によって，最終的に，第２候補フ
ラグαは，閉ループの内側で「１」，外側で「０」とな
る。このαと，画像データＤとから閉ループ内塗りつぶ
し信号や，閉ループ内領域信号が得られる。

【００８７】〔実施例６〕実施例６の画像処理方法は，
処理対象画素を含む周辺画素から成る第１のウインドウ
で主走査方向の第１の方向で走査し，画像データのパタ
ーンマッチングを行って処理対象画素が閉ループ内であ
るか否かを示す第１の候補フラグを生成し，次に，処理
対象画素を含む周辺画素から成る第２のウインドウで主
走査方向の第２の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第２の候補フラグを生成する。その後，画像
データと第１の候補フラグ及び（或いは）第２の候補フ
ラグとに基づいて，処理対象画素が閉ループ内であるか
否かを判別する。但し，この時，副走査方向に連続する
同じ値の第１の候補フラグの個数を連続個数情報として
計数し，処理対象画素の第１の候補フラグに従属させて
保持し，第１のウインドウにおいて特定パターンとマッ
チングした場合には，処理対象画素の走査方向に１つ手
前の画素の第１の候補フラグに付属する連続個数情報
と，処理対象画素の副走査方向に１つ手前の画素の第１
の候補フラグに付属する連続個数情報との比較結果に基
づいて，処理対象画素の第１の候補フラグの値を決定す
るものである。

【００８８】図４２は，原稿上の閉ループ画像を読み取
り，ｘ方向及びｙ方向の画素に分解し，画素単位に画像
濃度の黒は「１」，白は「０」と２値化した画像データ
のようすを示す図である。実際の読取から書込みの過程
では，図４２のような２次元の画像データが同時に得ら
れるものではなく，主走査ライン毎に，しかも１ライン
内でも主走査方向（図中の矢印Ａ方向）に画素毎に順次
に画像データが得られ，１ラインの画像データが終了す
ると，ｙ方向に次のラインの画像データが同様に主走査
方向に画素順次に得られる。尚，同図に示すように画像
データをその濃度に応じて２値化することは公知である
ので詳細な説明を省略する。

【００８９】図４３〜図４６は，図４２の画像データに
対して閉ループ内を検出して，閉ループ内塗りつぶし信
号Ｙ₀及び閉ループ内領域信号Ｙ₁を発生する方法を説
明するための図である。

【００９０】図４３は，閉ループ内の候補である画素を
検出し，候補である場合に第１の候補フラグに「１」を
設定するため方法を示した第１の候補フラグ設定処理の
フローチャートである。ここで，βは閉ループ内の第１
候補フラグであり，Ｃはβに付属する７ビットのカウン
タの計数値である。また，αは閉ループ内の第２候補フ
ラグであり，αの求め方は後述する図４５のフローチャ
ートによる。β，Ｃ，αの初期値，即ち，画像走査以前
の値はいずれも「０」である。

【００９１】β，Ｃ，αの求め方としては，ライン毎に
先ず，図４３のフローチャートにより１ラインの各画素
についてフラグβとカウント値Ｃを求める。次にそのラ
インについて，矢印Ｂ方向とは逆の方向（即ち，図４２
の矢印Ａ方向）について，図４５のフローチャートによ
り各画素についてフラグαを求める。フラグβ，α共に
閉ループ内の候補である場合に「１」である。

【００９２】先ず，図４３のデータ入力において，２値
化された画像データＤがライン毎に，且つ，画素順次に
図４２の矢印Ｂ方向に入力される（Ｓ１４０１）。画素
順に矢印Ｂ方向に入力された画像データＤは，Ｓ１４０
２のＰＭ２１へ進む。ＰＭ２１では，図４４（ａ）に示
すような画像データのパターンマッチングを行う（Ｓ１
４０２）。同図のハッチングで示した画素が処理対象画
素であり，以降の図においても同様にハッチング部が処
理対象画素を示すものとする。また，画素内の数字
「０」或いは「１」は２値化された画像データを示し，
×印は「０」或いは「１」の何れかを示している。

【００９３】ＰＭ２１において，図４４（ａ）のように
自分自身及び１つ上の画素が共に「１」の場合には，Ｓ
１４０８へ進み，βの値は「β＝α_-y」，Ｃの値は「Ｃ
＝Ｃ’」となる。ここで，α_-yは処理対象画素に隣接し
てｙ方向（即ち，副走査方向）に１ライン以前の位置の
画素のαの値を示す。また，Ｃ’は以下のような規則に
よるカウント値である。Ｃ_y＜１２７の場合，Ｃ’＝Ｃ_-y＋１Ｃ_y＝１２７の場合，Ｃ’＝Ｃ_-y ここで，Ｃ_-yは処理対象画素に隣接してｙ方向に１画素
以前の画素のカウント値である。一方，図４４（ａ）の
パターンと一致しない場合には，Ｓ１４０３のＰＭ２２
へ進む。

【００９４】ＰＭ２２は，図４４（ｂ）に示すパターン
マッチングを行う（Ｓ１４０３）。一致した場合には，
処理対象画素のβの値は「β＝β_+x」，Ｃの値は「Ｃ＝
Ｃ_+x」になる（Ｓ１４０９）。β_+xは現在の処理対象画
素に隣接して１画素右側の画素のβの値を示し，Ｃ_+xは
現在の処理対象画素に隣接して１画素右側の画素のカウ
ント値を示す。一方，パターンと一致しない場合には，
Ｓ１４０４のＰＭ２３へ進む。

【００９５】ＰＭ２３は，図４４（ｃ）に示すパターン
マッチングを行う（Ｓ１４０４）。一致した場合には，
処理対象画素のβの値は「β＝バーβ_+x」，Ｃの値は
「Ｃ＝０」になる（Ｓ１４１０）。ここで，バーβ_+xは
現在の処理対象画素に隣接して１画素右側の画素のβの
値の反転した値を示す。一方，パターンと一致しない場
合には，Ｓ１４０５のＰＭ２４へ進む。

【００９６】ＰＭ２４は，図４４（ｄ）に示すパターン
マッチングを行う（Ｓ１４０５）。一致した場合には，
Ｓ１４０９へ進み，パターンと一致しない場合には，Ｓ
１４０６のＰＭ２５へ進む。

【００９７】ＰＭ２５は，図４４（ｅ）に示すパターン
マッチングを行う（Ｓ１４０６）。一致した場合には，
Ｓ１４０８へ進み，パターンと一致しない場合には，Ｓ
１４０７へ進む。尚，ＰＭ２５において，一致しない場
合には図４４（ｆ）に示すパターンに対応している。

【００９８】Ｓ１４０７では，現在の処理対象画素に隣
接して１画素右側の画素のカウント値Ｃ_+xと，処理対象
画素に隣接してｙ方向に１画素以前の画素のカウント値
Ｃ_-yとを比較し，「Ｃ_+x≦Ｃ_-y」がＹｅｓならばＳ１４
０９へ進み，ＮｏならばＳ１４０８へ進む。

【００９９】上記のフローチャートにおいて，或る１画
素に対するβの値が決定すると，再びＳ１４０１のデー
タ入力に戻って，図４２の矢印Ｂ方向に１つ隣の画素に
ついて，同様にβの値を求める。この動作を１ラインに
ついて行い，１ラインが終了すると次のラインについて
行う。これを１画像データ分について行う。

【０１００】図４５は，閉ループ内の候補である画素を
検出し，候補である場合に第２の候補フラグに「１」を
設定するため方法を示した第２の候補フラグ設定処理の
フローチャートである。先ず，データ入力において，２
値化された画像データＤがライン毎に，且つ，画素順次
に図５の矢印Ａ方向に入力される（Ｓ１５０１）。この
時，処理対象画素の入力に同期して，先に求めた処理対
象画素に対応するβ（第１の候補フラグ）の値も読み出
され，αの決定に使用される。

【０１０１】画素順に矢印Ａ方向に入力された画像デー
タＤは，Ｓ１５０２のＰＭ２６へ進む。ＰＭ２６では，
図４６に示すような画像データのパターンマッチングを
行う。ここで，一致すると，αの値は「α＝α_-y」とな
る（Ｓ１５０４）。一方，一致しない場合には，「α＝
β」となる（Ｓ１５０３）。上記のようにして，画素
順に，またライン順にαの値を求める。

【０１０２】図４７は，図４２の画像データに対して，
図４３の第１の候補フラグ設定処理及び図４５の第２の
候補フラグ設定処理施した後の結果を示す図である。第
１の候補フラグ設定処理でβを求めてから，第２の候補
フラグ設定処理によりαを求める処理をライン毎に繰り
返すことによって，ラインｙ₀〜ｙ₂までの各画素のα
の値は図４７に示すようになる。例えば，（ｘ₁₅，
ｙ₃）はＰＭ２１に対してＹｅｓであるので，β＝α_-y
＝０になる。（ｘ₁₂，ｙ₃）はＰＭ２３に対してＹｅｓ
であるので，β＝バーβ_+x＝１になる。（ｘ₁₁，ｙ₃）
はＰＭ２４に対してＹｅｓであるので，β＝β_+x＝１に
なる。図４７のラインｙ₃のようにβが求まれば，ｙ₃
についてもαを求めることができる。

【０１０３】図４８は，図４７から更に処理が進んでラ
インＹ₈までαが求まった状態を示す。この時，ライン
ｙ₉は図示の如くβが求められる。例えば，（ｘ₉，ｙ
₉）はＰＭ２３に対してＹｅｓであるので，β＝バーβ
_+x＝１になる。（ｘ₂，ｙ₉）はＰＭ２４に対してＹｅ
ｓであるので，β＝β_+x＝１になる。ここで，（ｘ₁，
ｙ₉）は図４４（ｆ）にパターンマッチングしている。
即ち，ＰＭ２５に対してＮｏであるので「Ｃ_+x≦Ｃ_-y」
の判定の対象となる。Ｃ_+xは（ｘ₉，ｙ₉）でβ＝バー
β_+xの時点で，Ｃ＝０にセットされたカウント値がその
まま移動してきいるので，この場合Ｃ_+x＝０である。一
方，Ｃ_-yは（ｘ₁，ｙ₈）でのＣの値であり，これをＣ
₁とし_,（ｘ₁，ｙ₇）でのＣの値をＣ₂とすると，Ｃ
₁＝Ｃ₂＋１である。更に，（ｘ₁，ｙ₆）でのＣの値
をＣ₃とすると，Ｃ₁＝Ｃ₂＋１＝（Ｃ₃＋１）＋１＝
Ｃ₃＋２である。更に，（ｘ₁，ｙ₅）でのＣの値をＣ
₄とすると，Ｃ₁＝Ｃ₄＋３となる。結局，（ｘ₁，ｙ
₀）でのＣの値をＣ₉（＝０）とすると，Ｃ₁＝Ｃ₉＋
８＝０＋８＝８となる。従って，Ｃ_-y＝Ｃ₁＝８であ
り，「Ｃ_+x≦Ｃ_-y」に対してＮｏとなるので，β＝α_-y
＝０になる。

【０１０４】また，（ｘ₀，ｙ₉）は，図４４（ｆ）に
パターンマッチングするため，ＰＭ２５に対してＮｏと
なり，「Ｃ_+x≦Ｃ_-y」の判定の対象となる。この場合，
Ｃ_+xは（ｘ₁，ｙ₉）のＣの値であり，Ｃ_+x＝８＋１＝
９である。一方，Ｃ_-yは（ｘ₁，ｙ₈）の値であり，Ｃ
_-y＝８である。従って，「Ｃ_+x≦Ｃ_-y」に対してＹｅｓ
であるのでβ＝β_+x＝０になる。このようにして，図４
８のラインｙ₉のようにβが求まる。

【０１０５】図４９は，更に処理が進んでラインｙ₁₀ま
でαが求まった状態を示す。例えば，図４８のラインｙ
₉のβに対し，図４９ではラインｙ₉のαの値が図示の
如く求められている。例えば，（ｘ₂，ｙ₉）では，Ｐ
Ｍ２６に対してＹｅｓであるのでα＝α_-x＝０になる
（但し，（ｘ₂，ｙ₉）のβの値は１であった）。（ｘ
₂，ｙ₉）でα＝０になると，（ｘ₃，ｙ₉）でもＰＭ
２６に対してＹｅｓであるのでα＝α_-x＝０になり，結
局，ラインｙ₉のαは図示したようになる。次に，ライ
ンｙ₁₀のβを求め，更にαを求めるとｙ₀〜ｙ₁₀のαの
値は図４９に示すようになる。

【０１０６】図４９において，αの値は，図４２の入力
画像データＤ＝１で囲まれた閉ループ内が「α＝１」で
あり，また，閉ループ外は「α＝０」である。即ち，第
２候補フラグα＝１が閉ループ内を示す，α＝０が閉ル
ープ外を示す候補フラグである。図４９では，Ｄ＝１の
画像データ部分がα＝０となっているが，これは閉ルー
プの形状によって，たまたま全てα＝０となったもの
で，閉ループの形状によってはＤ＝１の画像部分はα＝
０の場合もあれば，α＝１の場合もあり，また，α＝０
とα＝１とが混在する場合もある。

【０１０７】図５０は，第１候補フラグβ及びこれに付
属するカウンタ値Ｃのビット構成を示す説明図である。
ｂ₇の１ビットがフラグβであり，ｂ₆〜ｂ₀（ｂ₆が
ＭＳＢ）の７ビットがカウンタ値Ｃである。

【０１０８】図５１は，第２候補フラグαと，画像デー
タＤとにより，閉ループ内塗りつぶし信号Ｙ₀，閉ルー
プ内領域信号Ｙ₁，閉ループ外領域信号Ｙ₂を発生する
論理を示す説明図である。

【０１０９】〔各実施例の効果〕前述したように実施例
１により第１候補フラグβ及び第２候補フラグαの求め
方を示し，実施例２及び実施例３により第１候補フラグ
β及び第２候補フラグαの求め方の変形例を示し，ま
た，実施例４では第１候補フラグβ及び第２候補フラグ
αの他に第３候補フラグγの求め方を示し，実施例５で
はパターンマッチングを行う場合のデータパターンの形
状の他の例を示し，更に，実施例６では第１候補フラグ
β及び第２候補フラグαの他にカウンタ値Ｃを用いた方
法を示した。これらの各実施例は，図５２に示すよう
に，複数の閉ループが接触している場合（同図
（ａ）），閉ループが多重になっている場合（同図
（ｂ）），ループの一部が開いていて閉ループとなって
いない場合（同図（ｃ）），凹凸のある複雑な形状の閉
ループの場合等に対する応答（各フラグの値）が若干異
なるだけで，例えば，図５の閉ループに対しては，ルー
プ内はいずれもα（または，γ）は「１」になるもので
ある。換言すれば，閉ループの内側と外側を確実に判定
することができる。

【０１１０】以上，本発明の実施例について説明した
が，本発明はこれらの実施例に限らず種々の変化が可能
であることは勿論である。例えば，フラグβ或いはαを
求めるフローチャートは種々の変形が可能であるし，ま
た，パターンマッチングのパターン形状も種々の変形が
可能である。更に，各候補フラグを求めるフローチャー
トを実現するロジック図も種々の変形が可能である。ま
た，カウンタ値Ｃのビット数も７ビットに限定するもの
ではない。

【０１１１】前述したように各実施例は，入力画像デー
タにライン単位或いは画素単位に同期してフラグβ，
α，或いはγを求めるものである。従って，フレームメ
モリのような大容量のメモリは不必要であり，リアルタ
イム処理が可能であり，ハードウェア化も容易という特
徴もある。

【０１１２】

【発明の効果】以上説明したように本発明の画像処理方
法は，画像データ中の処理対象画素が閉ループ内である
か否かを判定する画像処理方法において，処理対象画素
を含む周辺画素から成る第１のウインドウで主走査方向
の第１の方向で走査し，画像データのパターンマッチン
グを行って処理対象画素が閉ループ内であるか否かを示
す第１の候補フラグを生成し，次に，処理対象画素を含
む周辺画素から成る第２のウインドウで主走査方向の第
２の方向で走査し，画像データのパターンマッチングを
行って処理対象画素が閉ループ内であるか否かを示す第
２の候補フラグを生成し，その後，画像データと第１の
候補フラグ及び（或いは）第２の候補フラグとに基づい
て，処理対象画素が閉ループ内であるか否かを判別する
ため，閉ループの内側と外側を確実に判定することがで
きる。

【０１１３】また，本発明の画像処理方法は，画像デー
タ中の処理対象画素が閉ループ内であるか否かを判定す
る画像処理方法において，処理対象画素を含む周辺画素
から成る第１のウインドウで主走査方向の第１の方向で
走査し，画像データのパターンマッチングを行って処理
対象画素が閉ループ内であるか否かを示す第１の候補フ
ラグを生成し，次に，処理対象画素を含む周辺画素から
成る第２のウインドウで主走査方向の第２の方向で走査
し，画像データのパターンマッチングを行って処理対象
画素が閉ループ内であるか否かを示す第２の候補フラグ
を生成し，続いて，第１及び第２の候補フラグとに基づ
いて，処理対象画素が閉ループ内であるか否かを示す第
３の候補フラグを生成し，その後，画像データと第３の
候補フラグとに基づいて，処理対象画素が閉ループ内で
あるか否かを判別するため，閉ループの内側と外側を確
実に判定することができる。

【０１１４】また，本発明の画像処理装置は，画像デー
タ中の処理対象画素が閉ループ内であるか否かを判定す
る画像処理装置において，処理対象画素を含む周辺画素
から成る第１のウインドウで主走査方向の第１の方向で
走査し，画像データのパターンマッチングを行って処理
対象画素が閉ループ内であるか否かを示す第１の候補フ
ラグを生成する第１候補フラグ生成手段と，処理対象画
素を含む周辺画素から成る第２のウインドウで主走査方
向の第２の方向で走査し，画像データのパターンマッチ
ングを行って処理対象画素が閉ループ内であるか否かを
示す第２の候補フラグを生成する第２候補フラグ生成手
段と，画像データと第１の候補フラグ及び（或いは）第
２の候補フラグとに基づいて，処理対象画素が閉ループ
内であるか否かを判別し，閉ループ内信号或いは閉ルー
プ外信号を発生する判別手段と，閉ループ内信号或いは
閉ループ外信号に基づいて，閉ループ内或いは閉ループ
外を塗りつぶした画像を記録する画像記録手段とを備え
たため，閉ループの内側と外側を確実に判定することが
できる。

【０１１５】また，本発明の画像処理装置は，画像デー
タ中の処理対象画素が閉ループ内であるか否かを判定す
る画像処理装置において，処理対象画素を含む周辺画素
から成る第１のウインドウで主走査方向の第１の方向で
走査し，画像データのパターンマッチングを行って処理
対象画素が閉ループ内であるか否かを示す第１の候補フ
ラグを生成する第１候補フラグ生成手段と，処理対象画
素を含む周辺画素から成る第２のウインドウで主走査方
向の第２の方向で走査し，画像データのパターンマッチ
ングを行って処理対象画素が閉ループ内であるか否かを
示す第２の候補フラグを生成する第２候補フラグ生成手
段と，画像データと第１の候補フラグ及び（或いは）第
２の候補フラグとに基づいて，処理対象画素が閉ループ
内であるか否かを判別し，閉ループ内信号或いは閉ルー
プ外信号を発生する判別手段と，画像パターンを発生す
るパターン発生手段と，閉ループ内信号或いは閉ループ
外信号，及び，画像パターンとに基づいて，閉ループ内
或いは閉ループ外を画像パターンで塗りつぶした画像を
記録する画像記録手段とを備えたため，閉ループの内側
と外側を確実に判定することができる。

【０１１６】また，本発明の画像処理装置は，画像デー
タ中の処理対象画素が閉ループ内であるか否かを判定す
る画像処理装置において，処理対象画素を含む周辺画素
から成る第１のウインドウで主走査方向の第１の方向で
走査し，画像データのパターンマッチングを行って処理
対象画素が閉ループ内であるか否かを示す第１の候補フ
ラグを生成する第１候補フラグ生成手段と，処理対象画
素を含む周辺画素から成る第２のウインドウで主走査方
向の第２の方向で走査し，画像データのパターンマッチ
ングを行って処理対象画素が閉ループ内であるか否かを
示す第２の候補フラグを生成する第２候補フラグ生成手
段と，画像データと第１の候補フラグ及び（或いは）第
２の候補フラグとに基づいて，処理対象画素が閉ループ
内であるか否かを判別し，閉ループ内信号或いは閉ルー
プ外信号を発生する判別手段と，閉ループ内信号或いは
閉ループ外信号に基づいて，閉ループ内或いは閉ループ
外を特定の色で塗りつぶした画像を記録するカラー画像
記録手段とを備えたため，閉ループの内側と外側を確実
に判定することができる。

【図面の簡単な説明】

【図１】実施例１のデジタル複写機の外観図を示す説明
図である。

【図２】実施例１のデジタル複写機における原稿からコ
ピーまでの画像データの流れを示すための概略ブロック
図である。

【図３】原稿と主・副走査方向の関係を示す説明図であ
る。

【図４】図３の原稿に対する再生画像を示す説明図であ
る。

【図５】原稿上の閉ループ画像を読み取って２値化した
後の画像データを示す説明図である。

【図６】実施例１の第１の候補フラグ設定処理のフロー
チャートである。

【図７】図６のパターンマッチングで使用するパターン
を示す説明図である。

【図８】図５の画像データに対して，第１の候補フラグ
設定処理を施した場合のβの結果を示す図である。

【図９】実施例１の第２の候補フラグ設定処理のフロー
チャートである。

【図１０】図９のパターンマッチングで使用するパター
ンを示す説明図である。

【図１１】図５の画像データに対して，第２の候補フラ
グ設定処理を施した場合のβの結果を示す図である。

【図１２】画像データに関連する信号のタイムチャート
をである。

【図１３】画像データに関連する信号のタイムチャート
をである。

【図１４】実施例１の第１の候補フラグ設定処理及び第
２の候補フラグ設定処理を実行する画像処理回路のブロ
ック図である。

【図１５】実施例１の第１候補フラグ処理回路の内部ロ
ジック図である。

【図１６】実施例１の第１候補フラグ検出器の内部ロジ
ック図である。

【図１７】実施例１の第２候補フラグ処理回路の内部ロ
ジック図である。

【図１８】実施例１の第２候補フラグ検出器の内部ロジ
ック図である。

【図１９】閉ループ内を特定の画像パターンで塗りつぶ
した画像データを得る手段示す説明図である。

【図２０】閉ループ内が特定の画像パターンで塗りつぶ
された再生画像を示す説明図である。

【図２１】実施例２の第１の候補フラグ設定処理のフロ
ーチャートである。

【図２２】実施例２の第２の候補フラグ設定処理のフロ
ーチャートである。

【図２３】図２１及び図２２のフローチャートに対応す
るβ及びαの求め方を示す説明図である。

【図２４】図２１及び図２２のフローチャートに対応す
るβ及びαの求め方を示す説明図である。

【図２５】実施例２の第２候補フラグ検出器の内部ロジ
ック図である。

【図２６】実施例３の第２の候補フラグ設定処理のフロ
ーチャートである。

【図２７】図２６のパターンマッチングで使用するパタ
ーンを示す説明図である。

【図２８】実施例３の第２候補フラグ検出器の内部ロジ
ック図である。

【図２９】実施例４の第１の候補フラグ設定処理のフロ
ーチャートである。

【図３０】図２９の「β＝γ_-y’処理」のフローチャー
トである。

【図３１】実施例４の第２の候補フラグ設定処理のフロ
ーチャートである。

【図３２】図３１の「α＝γ_-y”処理」のフローチャー
トである。

【図３３】実施例４の第３の候補フラグ設定処理のフロ
ーチャートである。

【図３４】図２９〜図３３のフローチャートの動作を示
すための説明図である。

【図３５】図２９〜図３３のフローチャートの動作を示
すための説明図である。

【図３６】図２９〜図３３のフローチャートの動作を示
すための説明図である。

【図３７】第３候補フラグと画像データとから閉ループ
塗りつぶし信号及び閉ループ内領域信号を得る論理を示
す説明図である。

【図３８】実施例５の第１の候補フラグ設定処理のフロ
ーチャートである。

【図３９】図３８のパターンマッチングで使用するパタ
ーンを示す説明図である。

【図４０】実施例５の第２の候補フラグ設定処理のフロ
ーチャートである。

【図４１】図４０のパターンマッチングで使用するパタ
ーンを示す説明図である。

【図４２】原稿上の閉ループ画像を読み取って２値化し
た後の画像データを示す説明図である。

【図４３】実施例６の第１の候補フラグ設定処理のフロ
ーチャートである。

【図４４】図４３のパターンマッチングで使用するパタ
ーンを示す説明図である。

【図４５】実施例６の第２の候補フラグ設定処理のフロ
ーチャートである。

【図４６】図４５のパターンマッチングで使用するパタ
ーンを示す説明図である。

【図４７】図４２の画像データに対して，第１の候補フ
ラグ設定処理及び第２の候補フラグ設定処理施した後の
結果を示す図である。

【図４８】ラインＹ₈までαが求まって状態を示す説明
図である。

【図４９】ラインＹ₁₀までαが求まって状態を示す説明
図である。

【図５０】第１候補フラグβ及びこれに付属するカウン
タ値Ｃのビット構成を示す説明図である。

【図５１】第２候補フラグαと，画像データＤとによ
り，閉ループ内塗りつぶし信号Ｙ₀，閉ループ内領域信
号Ｙ₁，閉ループ外領域信号Ｙ₂を発生する論理を示す
説明図である。

【図５２】各実施例の効果を示すための説明図である。

【図５３】従来の画像処理方法及びその装置の問題点を
示すための説明図である。

【符号の説明】

１デジタル複写機１０画像読取部２０画像
処理部３０画像書込部４０制御
部１００第１候補フラグ処理回路２００第２候補フラグ処理回路３００第１候補フラグ検出器４００第２候補フラグ検出器５０１パターン発生器

Claims

【特許請求の範囲】

【請求項１】画像データ中の処理対象画素が閉ループ
内であるか否かを判定する画像処理方法において，処理
対象画素を含む周辺画素から成る第１のウインドウで主
走査方向の第１の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第１の候補フラグを生成し，次に，処理対象
画素を含む周辺画素から成る第２のウインドウで主走査
方向の第２の方向で走査し，画像データのパターンマッ
チングを行って処理対象画素が閉ループ内であるか否か
を示す第２の候補フラグを生成し，その後，画像データ
と第１の候補フラグ及び（或いは）第２の候補フラグと
に基づいて，処理対象画素が閉ループ内であるか否かを
判別することを特徴とする画像処理方法。
【請求項２】前記第１或いは第２のウインドウにおい
て特定パターンとマッチングした場合には，処理対象画
素の第２或いは第１の候補フラグと，処理対象画素に隣
接する画素の第１或いは第２の候補フラグとが一致する
か否かを判別し，判別結果に基づいて，処理対象画素の
第１或いは第２の候補フラグを決定することを特徴とす
る請求項１記載の画像処理方法。
【請求項３】前記第１或いは第２のウインドウにおい
て特定パターンとマッチングした場合には，前記第１或
いは第２のウインドウの走査方向について処理対象画素
の１つ手前の画素の第１或いは第２の候補フラグと，副
走査方向について処理対象画素の１つ手前の画素の第２
或いは第１の候補フラグとが一致するか否かを判別し，
判別結果に基づいて，処理対象画素の第１或いは第２の
候補フラグを決定することを特徴とする請求項１記載の
画像処理方法。
【請求項４】画像データ中の処理対象画素が閉ループ
内であるか否かを判定する画像処理方法において，処理
対象画素を含む周辺画素から成る第１のウインドウで主
走査方向の第１の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第１の候補フラグを生成し，次に，処理対象
画素を含む周辺画素から成る第２のウインドウで主走査
方向の第２の方向で走査し，画像データのパターンマッ
チングを行って処理対象画素が閉ループ内であるか否か
を示す第２の候補フラグを生成し，続いて，第１及び第
２の候補フラグとに基づいて，処理対象画素が閉ループ
内であるか否かを示す第３の候補フラグを生成し，その
後，画像データと第３の候補フラグとに基づいて，処理
対象画素が閉ループ内であるか否かを判別することを特
徴とする画像処理方法。
【請求項５】処理対象画素が閉ループ内であるか否か
の判別結果に基づいて，閉ループ内塗りつぶし信号，閉
ループ外塗りつぶし信号，閉ループ内領域信号，閉ルー
プ外領域信号のうち少なくとも１つの信号を生成するこ
とを特徴とする請求項１，２，３または４記載の画像処
理方法。
【請求項６】副走査方向に連続する同じ値の第１或い
は第２の候補フラグの個数を連続個数情報として計数
し，処理対象画素の第１或いは第２の候補フラグに従属
させて保持し，前記第１或いは第２のウインドウにおい
て特定パターンとマッチングした場合には，処理対象画
素の走査方向に１つ手前の画素の第１或いは第２の候補
フラグに付属する連続個数情報と，処理対象画素の副走
査方向に１つ手前の画素の第１或いは第２の候補フラグ
に付属する連続個数情報との比較結果に基づいて，処理
対象画素の第１或いは第２の候補フラグの値を決定する
請求項１記載の画像処理方法。
【請求項７】画像データ中の処理対象画素が閉ループ
内であるか否かを判定する画像処理装置において，処理
対象画素を含む周辺画素から成る第１のウインドウで主
走査方向の第１の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第１の候補フラグを生成する第１候補フラグ
生成手段と，処理対象画素を含む周辺画素から成る第２
のウインドウで主走査方向の第２の方向で走査し，画像
データのパターンマッチングを行って処理対象画素が閉
ループ内であるか否かを示す第２の候補フラグを生成す
る第２候補フラグ生成手段と，画像データと第１の候補
フラグ及び（或いは）第２の候補フラグとに基づいて，
処理対象画素が閉ループ内であるか否かを判別し，閉ル
ープ内信号或いは閉ループ外信号を発生する判別手段
と，前記閉ループ内信号或いは閉ループ外信号に基づい
て，閉ループ内或いは閉ループ外を塗りつぶした画像を
記録する画像記録手段とを備えたことを特徴とする画像
処理装置。
【請求項８】前記第１或いは第２の候補フラグに付属
して，副走査方向に同じ値が連続した第１或いは第２の
候補フラグの個数を計数した連続個数情報を生成する連
続個数生成手段を備え，前記第１或いは第２候補フラグ
生成手段は，前記ウインドウにおいて特定パターンとマ
ッチングした場合，処理対象画素の走査方向に１つ手前
の画素の第１或いは第２の候補フラグに付属する連続個
数情報と，処理対象画素の副走査方向に１つ手前の画素
の第１或いは第２の候補フラグに付属する連続個数情報
との比較結果に基づいて，処理対象画素の第１或いは第
２の候補フラグの値を決定する請求項７記載の画像処理
装置。
【請求項９】画像データ中の処理対象画素が閉ループ
内であるか否かを判定する画像処理装置において，処理
対象画素を含む周辺画素から成る第１のウインドウで主
走査方向の第１の方向で走査し，画像データのパターン
マッチングを行って処理対象画素が閉ループ内であるか
否かを示す第１の候補フラグを生成する第１候補フラグ
生成手段と，処理対象画素を含む周辺画素から成る第２
のウインドウで主走査方向の第２の方向で走査し，画像
データのパターンマッチングを行って処理対象画素が閉
ループ内であるか否かを示す第２の候補フラグを生成す
る第２候補フラグ生成手段と，画像データと第１の候補
フラグ及び（或いは）第２の候補フラグとに基づいて，
処理対象画素が閉ループ内であるか否かを判別し，閉ル
ープ内信号或いは閉ループ外信号を発生する判別手段
と，画像パターンを発生するパターン発生手段と，前記
閉ループ内信号或いは閉ループ外信号，及び，画像パタ
ーンとに基づいて，閉ループ内或いは閉ループ外を画像
パターンで塗りつぶした画像を記録する画像記録手段と
を備えたことを特徴とする画像処理装置。
【請求項１０】画像データ中の処理対象画素が閉ルー
プ内であるか否かを判定する画像処理装置において，処
理対象画素を含む周辺画素から成る第１のウインドウで
主走査方向の第１の方向で走査し，画像データのパター
ンマッチングを行って処理対象画素が閉ループ内である
か否かを示す第１の候補フラグを生成する第１候補フラ
グ生成手段と，処理対象画素を含む周辺画素から成る第
２のウインドウで主走査方向の第２の方向で走査し，画
像データのパターンマッチングを行って処理対象画素が
閉ループ内であるか否かを示す第２の候補フラグを生成
する第２候補フラグ生成手段と，画像データと第１の候
補フラグ及び（或いは）第２の候補フラグとに基づい
て，処理対象画素が閉ループ内であるか否かを判別し，
閉ループ内信号或いは閉ループ外信号を発生する判別手
段と，前記閉ループ内信号或いは閉ループ外信号に基づ
いて，閉ループ内或いは閉ループ外を特定の色で塗りつ
ぶした画像を記録するカラー画像記録手段とを備えたこ
とを特徴とする画像処理装置。