JPH05235102A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05235102A JPH05235102A JP4039028A JP3902892A JPH05235102A JP H05235102 A JPH05235102 A JP H05235102A JP 4039028 A JP4039028 A JP 4039028A JP 3902892 A JP3902892 A JP 3902892A JP H05235102 A JPH05235102 A JP H05235102A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- alloy
- semiconductor element
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W72/012—
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 半導体装置のバンプ接続部を熱伝導性と電気
伝導性が良く融点が高い第1の材料と融点が低い第2の
材料とで構成して、放熱性、電気伝導性に優れ、熱スト
レスに対して信頼性が高い半導体装置とその製造方法を
実現する。
【構成】 半導体素子1をフェイスダウンで接続する半
導体装置において、熱伝導性、電気伝導性に優れた配線
基板8の電極9に接する部分が平坦化されたマッシュル
ーム型金属を中心にして、マッシュルーム型金属の周囲
を融点の低い金属材料で覆ったバンプ構造にする。
【効果】 放熱性に優れ、接続強度が高い、熱ストレス
と耐湿度に優れた高信頼性を有する、薄型化が可能な半
導体装置を簡易な方法によって得ることが可能になる。
(57) [Summary] (Modified) [Purpose] A bump connecting portion of a semiconductor device is composed of a first material having a high melting point and a high melting point and a high melting point, and a second material having a low melting point. A semiconductor device having excellent heat dissipation and electrical conductivity and high reliability against thermal stress, and a method for manufacturing the same are realized. In a semiconductor device in which a semiconductor element 1 is connected face down, a mushroom type metal having a flattened portion in contact with an electrode 9 of a wiring board 8 having excellent thermal conductivity and electric conductivity, centering on a mushroom type metal A bump structure in which the periphery of metal is covered with a metal material having a low melting point is formed. [Effect] It becomes possible to obtain a semiconductor device which has excellent heat dissipation, high connection strength, high reliability of heat stress and humidity resistance and which can be thinned by a simple method.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置に係り、特に
マッシュルーム構造のバンプを有する半導体素子を基板
上にフェイスダウンで接続する構造を有する半導体装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which semiconductor elements having mushroom structure bumps are connected face down on a substrate.
【0002】[0002]
【従来の技術】半導体装置は近年高集積化の方向にあ
り、その半導体装置を高密度に実装する要求がなされて
おり、フリップチップ接続方法が最近は主に行われてい
る。2. Description of the Related Art In recent years, semiconductor devices have been highly integrated, and there is a demand for high-density mounting of the semiconductor devices, and a flip-chip connection method has recently been mainly used.
【0003】このフリップチップ接続方法を可能にする
ため半導体素子のボンディングパッド上には、突起形状
を有するバンプが形成される。このバンプ形成方法に関
してはいろいろな方法が提案されており、“半導体実装
ハンドブック”サイエンスフォーラムpp131に詳し
い。例えば、図4に示す様に、半導体素子1のボンディ
ングパッド5上にバリアメタル4を形成しその上にハン
ダを電気メッキにより形成するものがあり、一般にマッ
シュルームバンプと呼ばれている。さらに、図5に示す
様に半導体素子1のボンディングパッド5上にバリアメ
タル4を形成し、ボンディングパッド部分が開口された
厚膜レジストを用いて、電気メッキ等によりバンプを垂
直に形成するものがあり、一般にストレートウォールバ
ンプと呼ばれている。図4、5中で6はパッシベーショ
ン膜を示す。In order to enable this flip chip connection method, bumps having a protrusion shape are formed on the bonding pads of the semiconductor element. Various methods have been proposed for this bump forming method, and details are given in "Semiconductor Packaging Handbook" Science Forum pp131. For example, as shown in FIG. 4, there is one in which a barrier metal 4 is formed on a bonding pad 5 of a semiconductor element 1 and solder is formed thereon by electroplating, which is generally called a mushroom bump. Further, as shown in FIG. 5, a barrier metal 4 is formed on the bonding pad 5 of the semiconductor element 1, and a bump is vertically formed by electroplating or the like using a thick film resist having an opening in the bonding pad portion. Yes, it is generally called a straight wall bump. In FIGS. 4 and 5, 6 indicates a passivation film.
【0004】フリップチップ接続はバンプと基板の端子
電極の位置を合わせた後、マウントし、リフローして接
続を行う。この様な方法で実装したときの半導体チップ
と回路基板の接続部における断面構造を図6に示す。多
くの場合ハンダはバンプ上に予め形成する場合と配線基
板上に予備ハンダの形で供給する場合のうちいずれか一
方、または両方の組合せで行う。またフリップチップ実
装は一般に半導体素子1と配線基板8の熱膨張係数の相
異から発生する応力がバンプに集中するのを防止するた
めに、半導体素子と配線基板の間に樹脂を設置する方法
が行われている。この樹脂を設置することにより熱膨張
に起因する故障はある程度減少することが必ずしも十分
ではない。特に、半導体素子と配線基板の熱膨張係数が
大きく異なるときは、基板と樹脂の界面に応力が集中し
てバンプが破壊する。このバンプは電気的接続と機械的
接続を同時に行っているので破壊すると直ちに電気特性
に影響が現れ半導体装置の故障になる。そこで配線基板
の熱膨張係数を半導体素子の基材となるシリコンの熱膨
張係数に近づける試みがなされている。In the flip-chip connection, the bump and the terminal electrode of the substrate are aligned with each other, then mounted and reflowed for connection. FIG. 6 shows a cross-sectional structure of a connecting portion between a semiconductor chip and a circuit board when mounted by such a method. In many cases, soldering is performed either by pre-forming on the bumps or by supplying in the form of preliminary soldering on the wiring board, or by a combination of both. In flip-chip mounting, a method of installing a resin between the semiconductor element and the wiring board is generally used to prevent stress generated due to the difference in thermal expansion coefficient between the semiconductor element 1 and the wiring board 8 from concentrating on the bump. Has been done. It is not always sufficient to reduce the failures due to thermal expansion to some extent by installing this resin. In particular, when the semiconductor element and the wiring board have large thermal expansion coefficients, stress concentrates on the interface between the board and the resin, and the bump is broken. Since the bumps make electrical connection and mechanical connection at the same time, when they are destroyed, the electrical characteristics are immediately affected and the semiconductor device fails. Therefore, attempts have been made to bring the thermal expansion coefficient of the wiring substrate close to that of silicon, which is the base material of the semiconductor element.
【0005】例えば、基板にシリコンを用いるCOW
(Chip On Wafer)が提案されているが、
基板製作上、半導体素子と同等あるいはそれ以上の複雑
な工程を必要とし、極めてコストの高いものになる。一
方、熱ストレスによるバンプ接合部分での破断不良を解
決するためにバンプ構造を熱ストレスに対して耐性ある
構造にすることが行われている。For example, COW using silicon for the substrate
(Chip On Wafer) has been proposed,
In manufacturing the substrate, a complicated process equivalent to or more than that of the semiconductor element is required, and the cost becomes extremely high. On the other hand, in order to solve the breakage failure at the bump bonding portion due to the thermal stress, the bump structure is made to have a structure resistant to the thermal stress.
【0006】例えば、電子通信情報学会技術研究報告C
PM−19〜24(1987)に示す様に、熱ストレス
の緩和を目的として、バンプをポリイミドテープをはさ
んで積層する構造であるが、この方法はバンプシートと
呼ばれるものを別に作ったりして、形成方法が複雑で、
コストの高い方法である。[0006] For example, IEICE Technical Report C
As shown in PM-19 to 24 (1987), the bumps are laminated by sandwiching a polyimide tape for the purpose of mitigating thermal stress, but this method may be done by making a so-called bump sheet separately. , The formation method is complicated,
This is a costly method.
【0007】また、熱ストレスによる破断不良はバンプ
の半導体装置と接触する界面付近で発生するため、接続
方法を考慮してバンプ形状をつづみ型にする方法も提案
されている。Further, a failure due to thermal stress occurs in the vicinity of the interface of the bump contacting the semiconductor device, and therefore, a method of making the bump shape into a staggered shape in consideration of the connection method has also been proposed.
【0008】この方法は、バンプを有する半導体素子を
接続する場合に、バンプが溶融された状態で、1度接続
された半導体素子との距離を引き離すことでつづみ型に
するものであるが、この方法は引き離す距離を十分に計
算しないと接続不良が生じたりして、形状制御が十分に
できないという問題があった。In this method, when a semiconductor element having bumps is connected, the bumps are melted, and the distance between the bumps and the semiconductor element once connected is increased to form a continuous type. This method has a problem that if the distance to be separated is not sufficiently calculated, connection failure may occur and shape control cannot be sufficiently performed.
【0009】さらに、フリップチップ接続はフェイスダ
ウン実装であることから、半導体素子の発熱面が配線基
板と対向して、発熱した熱量は半導体チップに蓄積され
やすく、蓄積した熱量は半導体素子の故障を引き起こ
す。特に、半導体素子と配線基板間に樹脂を封入した場
合は、蓄熱の影響が著した。このため発熱した熱量の放
熱方法としては、放熱フィンを設ける方法も考えられて
いるが、薄型化を要求する機器には実用的ではないとい
う問題があった。Further, since the flip-chip connection is face-down mounting, the heat generation surface of the semiconductor element faces the wiring board, and the generated heat amount is likely to be accumulated in the semiconductor chip, and the accumulated heat amount causes failure of the semiconductor element. cause. In particular, when resin was sealed between the semiconductor element and the wiring board, the effect of heat storage was remarkable. Therefore, as a method of radiating the amount of heat generated, a method of providing a radiation fin has been considered, but there is a problem that it is not practical for a device that requires thinning.
【0010】そこで図7に示す様に、Cu等の熱伝導性
の良好な金属3を中心にしてその周囲をハンダ2で覆う
構造もあるが、この方法を用いるとある程度の放熱効果
は期待できるものの、Cuの形成方法が複雑であったり
不均一であったりしてCuと電極面間にハンダが残り、
接続強度が低下する問題があり、高信頼性を要求される
機器に関しては必ずしも十分ではなかった。なお図6、
7中の番号は図4、5と同様のものを示している。Therefore, as shown in FIG. 7, there is a structure in which the metal 3 having a good thermal conductivity such as Cu is centered and the periphery thereof is covered with the solder 2. However, when this method is used, a certain heat dissipation effect can be expected. However, because the Cu formation method is complicated or uneven, solder remains between the Cu and the electrode surface,
There is a problem that the connection strength decreases, and it was not always sufficient for equipment that requires high reliability. Note that FIG.
The numbers in 7 indicate the same as those in FIGS.
【0011】[0011]
【発明が解決しようとする課題】以上の様にボンディン
グパッド上にバンプを形成した半導体素子を実装した場
合、配線基板と半導体素子との熱膨張係数の相異に起因
する熱ストレスによりバンプ部分での破断が生じる問題
があった。これゆえ、配線基板の熱膨張係数を半導体素
子の熱膨張係数と同等にする試みの1つとして半導体素
子をシリコンウェハ上に搭載するCOWがあるが、製作
上極めてコストの高い工程を必要とした。他方、バンプ
が形成されているポリイミドテープを用い、バンプを多
段にしたり、実装工程上の制御によりバンプをつづみ型
にするなど、バンプに加わる応力を緩和する構造が用い
られているが、この場合においても、バンプ製作上の厳
密な制御を必要とするにも関わらず、接続不良が生じた
りして必ずしも十分な方法ではなかった。さらに、フリ
ップチップ接続の放熱方法はチップの裏面に放熱フィン
を取り付けることである程度解決されるが、薄型化には
実用的ではない。When the semiconductor element having the bumps formed on the bonding pads is mounted as described above, the bumps are exposed to the thermal stress due to the difference in the thermal expansion coefficient between the wiring board and the semiconductor element. There was a problem that breakage occurred. Therefore, there is COW in which a semiconductor element is mounted on a silicon wafer as one of attempts to make the coefficient of thermal expansion of the wiring board equal to that of the semiconductor element, but a very expensive process is required in manufacturing. .. On the other hand, a structure that relieves the stress applied to the bumps is used, such as using a polyimide tape on which the bumps are formed, and forming the bumps in multiple stages or making the bumps into a staggered type by controlling the mounting process. Even in such a case, although a strict control on bump fabrication is required, a connection failure may occur, which is not always a sufficient method. Further, the heat dissipation method of flip chip connection can be solved to some extent by attaching a heat dissipation fin to the back surface of the chip, but it is not practical for thinning.
【0012】また、バンプを通しての放熱経路として熱
伝導係数の高い金属を埋め込む方法もあるが、ストレー
ト形状のものは形成が困難であったり、電極と熱伝導係
数の高い金属間にハンダが残存したり、さらには接続抵
抗の増加や、接続強度の低下を生じたりした。There is also a method of embedding a metal having a high heat conductivity coefficient as a heat radiation path through the bumps, but it is difficult to form a straight shape metal, or solder remains between the electrode and the metal having a high heat conductivity coefficient. In addition, the connection resistance increased and the connection strength decreased.
【0013】本発明は以上の問題点を鑑みてなされたも
のであり、半導体素子の熱膨張係数と熱膨張係数が異な
る配線基板上に半導体素子を実装する半導体装置におい
て、実装工程または実装後の熱ストレスにより半導体素
子のバンプ部分での基板との破断を生じなく、放熱構造
に優れた低い接触抵抗で接続できるバンプを有するフェ
イスダウン構造の半導体装置を提供するものである。The present invention has been made in view of the above problems, and in a semiconductor device in which a semiconductor element is mounted on a wiring board having a thermal expansion coefficient different from that of the semiconductor element, a mounting step or a post-mounting step is performed. Provided is a semiconductor device having a face-down structure having bumps which are excellent in heat dissipation structure and can be connected with a low contact resistance without causing breakage of a semiconductor element at a bump portion due to thermal stress.
【0014】[0014]
【課題を解決するための手段】本発明はボンディングパ
ッド上に金属またはその合金によりマッシュルーム構造
のバンプを形成した半導体素子を配線基板上の端子電極
にフェイスダウン構造で接続した半導体装置において、
半導体素子のボンディングパッドと配線基板上の端子電
極とは前記バンプを構成する第1の金属またはその合金
により電気的に接続され、前記第1の金属またはその合
金の周囲は第2の金属またはその合金により覆うように
形成され、かつ、前記第1の金属またはその合金の前記
配線基板上の端子電極に接する部分は前記バンプの支柱
より狭い面積が平坦化されたマッシュルーム構造を有す
ることとを備えたことを特徴とする半導体装置である。The present invention relates to a semiconductor device in which a semiconductor element having a mushroom structure bump formed of a metal or an alloy thereof on a bonding pad is connected to a terminal electrode on a wiring board in a face-down structure,
The bonding pad of the semiconductor element and the terminal electrode on the wiring board are electrically connected by the first metal or its alloy forming the bump, and the periphery of the first metal or its alloy is the second metal or its alloy. A portion of the first metal or its alloy that is in contact with the terminal electrode on the wiring board has a mushroom structure in which an area narrower than the pillar of the bump is flattened. It is a semiconductor device characterized by the above.
【0015】なお、マッシュルーム構造を有する第1の
金属または合金としては、第2の金属または合金と比べ
電気抵抗が小さく、熱伝導係数は大きく、かつ高融点の
材料を用いることが好ましく、実用上第1の金属または
合金としてはCu、Al、Ti、Pd、Ni等を含むも
のを、又第2の金属または合金としてはPb、Sn、I
n、Sb等を含むものを用いることが好ましい。As the first metal or alloy having a mushroom structure, it is preferable to use a material having a smaller electric resistance, a larger thermal conductivity coefficient and a higher melting point than those of the second metal or alloy. The first metal or alloy contains Cu, Al, Ti, Pd, Ni, etc., and the second metal or alloy contains Pb, Sn, I.
It is preferable to use those containing n, Sb and the like.
【0016】また、前記第2の金属またはその合金の形
成量は少なくとも前記第1の金属またはその合金が形成
されるマッシュルーム下の空隙以上の量であると共に前
記半導体素子と前記配線基板との空隙に絶縁性樹脂を浸
透硬化させて封止する構造とすることが好ましい。また
本発明に係る半導体装置の製造方法としては、例えば、
半導体素子上にレジスト膜を形成し、前記レジストの前
記第1の金属またはその合金が形成される部分に第1の
開口部を形成し、この開口部にマッシュルーム構造を有
する第1の金属またはその合金を形成し、前記第1の金
属またはその合金を形成後連続して第2の金属またはそ
の合金を形成して、前記レジストを除去し、前記第1の
金属またはそのマッシュルーム合金の平坦部を前記配線
基板の電極に対応するように位置合せした後、前記バン
プの前記第2の金属またはその合金の融点よりも高く、
前記第1の金属またはその合金の融点よりも低い温度で
加熱し前記第2の金属またはその合金を溶融させ、前記
マッシュルーム構造を有する第1の金属またはその合金
の平坦化された部分を前記配線基板の電極に対応させて
接続させる方法を挙げることができる。Further, the formation amount of the second metal or its alloy is at least the amount below the space under the mushroom where the first metal or its alloy is formed, and the space between the semiconductor element and the wiring board. It is preferable to have a structure in which an insulating resin is permeated and hardened to seal. Further, as a method of manufacturing a semiconductor device according to the present invention, for example,
A resist film is formed on a semiconductor element, a first opening is formed in a portion of the resist where the first metal or an alloy thereof is formed, and a first metal having a mushroom structure or the first opening is formed in the opening. Forming an alloy, forming a second metal or an alloy thereof continuously after forming the first metal or an alloy thereof, removing the resist, and removing a flat portion of the first metal or a mushroom alloy thereof. After being aligned so as to correspond to the electrodes of the wiring board, the bumps are higher than the melting point of the second metal or alloy thereof,
The first metal or its alloy is heated at a temperature lower than the melting point of the first metal or its alloy to melt the second metal or its alloy, and the flattened portion of the first metal or its alloy having a mushroom structure is connected to the wiring. There may be mentioned a method of connecting the electrodes corresponding to the electrodes on the substrate.
【0017】[0017]
【作用】本発明によればマッシュルーム構造を有する金
属またはその合金は配線基板の端子電極に接触する部分
が平坦化された構造となっているために放熱経路を大き
くすることができ、従来の方法に比較して放熱特性を著
しく向上させることができると共にマッシュルーム下の
空隙部に第2の金属または合金が回り込み、半導体素子
のボンディングパッド又はその上に設けられたバリアメ
タルと接合するために接合強度が極めて高くなる。な
お、前記平坦部の面積をマッシュルーム構造の支柱より
狭くしたのは製造工程上の容易性及び配線基板の端子電
極との接触の容易性等によるものである。さらに第1の
金属または合金の熱伝導係数を第2の金属または合金の
それよりも大きくした場合には熱伝導係数の高い第1の
金属または合金によって半導体素子のボンディングパッ
ドと配線基板の端子電極とが接続されてその周囲を第2
の金属または合金によって覆われた形状により接続され
ているために、半導体素子からの発熱は熱伝導係数の高
い第1の金属または合金によって配線基板に対して放熱
され、チップに熱量が蓄積されることなく、さらに放熱
フィンを取り付けることなくフリップチップ接続が可能
になり、蓄熱による半導体素子の故障を防止することが
でき、薄型化が可能になる。また、第2の金属またはそ
の合金の融点よりも高く、第1の金属または合金の融点
よりも低い温度で加熱し、第2の金属またはその合金を
溶融させるために、バンプを構成する第2の金属または
その合金は溶融するが、第1の金属またはその合金は溶
融されない。これゆえ、第1の金属またはその合金の配
線基板に接触する部分が平坦化された構造を保って第2
の金属またはその合金が溶融されるため、半導体素子と
配線基板との間に必要量の空隙を容易に保つことがで
き、放熱性、信頼性に優れたバンプ構造を容易に実現で
きる。According to the present invention, since the metal or its alloy having a mushroom structure has a structure in which the portion of the wiring board that contacts the terminal electrode is flattened, the heat dissipation path can be made large. The heat dissipation characteristics can be significantly improved as compared with the above, and the second metal or alloy wraps around in the space under the mushrooms to bond with the bonding pad of the semiconductor element or the barrier metal provided on the bonding pad. Is extremely high. The area of the flat portion is made narrower than the pillar of the mushroom structure because of the ease of the manufacturing process and the contact with the terminal electrodes of the wiring board. Further, when the thermal conductivity coefficient of the first metal or alloy is made larger than that of the second metal or alloy, the bonding pad of the semiconductor element and the terminal electrode of the wiring board are made by the first metal or alloy having a high thermal conductivity coefficient. Is connected to the second
Since they are connected by the shape covered with the metal or alloy, the heat generated from the semiconductor element is radiated to the wiring board by the first metal or alloy having a high thermal conductivity coefficient, and the amount of heat is accumulated in the chip. In addition, flip-chip connection can be performed without further attaching a heat radiation fin, failure of the semiconductor element due to heat accumulation can be prevented, and thinning is possible. In addition, the bumps are formed in order to melt the second metal or its alloy by heating it at a temperature higher than the melting point of the second metal or its alloy and lower than the melting point of the first metal or its alloy. The first metal or its alloy is not melted but the first metal or its alloy is melted. Therefore, the structure in which the portion of the first metal or its alloy that contacts the wiring board is flattened is maintained
Since the metal or the alloy thereof is melted, a necessary amount of space can be easily maintained between the semiconductor element and the wiring board, and a bump structure excellent in heat dissipation and reliability can be easily realized.
【0018】また、例えばCuからなるマッシュルーム
構造を有する第1の金属の周囲はハンダからなる第2の
合金で覆われているために、たとえその界面において脆
い金属間化合物が形成された場合でもマッシュルームの
傘部分が“引っ掛かり”の役割を果たして接続強度の低
下を防ぐことができる。さらに、電気的接続と放熱の役
割を果たす第1の金属またはその合金は、外部雰囲気に
よって腐食されるのを防止することができる。Further, since the periphery of the first metal having a mushroom structure made of Cu, for example, is covered with the second alloy made of solder, even if a brittle intermetallic compound is formed at the interface, the mushroom is mushroomed. The umbrella portion of the can play a role of “grabbing” and prevent a decrease in connection strength. Furthermore, the first metal or its alloy that plays a role of electrical connection and heat dissipation can be prevented from being corroded by the external atmosphere.
【0019】以上の様に本発明により、ボンディングパ
ッド上にバンプが形成されたチップをフリップチップ接
続する半導体装置を薄型で放熱性に優れた、熱ストレス
に対して強固な低接続抵抗を有する構造が可能になり、
接続に関する信頼性に優れた半導体装置を実現すること
が可能になる。As described above, according to the present invention, a semiconductor device for flip-chip connecting chips having bumps formed on bonding pads is thin, has excellent heat dissipation, and has a structure with a low connection resistance that is strong against thermal stress. Is possible
It is possible to realize a semiconductor device having excellent connection reliability.
【0020】[0020]
【実施例】以下、図1、図2、図3を参照して本発明の
実施例を説明する。Embodiments of the present invention will be described below with reference to FIGS. 1, 2 and 3.
【0021】図1は本発明に係る半導体装置を示す1実
施例であり、図2は本発明に係る半導体素子に設けられ
たバンプ構造を示す断面構造であり、図3は図1に示す
半導体装置を実現するための工程断面図である。図1、
図2、図3において、1は半導体素子、2は例えばPb
/Sn=40/60の共晶ハンダからなる第2の金属ま
たは合金、3は例えばCuからなる第1の金属または合
金、4はバリアメタル、5はボンディングパッド,6は
パッシベーション膜、7は第1及び第2の金属または合
金からなるバンプ、8は配線基板、9は端子電極であ
る。FIG. 1 is an embodiment showing a semiconductor device according to the present invention, FIG. 2 is a sectional structure showing a bump structure provided in a semiconductor element according to the present invention, and FIG. 3 is a semiconductor shown in FIG. It is process sectional drawing for implement | achieving an apparatus. Figure 1,
2 and 3, 1 is a semiconductor element, 2 is, for example, Pb
/ Sn = 40/60 second metal or alloy made of eutectic solder, 3 first metal or alloy made of Cu, for example, 4 barrier metal, 5 bonding pad, 6 passivation film, 7 second The bumps made of the first and second metals or alloys, 8 is a wiring board, and 9 is a terminal electrode.
【0022】次に、上記バンプを有する半導体装置の製
造方法の実施例を図3を用いて説明する。先ず、図3に
おいて、半導体素子1上にボンディングパッド5が形成
され、ボンディングパッドの部分を除いてパッシベーシ
ョン膜6が形成されているウェハ上に、バリアメタル4
として例えばTi/Cuの積層体を全面蒸着する。(図
3−a)Next, an embodiment of a method of manufacturing the semiconductor device having the above bump will be described with reference to FIG. First, in FIG. 3, the barrier metal 4 is formed on the wafer in which the bonding pad 5 is formed on the semiconductor element 1 and the passivation film 6 is formed except for the bonding pad portion.
As an example, a Ti / Cu laminated body is vapor-deposited on the entire surface. (Fig. 3-a)
【0023】次いで、厚膜レジストAZ4903(ヘキ
ストジャパン)をスピンコートし、膜厚5μmのレジス
ト31を形成して、露光、現像によりボンディングパッ
ド100μmよりも1辺が30μm小さい、70μmの
寸法の開口部をレジストに形成する。(図3−b)Next, a thick film resist AZ4903 (Hoechst Japan) is spin-coated to form a resist 31 having a film thickness of 5 μm, and an opening having a dimension of 70 μm, which is smaller than the bonding pad 100 μm on one side by 30 μm, is formed by exposure and development. Is formed on the resist. (Fig. 3-b)
【0024】こうしてボンディングパッドに対応する部
分のボンディングパッドよりも小さな寸法でレジストが
開口されているウェハを硫酸銅250g/l、硫酸(比
重1.84)50g/lからなる溶液に浸漬して、浴温
度25℃で先のTi/Cuを陰極とし、高純度銅板を陽
極とし、電流密度5A/dm2 印加して緩やかに撹拌し
ながら銅を等方的に高さ30μm、側方方向30μmメ
ッキを行い、上部に平坦部を有するマッシュルーム構造
の第1の金属または合金3を形成する。(図3−c)Thus, the wafer in which the resist is opened in a size smaller than that of the bonding pad corresponding to the bonding pad is immersed in a solution of copper sulfate 250 g / l and sulfuric acid (specific gravity 1.84) 50 g / l, At a bath temperature of 25 ° C., the above Ti / Cu was used as a cathode, a high-purity copper plate was used as an anode, and a current density was 5 A / dm 2. Copper isotropically plated with a height of 30 μm and a lateral direction of 30 μm while applying and gently stirring to form a first metal or alloy 3 having a mushroom structure having a flat portion on the top. (Fig. 3-c)
【0025】次いでメッキ浴を全スズ40g/l、第1
スズ35g/l、鉛44g/l、遊離ホウ酸40g/
l、ホウ酸25g/l、ニカワ3.0g/lからなる溶
液に変えて、先の場合と同様にTi/Cuを陰極とし、
40%スズを陽極として電流密度3.2A/dm2 印加
して浴温度25℃で緩やかに撹拌しながらPb/Sn=
40/60合金を、等方的に高さ35μm、側方方向3
5μm連続メッキを行い、第2の金属または合金2とし
てのハンダを形成した。(図3−d)Next, the plating bath was set to 40 g / l of total tin, the first
Tin 35g / l, Lead 44g / l, Free boric acid 40g /
l, boric acid 25 g / l, glue 3.0 g / l, instead of Ti / Cu as the cathode,
Current density of 3.2 A / dm 2 with 40% tin as anode Pb / Sn =
40/60 alloy isotropically, height 35μm, lateral direction 3
5 μm continuous plating was performed to form solder as the second metal or alloy 2. (Fig. 3-d)
【0026】このように形成されたバンプとしての銅及
びハンダ(Pb/Sn合金)がボンディングパッド上の
バリアメタル4表面に設けられたウェハからメッキレジ
ストAZ−4903をアセトンにより除去する。(図3
−e)The copper and solder (Pb / Sn alloy) as bumps thus formed are removed from the wafer provided on the surface of the barrier metal 4 on the bonding pad by using acetone to remove the plating resist AZ-4903. (Fig. 3
-E)
【0027】再度ポジレジストOFPR−800(東京
応化)を被覆してハンダ/Cu、200μmφのバンプ
をマスクにして、レジストをパターニングする。このパ
ターニングされたレジストをマスクとしてまず過硫酸ア
ンモニウム、硫酸、エタノールからなる混合溶液でバリ
アメタル4中のCuをエッチング後次いでEDTA、ア
ンモニア、過酸化水素水からなる溶液でバリアメタル4
中のTiをエッチングしてバリアメタル全体をパターニ
ングした後、レジストをアセトンで除去する。(図3−
f)The positive resist OFPR-800 (Tokyo Ohka Kogyo Co., Ltd.) is coated again, and the resist is patterned using solder / Cu and a bump of 200 μmφ as a mask. Using the patterned resist as a mask, first, Cu in the barrier metal 4 is etched with a mixed solution of ammonium persulfate, sulfuric acid and ethanol, and then the barrier metal 4 is treated with a solution of EDTA, ammonia and hydrogen peroxide solution.
After the Ti in the inside is etched to pattern the entire barrier metal, the resist is removed with acetone. (Figure 3-
f)
【0028】以上の様な工程を行うことにより図2に示
す構造を有するバンプが得られる。このように製造され
たマッシュルーム構造を有する第1の金属または合金と
第2の金属または合金からなるバンプを設けた半導体素
子と配線基板との接続方法を以下に述べる。By performing the above steps, a bump having the structure shown in FIG. 2 can be obtained. A method of connecting the semiconductor element having the bumps made of the first metal or alloy and the second metal or alloy having the mushroom structure thus manufactured to the wiring board will be described below.
【0029】この方法は半導体素子を配線基板に対して
フェイスダウンの位置関係を保ち、半導体素子のバンプ
と配線基板の端子電極とを公知の技術であるハーフミラ
ーを用いた方法により位置合せして半導体素子のバンプ
とアルミナ基板8の厚膜配線からなる端子電極9とをバ
リアメタル4を介して接触させる。(図3−g)In this method, the semiconductor element is kept face down relative to the wiring board, and the bumps of the semiconductor element and the terminal electrodes of the wiring board are aligned by a known method using a half mirror. The bumps of the semiconductor element and the terminal electrodes 9 made of thick film wiring of the alumina substrate 8 are brought into contact with each other via the barrier metal 4. (Fig. 3-g)
【0030】このとき配線基板は加熱機構を有するステ
ージ上に保持され、バンプに形成されている共晶ハンダ
の融点よりも高く、Cuの融点よりも低い280℃に予
備加熱されている。At this time, the wiring substrate is held on a stage having a heating mechanism and preheated to 280 ° C., which is higher than the melting point of the eutectic solder formed on the bumps and lower than the melting point of Cu.
【0031】半導体素子のバンプを配線基板の端子電極
に接触させた状態でチップを保持するコレットを配線基
板を搭載するステージと同じ温度280℃に窒素雰囲気
中で加熱してバンプに形成されているハンダを溶融させ
ることで半導体素子と電気的に接続する。(図3−h)The collet holding the chip in a state where the bump of the semiconductor element is in contact with the terminal electrode of the wiring board is heated in a nitrogen atmosphere at the same temperature as the stage on which the wiring board is mounted, 280 ° C., to form the bump. It is electrically connected to the semiconductor element by melting the solder. (Fig. 3-h)
【0032】このとき、バリアメタル4となるCu/T
iはハンダ被覆面積分だけCuコアより大きくなってい
るため、第2の金属または合金とボンディングパッドと
の接触角は約60°となり、熱ストレスに強い構造のバ
ンプ形状となる。なおボンディングパッドとの接触角は
90°未満の場合、熱ストレスに対し、信頼性の高い接
続を得ることができる。次いで半導体素子を覆う様にシ
リコン樹脂等を半導体素子と配線基板との隙間に充填し
て半導体装置を形成する。At this time, Cu / T which becomes the barrier metal 4
Since i is larger than the Cu core by the solder coating area, the contact angle between the second metal or alloy and the bonding pad is about 60 °, and the bump shape has a structure resistant to thermal stress. When the contact angle with the bonding pad is less than 90 °, a highly reliable connection with respect to thermal stress can be obtained. Then, a silicon resin or the like is filled in a gap between the semiconductor element and the wiring board so as to cover the semiconductor element, thereby forming a semiconductor device.
【0033】以上に示してきたバンプ構造を有する半導
体装置の熱抵抗値を評価したところアルミナ基板に搭載
した場合において5mmのチップで自然冷却により20
℃/Wの値を得た。また、比較のためにCuを中心とし
ない、ハンダのみのバンプを有する半導体装置では、4
0℃/Wの値を示しており放熱特性は2倍にも向上し
た。When the thermal resistance value of the semiconductor device having the bump structure shown above was evaluated, when mounted on an alumina substrate, a 5 mm chip was naturally cooled to 20.
The value of ° C / W was obtained. For comparison, in the case of a semiconductor device having only solder bumps not centered on Cu,
The value of 0 ° C./W is shown, and the heat dissipation characteristics are improved by a factor of two.
【0034】さらに、ハンダのみのバンプを有する半導
体装置の熱抵抗値を20℃/Wにまで向上させるにはチ
ップの裏面に5枚のフィンを有する放熱フィンを設けな
ければ同等の効果を得ることはできなく、厚みは熱抵抗
値を同等にする場合、1/10まで減少することができ
た。またバンプと配線基板の端子電極との接続抵抗は
0.005Ω/パッドとなり、従来の図6、図7に掲げ
る方法と比較して約1/2まで減少することができた。Further, in order to improve the thermal resistance value of the semiconductor device having only the bumps of solder to 20 ° C./W, the same effect can be obtained unless the heat radiation fin having five fins is provided on the back surface of the chip. However, the thickness could be reduced to 1/10 when the thermal resistance values were made equal. Further, the connection resistance between the bump and the terminal electrode of the wiring board was 0.005 Ω / pad, which was able to be reduced to about 1/2 of that in the conventional method shown in FIGS. 6 and 7.
【0035】さらに熱膨張係数がシリコン(半導体素
子)の3.5×10-6/℃の約2倍あるアルミナ基板
6.0〜6.5×10-6/℃上に図1の接続構造でフリ
ップチップ接続した結果、バンプとパッドの接触角が半
導体装置側でも基板側でも60°になり温度サイクル試
験(−55℃(30min)〜25℃(5min)〜1
50℃(30min)〜25℃(5min))を300
0サイクル行っても接続箇所には破断は認められなかっ
た。また本発明による半導体素子を配線基板にフリップ
チップ接続して高温高湿保存試験を行った結果3000
Hまで故障は認められなかった。さらに半導体素子と配
線基板との間に樹脂を封入した場合は5000Hまで故
障は認められなかった。Further, the connection structure of FIG. 1 is placed on an alumina substrate 6.0 to 6.5 × 10 −6 / ° C., which has a thermal expansion coefficient about twice that of silicon (semiconductor element), 3.5 × 10 −6 / ° C. As a result of flip-chip connection with, the contact angle between the bump and pad becomes 60 ° on both the semiconductor device side and the substrate side, and a temperature cycle test (-55 ° C (30 min) to 25 ° C (5 min) to 1
300 at 50 ° C (30 min) to 25 ° C (5 min))
No fracture was observed at the connection point even after 0 cycles. Further, the semiconductor device according to the present invention was flip-chip connected to a wiring board, and a high temperature and high humidity storage test was conducted.
No failure was recognized up to H. Further, when a resin was sealed between the semiconductor element and the wiring board, no failure was observed up to 5000H.
【0036】従って以上の結果から、本発明による半導
体装置はその信頼性は十分であった。 尚、本発明は上
記実施例に限られるものではなく、その要旨を逸脱しな
い範囲で種々変更可能である。Therefore, from the above results, the reliability of the semiconductor device according to the present invention was sufficient. The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the invention.
【0037】例えば、形成する融点の異なる合金はC
u、Pb/Snに限定されるものではなく第2の金属ま
たはその合金中には例えば、In、Sb、等を添加して
も良く、またこれらを主成分とする合金であっても良
く、さらにその厚みは限定されるものではない。For example, alloys having different melting points to form are C
Not limited to u and Pb / Sn, In, Sb, etc. may be added to the second metal or its alloy, or may be an alloy containing these as the main components. Further, its thickness is not limited.
【0038】さらに実施例中に示したメッキの際に陰極
となるバリアメタルはその寸法、厚み、構成について限
定されるものではなく、レジストについても同様に限定
されない。Further, the size, thickness and constitution of the barrier metal which becomes the cathode at the time of plating shown in the examples are not limited, and the resist is not limited either.
【0039】バンプの形成方法についても同様で電気メ
ッキに限られるものではなく、第1の金属またはその合
金はバンプの形成後に平坦化処理を行っても良く、さら
に無電解メッキを用いても良く、金属の形成方法は限定
されない。また、実施例中には、アルミナからなる配線
基板上に実装する場合について記したが、基板をシリコ
ンにした場合でも良く、その材料は限定されない。The method of forming the bumps is also not limited to electroplating, and the first metal or its alloy may be subjected to a flattening treatment after the formation of the bumps, or electroless plating may be used. The method for forming the metal is not limited. Further, in the embodiments, the case of mounting on a wiring board made of alumina is described, but the board may be made of silicon and the material thereof is not limited.
【0040】[0040]
【発明の効果】本発明によれば、マッシュルーム構造を
有する第1の金属またはその合金は配線基板の端子電極
に接触する部分が平坦化された構造となっているために
放熱経路を大きくすることができ、放熱特性を著しく向
上させることができ、さらに接触抵抗を極めて小さくす
ることが可能になる。According to the present invention, the first metal or its alloy having a mushroom structure has a structure in which the portion of the wiring board that contacts the terminal electrodes is flattened, so that the heat dissipation path is enlarged. Therefore, the heat dissipation characteristics can be remarkably improved, and the contact resistance can be made extremely small.
【0041】また、マッシュルーム構造を有する第1の
金属またはその合金の周囲は、第2の金属で覆われてい
るため、たとえ脆い金属間化合物がその界面近傍で形成
された場合でも、マッシュルームの傘部分が“引っ掛か
り”の役割を果たして接続強度の低下を防ぐことができ
る。Further, since the periphery of the first metal or its alloy having a mushroom structure is covered with the second metal, even if a brittle intermetallic compound is formed near the interface, the mushroom umbrella The part plays the role of "hooking" and can prevent the decrease in connection strength.
【0042】さらに、電気的接続と放熱の役割を果たす
第1の金属またはその合金の周囲を第2の金属またはそ
の合金が覆っているために、第1の金属またはその合金
が外部雰囲気によって腐食されるのを防止することがで
きる。Furthermore, since the second metal or its alloy covers the circumference of the first metal or its alloy that plays a role of electrical connection and heat dissipation, the first metal or its alloy is corroded by the external atmosphere. Can be prevented.
【0043】さらに第1の金属または合金として第2の
金属または合金より熱伝導係数の大きい材料を用いた場
合には熱伝導係数の高い第1の金属または合金によって
半導体素子のボンディングパッドと基板の電極とが接続
されてその周囲を第2の金属または合金によって覆われ
た形状により接続されているために、半導体素子からの
発熱は熱伝導係数の高い第1の金属または合金によって
基板に対して放熱され、チップに熱量が蓄積されること
なく、さらに放熱フィンを取り付けないでフリップチッ
プ接続が可能になり、蓄熱による半導体素子の故障を防
止することができ、薄型化が可能になる。Further, when a material having a larger heat conductivity coefficient than the second metal or alloy is used as the first metal or alloy, the bonding pad of the semiconductor element and the substrate are formed by the first metal or alloy having a higher heat conductivity coefficient. Since the electrode is connected and the periphery thereof is connected by the shape covered with the second metal or alloy, the heat generated from the semiconductor element is applied to the substrate by the first metal or alloy having a high thermal conductivity coefficient. The chip is not radiated and the amount of heat is not accumulated in the chip, and the flip-chip connection can be performed without attaching the radiating fin, and the failure of the semiconductor element due to the accumulated heat can be prevented and the thickness can be reduced.
【0044】さらに第1の金属または合金として第2の
金属または合金より融点の高い材料を用いた場合には、
また、第2の金属またはその合金の融点よりも高く、第
1の金属または合金の融点よりも低い温度で加熱し、第
2の金属またはその合金を溶融させるために、バンプを
構成する第2の金属またはその合金は溶融するが、第1
の金属またはその合金は溶融されない。これゆえ、第1
の金属またはその合金の配線基板に接触する部分が平坦
化された構造を保って第2の金属またはその合金が溶融
されるため、半導体素子と配線基板との間に必要量の空
隙を容易に保つことができ、放熱性、信頼性が向上す
る。When a material having a melting point higher than that of the second metal or alloy is used as the first metal or alloy,
In addition, the bumps are formed in order to melt the second metal or its alloy by heating it at a temperature higher than the melting point of the second metal or its alloy and lower than the melting point of the first metal or its alloy. Metal or its alloy melts, but
The metal or its alloy is not melted. Therefore, the first
Since the second metal or its alloy is melted while maintaining the structure in which the portion of the metal or its alloy that comes into contact with the wiring substrate is flattened, a necessary amount of space can be easily formed between the semiconductor element and the wiring substrate. It can be maintained and heat dissipation and reliability are improved.
【図1】 本発明に係る半導体装置のバンプ部分での1
実施例を示す断面図。FIG. 1 is a schematic view of a bump portion of a semiconductor device according to the present invention.
Sectional drawing which shows an Example.
【図2】 本発明に係る半導体装置のバンプ部分での断
面図。FIG. 2 is a sectional view of a bump portion of a semiconductor device according to the present invention.
【図3】 第1図に示す半導体装置の製造方法を説明す
るための工程断面図。3A to 3D are process cross-sectional views for explaining the method for manufacturing the semiconductor device shown in FIG.
【図4】 従来の技術を説明するためのバンプ断面図。FIG. 4 is a bump cross-sectional view for explaining a conventional technique.
【図5】 従来の技術を説明するためのバンプ断面図。FIG. 5 is a bump cross-sectional view for explaining a conventional technique.
【図6】 従来の技術を説明するためのバンプ断面図。FIG. 6 is a bump cross-sectional view for explaining a conventional technique.
【図7】 従来の技術を説明するためのバンプ断面図。FIG. 7 is a bump cross-sectional view for explaining a conventional technique.
1 半導体素子 2 ハンダ 3 Cu 4 バリアメタル 5 ボンディングパッド 6 パッシベーション膜 7 バンプ 8 配線基板 9 端子電極 31 メッキレジスト 1 Semiconductor Element 2 Solder 3 Cu 4 Barrier Metal 5 Bonding Pad 6 Passivation Film 7 Bump 8 Wiring Board 9 Terminal Electrode 31 Plating Resist
Claims (1)
合金によりマッシュルーム構造のバンプを形成した半導
体素子を配線基板上の端子電極にフェイスダウン構造で
接続した半導体装置において、半導体素子のボンディン
グパッドと配線基板上の端子電極とは前記バンプを構成
する第1の金属またはその合金により電気的に接続さ
れ、前記第1の金属またはその合金の周囲は第2の金属
またはその合金により覆うように形成され、かつ、前記
第1の金属またはその合金の前記配線基板上の端子電極
に接する部分は前記バンプの支柱部より狭い面積が平坦
化されたマッシュルーム構造を有することとを備えたこ
とを特徴とする半導体装置。1. A semiconductor device in which a semiconductor element having a mushroom structure bump formed of a metal or an alloy thereof on a bonding pad is connected to a terminal electrode on a wiring board in a face-down structure. Is electrically connected to the terminal electrode of the first metal or an alloy thereof forming the bump, and the periphery of the first metal or an alloy thereof is formed to be covered with a second metal or an alloy thereof, and And a portion of the first metal or alloy thereof in contact with the terminal electrode on the wiring substrate has a mushroom structure in which an area narrower than a pillar portion of the bump is flattened. ..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03902892A JP3171477B2 (en) | 1992-02-26 | 1992-02-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03902892A JP3171477B2 (en) | 1992-02-26 | 1992-02-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235102A true JPH05235102A (en) | 1993-09-10 |
| JP3171477B2 JP3171477B2 (en) | 2001-05-28 |
Family
ID=12541659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03902892A Expired - Fee Related JP3171477B2 (en) | 1992-02-26 | 1992-02-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3171477B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283225A (en) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | Circuit board with bump electrodes |
| JP2000188304A (en) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | Semiconductor device |
| JP2000349110A (en) * | 1999-06-03 | 2000-12-15 | Nec Corp | Bump sheet, bump forming apparatus and bump forming method using the same |
| JP2002134553A (en) * | 2000-10-30 | 2002-05-10 | Nec Corp | Connection structure of semiconductor device |
| KR100336548B1 (en) * | 1995-05-26 | 2002-10-25 | 닛본 덴기 가부시끼가이샤 | Wiring board, connection electrode structure and formation method thereof |
| JP2003298167A (en) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | Optical semiconductor device |
| JP2004031474A (en) * | 2002-06-24 | 2004-01-29 | Tdk Corp | Electronic component and method of manufacturing the same |
| JP2008124200A (en) * | 2006-11-10 | 2008-05-29 | Alps Electric Co Ltd | Manufacturing method of ceramic mounting substrate and ceramic mounting substrate |
| JP2008263001A (en) * | 2007-04-11 | 2008-10-30 | Nec Corp | Electronic component mounting structure and mounting method thereof |
| WO2014207590A3 (en) * | 2013-06-24 | 2015-05-07 | Koninklijke Philips N.V. | Method of manufacturing an electronic structure comprising reducing solder pad topology differences by planarization and corresponding electronic structure |
-
1992
- 1992-02-26 JP JP03902892A patent/JP3171477B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283225A (en) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | Circuit board with bump electrodes |
| KR100336548B1 (en) * | 1995-05-26 | 2002-10-25 | 닛본 덴기 가부시끼가이샤 | Wiring board, connection electrode structure and formation method thereof |
| JP2000188304A (en) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | Semiconductor device |
| JP2000349110A (en) * | 1999-06-03 | 2000-12-15 | Nec Corp | Bump sheet, bump forming apparatus and bump forming method using the same |
| JP2011135112A (en) * | 2000-10-30 | 2011-07-07 | Nec Corp | Connection structure of semiconductor device |
| JP2002134553A (en) * | 2000-10-30 | 2002-05-10 | Nec Corp | Connection structure of semiconductor device |
| JP2003298167A (en) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | Optical semiconductor device |
| JP2004031474A (en) * | 2002-06-24 | 2004-01-29 | Tdk Corp | Electronic component and method of manufacturing the same |
| JP2008124200A (en) * | 2006-11-10 | 2008-05-29 | Alps Electric Co Ltd | Manufacturing method of ceramic mounting substrate and ceramic mounting substrate |
| JP2008263001A (en) * | 2007-04-11 | 2008-10-30 | Nec Corp | Electronic component mounting structure and mounting method thereof |
| WO2014207590A3 (en) * | 2013-06-24 | 2015-05-07 | Koninklijke Philips N.V. | Method of manufacturing an electronic structure comprising reducing solder pad topology differences by planarization and corresponding electronic structure |
| JP2016529693A (en) * | 2013-06-24 | 2016-09-23 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Method for reducing solder pad shape difference by planarization |
| US9935069B2 (en) | 2013-06-24 | 2018-04-03 | Lumileds Llc | Reducing solder pad topology differences by planarization |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3171477B2 (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
| US6350386B1 (en) | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly | |
| JP3378334B2 (en) | Semiconductor device mounting structure | |
| US6653742B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
| US6350633B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| US6653217B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
| JP2001093928A (en) | Semiconductor device and manufacturing method thereof | |
| JP2004281491A (en) | Semiconductor device and manufacturing method thereof | |
| US20060012055A1 (en) | Semiconductor package including rivet for bonding of lead posts | |
| US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| US6548393B1 (en) | Semiconductor chip assembly with hardened connection joint | |
| JP3868766B2 (en) | Semiconductor device | |
| JP3171477B2 (en) | Semiconductor device | |
| JP3297177B2 (en) | Method for manufacturing semiconductor device | |
| JP4416876B2 (en) | Semiconductor chip and method for manufacturing semiconductor chip | |
| US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP3412969B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |