JPH05235005A - Semiconductor substrate and manufacturing method thereof - Google Patents
Semiconductor substrate and manufacturing method thereofInfo
- Publication number
- JPH05235005A JPH05235005A JP3379992A JP3379992A JPH05235005A JP H05235005 A JPH05235005 A JP H05235005A JP 3379992 A JP3379992 A JP 3379992A JP 3379992 A JP3379992 A JP 3379992A JP H05235005 A JPH05235005 A JP H05235005A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- semiconductor substrate
- carbon
- wafer
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 持続性の高いゲッタ能力を有する半導体基板
を実現させるものである。
【構成】 シリコンウエハ10の裏面側に、酸素析出核
となる不純物である炭素をイオン注入する。さらに、そ
の上に(外側)、リン拡散を施した転位領域(エクスト
リンシックゲッタリング層)を形成する。またウエハ鏡
面側には、表面保護膜11を形成しておく。このような
半導体基板としたことにより、内部に酸素析出に起因す
る微小欠陥が形成され、これがゲッタ効果を高め、しか
もその能力の持続性を高める。
(57) [Abstract] [Purpose] To realize a semiconductor substrate having a gettering ability with high durability. [Structure] Carbon, which is an impurity serving as an oxygen precipitation nucleus, is ion-implanted into the back surface side of the silicon wafer 10. Furthermore, a phosphorus-diffused dislocation region (extrinsic gettering layer) is formed thereon (outer side). A surface protection film 11 is formed on the wafer mirror surface side. By using such a semiconductor substrate, minute defects due to oxygen precipitation are formed inside, which enhances the gettering effect and enhances the sustainability of the ability.
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体基板及びその
製造方法に関し、更に詳しくは、エクストリンシックゲ
ッタリング技術に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method of manufacturing the same, and more particularly to an extrinsic gettering technique.
【0002】[0002]
【従来の技術】ゲッタリングは、デバイス製造工程途中
において、あるいは出発材料の状態でシリコンウエハに
ある種の処理を行ない、素子形成領域にある欠陥を除去
したり、有害な不純物を不活性化させる能力をもたせる
技術である。現在の半導体デバイスの製造工程は、クラ
ス100以下の超クリーンルーム内で行われているが、
ガス,水や装置などからの不純物汚染はある程度避けら
れず、時としてウエハ表面で1012atms/cm2に
も達する。そして、電界効果トランジスタ(FET)や
電荷結合形撮像素子(CCD)が形成される素子活性領
域に、これら不純物や欠陥などが存在すると素子の電気
特性が著しく低下する。従って、高品質の半導体デバイ
スを歩留り良く製造するためには、上記不純物や欠陥を
制御あるいは除去し、素子活性領域を清浄化する必要が
ある。この目的で行われるのがゲッタリング技術であ
り、エクストリンシックゲッタリング(ED)とイント
リンシックゲッタリング(IG)に大別される。2. Description of the Related Art In gettering, a silicon wafer is subjected to a certain treatment during a device manufacturing process or in a state of a starting material to remove a defect in an element formation region or inactivate harmful impurities. It is a technology that gives people the ability. The current semiconductor device manufacturing process is performed in an ultra-clean room of class 100 or less.
Impurity contamination from gas, water, equipment, etc. is unavoidable to some extent, and sometimes reaches 10 12 atms / cm 2 on the wafer surface. If these impurities and defects are present in the element active region where the field effect transistor (FET) and the charge-coupled image pickup element (CCD) are formed, the electrical characteristics of the element are significantly deteriorated. Therefore, in order to manufacture a high quality semiconductor device with high yield, it is necessary to control or remove the impurities and defects and clean the element active region. The gettering technique is performed for this purpose, and is roughly classified into extrinsic gettering (ED) and intrinsic gettering (IG).
【0003】イントリンシックゲッタリングは、結晶中
の酸素濃度の比較的高いシリコンウエハを用い、特定の
熱処理を行なうことで、酸素が結晶内で析出し、この析
出に伴なって微小欠陥(SiO2析出物,積層欠陥な
ど)が形成されてゲッタリング層となり、プロセス中に
混入する重金属不純物を捕獲(ゲッタ)すると同時に、
素子を形成する表面近傍に無欠陥層を形成する方法であ
る。このイントリンシックゲッタリング(IG)は、一
般にエクストリンシックゲッタリング(EG)に比べ持
続性が良い。図5は、このイントリンシックゲッタリン
グを施して、シリコンウエハ1の内部(表裏面の中間
部)に高密度欠陥領域でなるゲッタリング層1Aを形成
し、シリコンウエハ1表面にエピタキシャル層2を形成
した例を示している。Intrinsic gettering uses a silicon wafer having a relatively high oxygen concentration in the crystal, and a specific heat treatment is performed to precipitate oxygen in the crystal, which causes microdefects (SiO 2). Precipitates, stacking faults, etc.) are formed to form a gettering layer, which captures heavy metal impurities mixed during the process (getter), and at the same time,
This is a method of forming a defect-free layer in the vicinity of the surface on which an element is formed. This intrinsic gettering (IG) is generally more durable than extrinsic gettering (EG). In FIG. 5, this intrinsic gettering is applied to form a gettering layer 1A, which is a high-density defect region, inside the silicon wafer 1 (intermediate part between the front and back surfaces), and an epitaxial layer 2 is formed on the surface of the silicon wafer 1. An example is shown.
【0004】他の一つの方法は、エクストリンシックゲ
ッタリング(EG)である。この方法は、ウエハ裏面に
意図的に加工キズや、CVD多結晶層などを形成してゲ
ッタリング層としたものであり、上記したイントリンシ
ックゲッタリングと同様の効果を奏する。図6は、この
エクストリンシックゲッタリングを施した例を示してお
り、シリコンウエハ1の裏面に、意図的に多結晶シリコ
ン膜3とSiO2膜4をCVD法にて形成してゲッタリ
ング層となし、シリコンウエハ1の表面にエピタキシャ
ル層2を成長させた例を示している。Another method is extrinsic gettering (EG). This method intentionally forms a processing flaw or a CVD polycrystal layer on the back surface of the wafer to form a gettering layer, and has the same effect as the above-mentioned intrinsic gettering. FIG. 6 shows an example in which this extrinsic gettering is applied. The polycrystalline silicon film 3 and the SiO 2 film 4 are intentionally formed on the back surface of the silicon wafer 1 by the CVD method to form a gettering layer. None, an example in which the epitaxial layer 2 is grown on the surface of the silicon wafer 1 is shown.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記し
たイントリンシックゲッタリングは、MCZ−Si結晶
のように酸素濃度が低い(<25ppma)と結晶内部
に微小欠陥を形成することができず、このため、ウエハ
裏面にリン(P)拡散(リンの高濃度拡散により転位を
形成しゲッタサイトとする)や、多結晶シリコン形成
(多結晶シリコンと基板単結晶シリコンとの間のストレ
スで転位を形成しゲッタサイトとする)によるエクスト
リンシックゲッタリングが一般に使用されている。しか
しながら、このようなエクストリンシックゲッタリング
は、素子形成プロセス中に歪が緩和されたりしてゲッタ
能力の持続性に問題がある。However, the above-mentioned intrinsic gettering cannot form fine defects inside the crystal when the oxygen concentration is low (<25 ppma) like the MCZ-Si crystal. , Phosphorus (P) diffusion on the back surface of the wafer (dislocations are formed by high-concentration phosphorus diffusion to form getter sites), and polycrystalline silicon formation (dislocations are formed by stress between the polycrystalline silicon and the substrate single crystal silicon). Getter site and) extrinsic gettering is commonly used. However, such extrinsic gettering has a problem in the sustainability of the getter ability because the strain is relaxed during the device forming process.
【0006】本発明は、このような従来のエクストリン
シックゲッタリングの問題点に着目して創案されたもの
であり、持続性の高いゲッタ能力を有する半導体基板及
びその製造方法を得んとするものである。The present invention was devised by focusing on the problem of the conventional extrinsic gettering as described above, and an object of the invention is to obtain a semiconductor substrate having a highly durable gettering ability and a manufacturing method thereof. Is.
【0007】[0007]
【課題を解決するための手段】そこで、本発明は、半導
体ウエハの裏面にエクストリンシックゲッタリング層を
形成し、該エクストリンシックゲッタリング層と素子形
成領域との間に酸素析出核となる元素の注入領域を形成
したことを、その解決手段としている。Therefore, according to the present invention, an extrinsic gettering layer is formed on the back surface of a semiconductor wafer, and an element which becomes an oxygen precipitation nucleus is formed between the extrinsic gettering layer and the element formation region. The formation of the implantation region is the solution.
【0008】[0008]
【作用】半導体ウエハに形成した、酸素析出核となる元
素の注入領域は、酸素析出に伴ない、SiO2析出物,
積層欠陥などで成る微小欠陥をウエハ内に形成させる。
この微小欠陥は、半導体基板に施すプロセス中に混入す
る重金属不純物等をゲッタする作用があり、エクストリ
ンシックゲッタリング層のゲッタ作用に加え、半導体基
板のゲッタ能力の持続性を高める作用がある。[Function] The implanted region of the element which becomes the oxygen precipitation nuclei formed on the semiconductor wafer is accompanied by the SiO 2 precipitate,
Small defects such as stacking faults are formed in the wafer.
The minute defects have an action of gettering heavy metal impurities and the like mixed during the process of applying to the semiconductor substrate, and have an action of enhancing the gettering ability of the semiconductor substrate in addition to the gettering action of the extrinsic gettering layer.
【0009】[0009]
【実施例】以下、本発明に係る半導体基板及びその製造
方法の詳細を図面に示す実施例に基づいて説明する。The details of a semiconductor substrate and a method of manufacturing the same according to the present invention will be described below with reference to the embodiments shown in the drawings.
【0010】図1は、本発明に係る半導体基板の実施例
を示す断面図である。図中、10はMCZ−Si結晶で
成るシリコンウエハであり、このシリコンウエハ10裏
面に炭素をイオン注入して成る炭素注入領域10Aを形
成し、さらに、炭素注入領域10Aの外側にリン(P)
拡散を施した転位領域10Bが形成されている。上記炭
素注入領域10Aの炭素は、酸素析出を加速する作用が
あり、この酸素析出に伴ない微小欠陥をウエハ内に形成
し、この微小欠陥がイントリンシックゲッタリングと同
様にプロセス中に混入する重金属不純物等をゲッタする
効果がある。FIG. 1 is a sectional view showing an embodiment of a semiconductor substrate according to the present invention. In the figure, 10 is a silicon wafer made of MCZ-Si crystal. A carbon implantation region 10A formed by ion-implanting carbon is formed on the back surface of the silicon wafer 10, and phosphorus (P) is further provided outside the carbon implantation region 10A.
Diffusion dislocation regions 10B are formed. The carbon in the carbon-implanted region 10A has a function of accelerating the oxygen precipitation, and minute defects are formed in the wafer due to the oxygen precipitation, and the minute defects are mixed in the process in the same manner as the intrinsic gettering. It has an effect of gettering impurities and the like.
【0011】図2は、本発明に係る半導体基板の製造方
法の実施例の各工程を示す断面図である。FIG. 2 is a sectional view showing each step of the embodiment of the method for manufacturing a semiconductor substrate according to the present invention.
【0012】先ず、酸素密度20ppmaのMCZ−S
i結晶で成るシリコンウエハ10の素子形成面即ち鏡面
側に、例えばCVD−SiO2膜やシリコンナイトライ
ド(Si3N4)膜などの表面保護膜11を堆積させる。
次に、図2(A)に示すように、シリコンウエハ10裏
面に炭素を3MeVで1013cm-2注入して炭素注入領
域10Aを形成する。この時の炭素の分布は、およそR
p〜4μm,ピーク濃度〜1017atms/cm3とな
り、20ppmaの炭素を続く素子形成プロセスの熱処
理で析出させるには十分である。First, MCZ-S having an oxygen density of 20 ppma
A surface protection film 11 such as a CVD-SiO 2 film or a silicon nitride (Si 3 N 4 ) film is deposited on the element formation surface of the i-crystal silicon wafer 10, that is, the mirror surface side.
Next, as shown in FIG. 2 (A), carbon is implanted into the back surface of the silicon wafer 10 at 10 13 cm -2 at 3 MeV to form a carbon-implanted region 10A. The distribution of carbon at this time is approximately R
p-4 μm, peak concentration-10 17 atms / cm 3 , which is sufficient for precipitating 20 ppma of carbon by the heat treatment of the subsequent device forming process.
【0013】次に、図2(B)に示すように、POCl
3,O2,N2ガスを用いて1100℃でリン(P)拡散
を行なって転位領域(エクストリンゲッタリング層)1
0Bを形成する。Next, as shown in FIG. 2B, POCl
Dislocation region (extrinsic gettering layer) 1 is formed by phosphorus (P) diffusion at 1100 ° C. using 3 , O 2 and N 2 gases.
0B is formed.
【0014】また、図2(C)は、プロセス工程中にリ
ン(P)が外拡散しないように、転位領域10B上に、
順次、Si3N4膜12,多結晶シリコン膜13を例えば
CVD法で形成し、シリコンウエハ10の鏡面側の表面
保護膜11をエッチオフした状態を示している。Further, FIG. 2C shows that, on the dislocation region 10B, phosphorus (P) is prevented from outdiffusing during the process step.
The figure shows a state in which a Si 3 N 4 film 12 and a polycrystalline silicon film 13 are sequentially formed by, for example, a CVD method, and the surface protection film 11 on the mirror surface side of the silicon wafer 10 is etched off.
【0015】このようにして、シリコンウエハ10の裏
面側のエクストリンゲッタリング層と鏡面側の素子形成
領域との間に炭素注入領域10Aが形成される。図4
は、シリコンウエハにおける酸素析出量の炭素濃度依存
性を示すグラフであり、炭素が酸素析出を加速する不純
物であることを示している。これにより、エクストリン
シックゲッタリングで形成される転位領域より内部酸素
の析出に起因した微小欠陥(SiO2析出物,積層欠陥
等)が形成でき、半導体基板に持続性の高いゲッタ能力
を持たせることが可能となる。In this way, the carbon implantation region 10A is formed between the extrinsing gettering layer on the back surface side of the silicon wafer 10 and the element forming region on the mirror surface side. Figure 4
FIG. 4 is a graph showing the carbon concentration dependence of the amount of oxygen precipitation in a silicon wafer, showing that carbon is an impurity that accelerates oxygen precipitation. As a result, minute defects (SiO 2 precipitates, stacking faults, etc.) resulting from the precipitation of internal oxygen can be formed in the dislocation regions formed by extrinsic gettering, and the semiconductor substrate should have a highly sustainable getter ability. Is possible.
【0016】図3(A),(B)は、本発明に係る半導
体基板の製造方法の他の実施例を示す断面図である。こ
の実施例においては、先ず、図3(A)に示すように、
上記実施例と同様にシリコン基板10の裏面側に炭素を
注入し、炭素注入領域10Aを形成する。3A and 3B are sectional views showing another embodiment of the method for manufacturing a semiconductor substrate according to the present invention. In this embodiment, first, as shown in FIG.
Carbon is injected into the back surface side of the silicon substrate 10 in the same manner as in the above-mentioned embodiment to form the carbon injection region 10A.
【0017】続いて、図3(B)に示すように、多結晶
シリコン膜13をCVD法にて堆積させる。一般にこの
工程は、ウエハ加工工程で行なった方が効率よく以下に
説明するように行う。Subsequently, as shown in FIG. 3B, a polycrystalline silicon film 13 is deposited by the CVD method. Generally, this step is performed more efficiently in the wafer processing step as described below.
【0018】先ず、シリコンウエハ10をスライスした
後、ラップ処理を施し、エッチングの通常加工工程終了
後、ウエハ裏面とする側に炭素を注入又は拡散する。次
に、同じ裏面に多結晶シリコン膜13をCVDで1〜2
μmの厚に形成する。そして、通常の加工工程と同じく
表面側を一次研磨,2次研磨して完成する。First, after slicing the silicon wafer 10, a lapping process is performed, and after the normal processing step of etching is completed, carbon is injected or diffused into the side which is the back surface of the wafer. Next, a polycrystalline silicon film 13 is formed on the same back surface by CVD by 1-2.
It is formed to a thickness of μm. Then, the surface side is primary-polished and secondary-polished in the same manner as in a normal processing step to complete.
【0019】以上、実施例について説明したが、本発明
は、これらに限定されるものではなく構成の要旨に付随
する各種の設計変更が可能である。Although the embodiments have been described above, the present invention is not limited to these, and various design changes associated with the gist of the configuration can be made.
【0020】例えば、上記実施例では、炭素注入領域を
イオン注入で形成したが、拡散で形成してもよく、例え
ば1200℃−1時間の熱処理で炭素は約4μm拡散で
きる。For example, although the carbon implantation region is formed by ion implantation in the above embodiment, it may be formed by diffusion. For example, carbon can be diffused by about 4 μm by heat treatment at 1200 ° C. for 1 hour.
【0021】また、上記実施例においては、酸素析出核
となる不純物として炭素を用いたが、実質的に酸素の析
出を加速する不純物で素子特性に直接影響を与えないも
のであれば、これに限られるものではなく、例えばゲル
マニウム(Ge)等を用いてもよい。Further, although carbon is used as an impurity which becomes an oxygen precipitation nucleus in the above-mentioned embodiment, if it is an impurity that substantially accelerates the precipitation of oxygen and does not directly affect the device characteristics, it may be added to this. The material is not limited, and germanium (Ge) or the like may be used.
【0022】さらに、用いるシリコン結晶は、MCZに
限らず、酸素濃度の高いCZ結晶でも、イントリンシッ
クゲッタリング法に比べゲッタ能力を向上することが可
能である。なお、ゲッタ効果は、酸素濃度の低い結晶ほ
ど大きくなる。Further, the silicon crystal used is not limited to MCZ, but a CZ crystal having a high oxygen concentration can improve the getter ability as compared with the intrinsic gettering method. It should be noted that the getter effect increases as the crystal having a lower oxygen concentration.
【0023】また、上記実施例においては、エクストリ
ンゲッタリング層としてP拡散領域,多結晶シリコンを
適用したが、Si3N4などを用いても、ゲッタ能力の向
上が可能である。Further, in the above embodiment, the P diffusion region and polycrystalline silicon are applied as the extrinsic gettering layer, but the getter ability can be improved by using Si 3 N 4 or the like.
【0024】[0024]
【発明の効果】以上の説明から明らかなように、本発明
によれば、持続性の高いゲッタ能力を半導体基板に付与
することができる効果を奏し、デバイスの歩留りを大き
く向上する効果がある。As is apparent from the above description, according to the present invention, the effect of being able to impart a highly durable gettering ability to the semiconductor substrate is achieved, and the yield of devices is greatly improved.
【図1】本発明に係る半導体基板の実施例を示す断面
図。FIG. 1 is a sectional view showing an embodiment of a semiconductor substrate according to the present invention.
【図2】(A),(B),(C)は本発明に係る半導体
基板の製造方法の実施例の各工程を示す断面図。2A, 2B, and 2C are cross-sectional views showing respective steps of an embodiment of a method for manufacturing a semiconductor substrate according to the present invention.
【図3】(A),(B)は本発明の他の実施例の各工程
を示す断面図。FIGS. 3A and 3B are cross-sectional views showing steps of another embodiment of the present invention.
【図4】シリコンウエハにおける酸素析出量の炭素濃度
依存性を示すグラフ。FIG. 4 is a graph showing the carbon concentration dependence of the oxygen precipitation amount in a silicon wafer.
【図5】イントリンシックゲッタリング法を用いた従来
例の断面図。FIG. 5 is a sectional view of a conventional example using an intrinsic gettering method.
【図6】エクストリンシックゲッタリング法を用いた従
来例の断面図。FIG. 6 is a sectional view of a conventional example using an extrinsic gettering method.
10…シリコンウエハ、10A…炭素注入領域、10B
…転位領域、11…表面保護膜、12…Si3N4膜、1
3…多結晶シリコン膜。10 ... Silicon wafer, 10A ... Carbon implantation region, 10B
... dislocation regions, 11 ... surface protective film, 12 ... Si 3 N 4 film, 1
3 ... Polycrystalline silicon film.
Claims (2)
クゲッタリング層を形成し、該エクストリンシックゲッ
タリング層と素子形成領域との間に酸素析出核となる元
素の注入領域を形成したことを特徴とする半導体基板。1. An extrinsic gettering layer is formed on the back surface of a semiconductor wafer, and an implantation region of an element serving as an oxygen precipitation nucleus is formed between the extrinsic gettering layer and an element formation region. Semiconductor substrate.
クゲッタリング層を形成する工程と、 上記エクストリンシックゲッタリング層と前記半導体ウ
エハの素子形成領域との間に酸素析出核となる元素を注
入する工程と、を備えることを特徴とする半導体基板の
製造方法。2. A step of forming an extrinsic gettering layer on the back surface of a semiconductor wafer, and a step of implanting an element which becomes an oxygen precipitation nucleus between the extrinsic gettering layer and an element formation region of the semiconductor wafer. A method of manufacturing a semiconductor substrate, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03379992A JP3203740B2 (en) | 1992-02-21 | 1992-02-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03379992A JP3203740B2 (en) | 1992-02-21 | 1992-02-21 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235005A true JPH05235005A (en) | 1993-09-10 |
| JP3203740B2 JP3203740B2 (en) | 2001-08-27 |
Family
ID=12396525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03379992A Expired - Fee Related JP3203740B2 (en) | 1992-02-21 | 1992-02-21 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203740B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060633A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Semiconductor Wafer Manufacturing Method |
| EP1045434A1 (en) * | 1999-04-15 | 2000-10-18 | STMicroelectronics S.r.l. | Method for realizing integrated electronic devices on semiconductor substrates having gettering centres |
| US6451672B1 (en) | 1999-04-15 | 2002-09-17 | Stmicroelectronics S.R.L. | Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites |
| US6709955B2 (en) | 2000-04-17 | 2004-03-23 | Stmicroelectronics S.R.L. | Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method |
| JP2010016099A (en) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | Silicon single crystal wafer, and method of manufacturing the same |
| CN103779372A (en) * | 2014-02-10 | 2014-05-07 | 中国电子科技集团公司第四十四研究所 | CCD manufacturing technology based on non-intrinsic impurity adsorbing technology |
| JP2018190903A (en) * | 2017-05-10 | 2018-11-29 | グローバルウェーハズ・ジャパン株式会社 | Semiconductor wafer manufacturing method and semiconductor wafer |
-
1992
- 1992-02-21 JP JP03379992A patent/JP3203740B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060633A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Semiconductor Wafer Manufacturing Method |
| EP1045434A1 (en) * | 1999-04-15 | 2000-10-18 | STMicroelectronics S.r.l. | Method for realizing integrated electronic devices on semiconductor substrates having gettering centres |
| US6451672B1 (en) | 1999-04-15 | 2002-09-17 | Stmicroelectronics S.R.L. | Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites |
| US6709955B2 (en) | 2000-04-17 | 2004-03-23 | Stmicroelectronics S.R.L. | Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method |
| JP2010016099A (en) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | Silicon single crystal wafer, and method of manufacturing the same |
| CN103779372A (en) * | 2014-02-10 | 2014-05-07 | 中国电子科技集团公司第四十四研究所 | CCD manufacturing technology based on non-intrinsic impurity adsorbing technology |
| JP2018190903A (en) * | 2017-05-10 | 2018-11-29 | グローバルウェーハズ・ジャパン株式会社 | Semiconductor wafer manufacturing method and semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3203740B2 (en) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874348A (en) | Semiconductor wafer and method of manufacturing same | |
| US6315826B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH0469814B2 (en) | ||
| JPH06232141A (en) | Manufacture of semiconductor substrate and solid-state image pick up device | |
| US20060264068A1 (en) | Method for fabricating semiconductor device and semiconductor substrate | |
| JP2998330B2 (en) | SIMOX substrate and method of manufacturing the same | |
| JPH0437152A (en) | Manufacture of semiconductor device | |
| JPH05235005A (en) | Semiconductor substrate and manufacturing method thereof | |
| JPH0521448A (en) | Method for manufacturing semiconductor device | |
| JPH06216137A (en) | Semiconductor device and manufacture thereof | |
| JPS6120337A (en) | Manufacture of semiconductor device | |
| JPH05152304A (en) | Method for manufacturing semiconductor substrate | |
| JP2002134511A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state imaging device | |
| JP2943369B2 (en) | Semiconductor substrate manufacturing method | |
| JP2518378B2 (en) | Method for manufacturing semiconductor device | |
| JPH05235006A (en) | Epitaxial wafer forming method | |
| JP4826993B2 (en) | Method for producing p-type silicon single crystal wafer | |
| JPH0479228A (en) | Formation of semiconductor layer | |
| JP2743451B2 (en) | Method for manufacturing semiconductor device | |
| JPH11145146A (en) | Semiconductor substrate and its manufacture | |
| JP2783123B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH07201873A (en) | Method for manufacturing semiconductor device | |
| EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region | |
| JP2003092301A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state imaging device | |
| JPH0235455B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |