[go: up one dir, main page]

JPH05226405A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05226405A
JPH05226405A JP4061340A JP6134092A JPH05226405A JP H05226405 A JPH05226405 A JP H05226405A JP 4061340 A JP4061340 A JP 4061340A JP 6134092 A JP6134092 A JP 6134092A JP H05226405 A JPH05226405 A JP H05226405A
Authority
JP
Japan
Prior art keywords
pad
bonding pad
film
bonding
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4061340A
Other languages
Japanese (ja)
Inventor
Takashi Yoda
孝 依田
Hidemitsu Egawa
秀光 江川
Hirokazu Ezawa
弘和 江澤
Toru Watanabe
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4061340A priority Critical patent/JPH05226405A/en
Publication of JPH05226405A publication Critical patent/JPH05226405A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/90
    • H10W72/932
    • H10W72/952

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】半導体チップの基板上に絶縁膜を介して形成さ
れたボンディングパッドに、外部リードを、超音波ボン
ディングにより接合する際、下地絶縁膜とパッドとの界
面の剥がれを防止する。 【構成】従来のボンディングパッド外周部近傍は、均一
な保護膜に覆われ強く拘束されているが、本発明では、
保護膜堆積時にボイドを発生させることのできるアスペ
クト比の大きいスリットを、パッド外周部近傍に配設
し、これにより拘束力を弱め、超音波ボンディング時の
パッド変形を容易にし、超音波衝撃を吸収し、下地絶縁
膜とパッドとの界面を保護する。
(57) [Abstract] [Purpose] When an external lead is bonded to a bonding pad formed on a substrate of a semiconductor chip via an insulating film by ultrasonic bonding, peeling of the interface between the underlying insulating film and the pad is prevented. To prevent. [Structure] The vicinity of the outer periphery of a conventional bonding pad is covered with a uniform protective film and strongly bound.
Slits with a large aspect ratio that can generate voids when depositing a protective film are placed near the outer periphery of the pad, weakening the restraining force, facilitating pad deformation during ultrasonic bonding, and absorbing ultrasonic shock. Then, the interface between the base insulating film and the pad is protected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、外部リードを接続する
ため、チップ上にボンディングパッドを設けた半導体装
置に関するもので、特にボンディング時の超音波による
ダメージを緩和して、ボンディングの密着性(特に下地
酸化膜とボンディングパッドメタルとの界面の密着性)
を向上するためのボンディングパッド構造に係るもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a bonding pad is provided on a chip for connecting an external lead. (Adhesion at the interface between the underlying oxide film and the bonding pad metal)
And a bonding pad structure for improving

【0002】[0002]

【従来の技術】半導体チップのボンディングパッドとパ
ッケージ等の外部リード線との間を電気的に連絡するた
めに、通常熱圧着及び超音波ボンディングの手法が用い
られる。特にリードワイヤ材としてアルミニウム(以下
単にAl またはアルミと略記)線を、またパッド材とし
てAl を用いる場合には、熱圧着法では、良好な接合が
できないため、強力な超音波が印加されたボンディング
ヘッドをAl パッド上のAl 線に押し付け、Al −Al
間接合を行なう。
2. Description of the Related Art In order to electrically connect a bonding pad of a semiconductor chip and an external lead wire of a package or the like, thermocompression bonding and ultrasonic bonding techniques are usually used. In particular, when an aluminum (hereinafter simply referred to as Al or aluminum) wire is used as the lead wire material and Al is used as the pad material, good bonding cannot be achieved by the thermocompression bonding method, and therefore bonding with strong ultrasonic waves is applied. Press the head against the Al wire on the Al pad and press Al-Al
Join between.

【0003】図10は、従来のボンディングパッドを含
む半導体チップの部分断面図の一例である。シリコン基
板1上に、CVD法によるシリコン酸化膜(Si O
2 膜)2、高濃度に不純物を添加した硼素燐硅酸ガラス
(以下BPSGと略記)膜3が被着されている。次にB
PSG膜上に、アルミ合金(Al −Si −Cu )膜5を
堆積し、リソグラフィー技術により、アルミ合金膜をパ
ターニングして、ボンディングパッド5を含む金属配線
膜が得られる。次に保護膜として、燐硅酸ガラス(以下
PSGと略記)膜6及び窒化硅素(以下Si Nと略記)
膜8を全面に堆積し、ボンディングのため、保護膜の一
部を除去し開口面9を得る。このような構造のボンディ
ングパッド5は、パッドの外周縁の側壁及び上面は保護
膜6,8により被覆された構造となっている。このため
パッドの開口面9にAl ワイヤを押し付けた超音波をか
けると、超音波の衝撃は、ボンディングパッド5と下地
BPSG膜3との界面に集中し、界面剥離を生じたり、
下地酸化膜の破壊(亀裂)を生ずることがある。
FIG. 10 is an example of a partial sectional view of a semiconductor chip including a conventional bonding pad. A silicon oxide film (SiO 2 film) formed by the CVD method is formed on the silicon substrate 1.
2 film) 2 and a boron phosphosilicate glass (hereinafter abbreviated as BPSG) film 3 having a high concentration of impurities added thereto. Then B
An aluminum alloy (Al-Si-Cu) film 5 is deposited on the PSG film, and the aluminum alloy film is patterned by a lithography technique to obtain a metal wiring film including the bonding pad 5. Next, as a protective film, a phosphosilicate glass (hereinafter abbreviated as PSG) film 6 and a silicon nitride (hereinafter abbreviated as Si N)
A film 8 is deposited on the entire surface, and for bonding, a part of the protective film is removed to obtain an opening surface 9. The bonding pad 5 having such a structure has a structure in which the side wall and the upper surface of the outer peripheral edge of the pad are covered with the protective films 6 and 8. Therefore, when ultrasonic waves with Al wires pressed against the opening surface 9 of the pad, the ultrasonic shock is concentrated at the interface between the bonding pad 5 and the underlying BPSG film 3, causing interface peeling,
This may cause the underlying oxide film to break (crack).

【0004】またアルミ合金による配線膜の信頼性を向
上するため、アルミ合金配線膜の下にチタン系のバリア
メタルを敷いた積層配線構造とすることがあるが、この
場合には当然ボンディングパッドも同様の構造を有し、
バリアメタルと下地酸化膜とが接するようになる。バリ
アメタルと下地酸化膜との接着強度は、アルミ合金単層
配線と下地酸化膜との接着強度より弱いので、剥がれの
発生する確率が高くなり、重大な課題となっている。
In order to improve the reliability of the wiring film made of an aluminum alloy, a laminated wiring structure may be used in which a titanium-based barrier metal is laid under the aluminum alloy wiring film. Have a similar structure,
The barrier metal comes into contact with the underlying oxide film. Since the adhesive strength between the barrier metal and the underlying oxide film is weaker than the adhesive strength between the aluminum alloy single layer wiring and the underlying oxide film, the probability of peeling is high, which is a serious problem.

【0005】[0005]

【発明が解決しようとする課題】チップと外部リードと
を電気的に接続する場合、チップ上のアルミ合金膜のボ
ンディングパッドに、外部リード、例えばAl 線を超音
波ボンディングにより接合している。従来技術では、ボ
ンディング時の超音波の衝撃により、ボンディングパッ
ドと下地酸化膜との界面剥離や下地酸化膜の破壊が生じ
る事があった。特に配線の信頼性向上のためアルミ合金
配線の下にバリアメタルを敷いた積層配線構造とするこ
と多いが、上記剥がれ現象はバリアメタルを敷いた積層
配線構造ではさらに顕著になり、重大な課題となってい
る。
When electrically connecting the chip and the external lead, the external lead, for example, Al wire is bonded to the bonding pad of the aluminum alloy film on the chip by ultrasonic bonding. In the prior art, the impact of ultrasonic waves at the time of bonding may cause the peeling of the interface between the bonding pad and the underlying oxide film or the destruction of the underlying oxide film. In particular, in order to improve the reliability of the wiring, a laminated wiring structure in which a barrier metal is laid under the aluminum alloy wiring is often used, but the above-mentioned peeling phenomenon becomes more remarkable in the laminated wiring structure in which the barrier metal is laid, which causes a serious problem. Is becoming

【0006】本発明は、前記課題を解決するためになさ
れたもので、ワイヤボンディング時に、印加される超音
波パワーを、パッドと下地酸化膜との界面以外の箇所に
逃がし、該界面を保護することにより、剥がれ等のない
良好な密着性を保つことのできるパッド構造の半導体装
置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and the ultrasonic power applied at the time of wire bonding is released to a position other than the interface between the pad and the underlying oxide film to protect the interface. Thus, it is an object of the present invention to provide a semiconductor device having a pad structure capable of maintaining good adhesion without peeling or the like.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1に係る
半導体装置は、半導体チップと外部引き出し線とを接続
するため、該チップ上に形成された金属被膜のボンディ
ングパッドを有する半導体装置において、前記ボンディ
ングパッドの外周縁を切り欠いたスリット(例えば図3
符号50a)と前記ボンディングパッドの外周縁を切り
欠かないスリット(例えば図6符号50b)とのうち少
なくともいずれか一方のスリットを前記パッド外周部近
傍に設けたボンディングパッドを具備することを特徴と
する。
A semiconductor device according to claim 1 of the present invention is a semiconductor device having a bonding pad of a metal coating formed on the chip for connecting a semiconductor chip and an external lead line. , A slit formed by cutting out the outer peripheral edge of the bonding pad (see, for example, FIG.
The bonding pad is provided with at least one of the reference numeral 50a) and a slit that does not cut out the outer peripheral edge of the bonding pad (for example, reference numeral 50b in FIG. 6) provided near the pad outer peripheral portion. ..

【0008】また本発明の請求項2に係る半導体装置
は、スリットの深さとスリットの互いに対向する側壁間
の距離との比率すなわちアスペクト比が 0.5以上である
ことを特徴とする請求項1記載の半導体装置である。
The semiconductor device according to claim 2 of the present invention is characterized in that a ratio of a depth of the slit and a distance between side walls of the slit which face each other, that is, an aspect ratio is 0.5 or more. It is a semiconductor device.

【0009】[0009]

【作用】ボンディングパッドにAl リード線を超音波ボ
ンディングする場合、該パッドの外周縁に、保護膜が被
覆されていないと、パッドと下地酸化膜の界面の剥がれ
等は大幅に減少することを発見した。すなわちボンディ
ングパッドの外周側壁及び外周上面が保護膜で覆われ拘
束されている場合と、保護膜が無く拘束されていない場
合とでは、下地界面への外力の伝達に著しい差があり、
後者の場合には、剥がれ等が極めて少なくなる。これは
超音波印加時に、後者の場合ではパッドメタルが変形し
易く、超音波エネルギーがこの変形により吸収され、パ
ッドと下地酸化膜との界面に加わる超音波衝撃が大幅に
緩和されるためと考えられる。
[Function] When ultrasonically bonding an Al lead wire to a bonding pad, it has been found that if the outer peripheral edge of the pad is not covered with a protective film, the peeling of the interface between the pad and the underlying oxide film is significantly reduced. did. That is, there is a significant difference in the transmission of the external force to the underlying interface between the case where the outer peripheral side wall and the outer peripheral upper surface of the bonding pad are covered with the protective film and constrained, and the case where the outer peripheral side wall and the upper surface of the bonding pad are not constrained without the protective film.
In the latter case, peeling or the like is extremely reduced. This is probably because the pad metal is easily deformed in the latter case when ultrasonic waves are applied, and the ultrasonic energy is absorbed by this deformation, and the ultrasonic shock applied to the interface between the pad and the underlying oxide film is significantly reduced. Be done.

【0010】そこで本発明は、パッド周辺部に多数のス
リットを設け、保護膜堆積時にスリット段差部でボイド
(Void、空所)を発生させ、これによりパッド周辺部に
対する保護膜の拘束力を弱め、その後のワイヤボンディ
ングにおける超音波印加時に、パッドメタルが変形し、
超音波衝撃のエネルギーを減衰させ、パッドと下地酸化
膜との界面の密着性は保持される。
Therefore, according to the present invention, a large number of slits are provided in the peripheral portion of the pad, and a void (void) is generated at the slit step portion when the protective film is deposited, thereby weakening the binding force of the protective film to the peripheral portion of the pad. , The pad metal is deformed when the ultrasonic wave is applied in the subsequent wire bonding,
The energy of ultrasonic impact is attenuated, and the adhesiveness at the interface between the pad and the underlying oxide film is maintained.

【0011】上記のように本発明では、パッド外周部近
傍(保護膜で覆われる外周域)にスリットを設けるが、
その形状は、保護膜堆積時に、スリット段差部にボイド
ができることが必要である。請求項2に係る本発明は、
保護膜堆積時に、スリット段差部にボイドを発生させる
ためのスリットの形状の実施態様例である。すなわち試
行結果によれば、スリット断面のアスペクト比(深さ/
底辺最短長)が 0.5以上あれば、ボイド発生の確率が極
めて大である。
As described above, in the present invention, the slit is provided in the vicinity of the outer peripheral portion of the pad (outer peripheral area covered with the protective film).
The shape needs to have a void in the slit step portion when the protective film is deposited. The present invention according to claim 2 is
It is an embodiment example of the shape of the slit for generating a void in the slit step portion at the time of depositing the protective film. That is, according to the trial result, the aspect ratio (depth / depth /
If the bottom shortest length) is 0.5 or more, the probability of void occurrence is extremely high.

【0012】[0012]

【実施例】以下実施例に基づき、本発明をさらに詳細に
説明する。図1ないし図3は本発明の第1の実施例で、
ボンディングパッドの外周縁を切り欠いたスリットを具
備する場合の図である。図1及び図2は、本発明に係る
ボンディングパッドの構造の形成を説明するためのA−
A′線(図3参照)断面図、図3は該ボンディングパッ
ドの平面図である。
The present invention will be described in more detail based on the following examples. 1 to 3 show a first embodiment of the present invention,
It is a figure in the case of providing a slit which notched the outer peripheral edge of a bonding pad. 1 and 2 are views for explaining the formation of the structure of the bonding pad according to the present invention.
FIG. 3 is a cross-sectional view taken along line A ′ (see FIG. 3), and FIG. 3 is a plan view of the bonding pad.

【0013】図1において、Si 基板11上に、CVD
によりSi O2 膜12を厚さ 300nm、引き続いてBPS
G膜13を厚さ 700nm、それぞれ堆積する。この際、B
PSG膜13は、その後の高温メルト工程( 900〜950
℃)による平坦性を向上させるため、例えば数%のボロ
ン(B)、燐(P)を含む構造とする。
In FIG. 1, CVD is performed on the Si substrate 11.
To form a SiO 2 film 12 with a thickness of 300 nm, followed by BPS.
The G film 13 is deposited to a thickness of 700 nm. At this time, B
The PSG film 13 is formed by the high temperature melt process (900 to 950).
In order to improve the flatness due to (° C.), for example, a structure containing several% boron (B) and phosphorus (P) is used.

【0014】次にマグネトロンスパッタリング法によ
り、チタン(Ti )を含むバリアメタル14を厚さ約10
0 nm堆積した後、 600℃の熱処理を行なう。引き続いて
アルミ合金(Al −Si −Cu )膜15を同じくスパッ
タリングにより、厚さ約 800nm堆積する。
Next, a barrier metal 14 containing titanium (Ti) is formed to a thickness of about 10 by magnetron sputtering.
After 0 nm deposition, heat treatment at 600 ° C is performed. Subsequently, an aluminum alloy (Al-Si-Cu) film 15 is deposited by sputtering similarly to a thickness of about 800 nm.

【0015】この後、アルミ合金膜及びバリアメタルを
光蝕刻法によりパターニングし、ボンディングパッド1
5を含む金属配線パターンを形成する。図3は、パター
ニングされたボンディングパッド15の平面図である。
ボンディングパッド15の外周部近傍に、パッドの外周
縁を切り欠いたスリット50aが、パッドの三辺に形成
される。スリット50aは、幅m=約 1μm 、奥行n=
約 2μm 、深さd(図1参照)=約 0.9μm の立方空間
で、アスペクト比= 0.9の形状をしている。
After that, the aluminum alloy film and the barrier metal are patterned by the photo-etching method to form the bonding pad 1.
A metal wiring pattern including 5 is formed. FIG. 3 is a plan view of the patterned bonding pad 15.
In the vicinity of the outer peripheral portion of the bonding pad 15, slits 50a which are formed by cutting out the outer peripheral edge of the pad are formed on three sides of the pad. The slit 50a has a width m = about 1 μm and a depth n =
It has a shape with an aspect ratio of 0.9 in a cubic space of about 2 μm and depth d (see FIG. 1) = about 0.9 μm.

【0016】その後、図2に示すように、全面に約 400
nmの厚さのPSG膜16をCVD法で堆積する。この時
スリット50aにはボイド17が形成される。さらに全
面に約 700nmの厚さのSi N膜18をプラズマCVD法
で堆積し、積層保護膜とする。この後、パッド15の上
部に、パッドより面積が小さいパッド開孔部19を有す
るレジストパターンを形成し、Si N膜18をCDE法
で、またPSG膜16をNH4 F系のウェットエッチン
グで、各々エッチングし、図2に示すような形状とす
る。この後は、通常の組み立て工程にしたがって、Al
−Si リード線をボンディングパッド15上に、超音波
ボンディングする。
After that, as shown in FIG.
A PSG film 16 having a thickness of nm is deposited by the CVD method. At this time, the void 17 is formed in the slit 50a. Further, a SiN film 18 having a thickness of about 700 nm is deposited on the entire surface by a plasma CVD method to form a laminated protective film. After that, a resist pattern having a pad opening portion 19 having a smaller area than the pad is formed on the pad 15, the SiN film 18 is formed by the CDE method, and the PSG film 16 is formed by NH 4 F-based wet etching. Each is etched to have a shape as shown in FIG. After this, follow the normal assembly process
Ultrasonic bonding the Si lead wire onto the bonding pad 15.

【0017】図4ないし図6は、本発明の第2実施例
で、ボンディングパッドの外周縁を切り欠かないスリッ
トを具備する場合の図である。図4及び図5は、ボンデ
ィングパッド構造の形成を説明するためのB−B′線
(図6参照)断面図、図6は該ボンディングパッドの平
面図である。第2実施例では、ボンディングパッド25
のパターニングの際、パッド外周部近傍に、パッドの外
周縁を切り欠かないスリット50bを形成したもので、
スリット50bは、幅w(図4)=約 1μm 、長手方向
の長さl (図6)=数μm 、深さd(図4)=約 0.9μ
m とする。ボンディングパッド構造及び形成のその他に
ついては、第1実施例とほぼ同一であり、説明を省略す
る。このようなボンディングパッド25を形成した後、
第1実施例と同様、約 400nmの厚さのPSG膜26をC
VD法で堆積すると、細長いスリット内部には、ボイド
27が形成される。
FIGS. 4 to 6 are views showing a second embodiment of the present invention in which a bonding pad is provided with a slit which does not cut out the outer peripheral edge thereof. 4 and 5 are sectional views taken along the line BB '(see FIG. 6) for explaining the formation of the bonding pad structure, and FIG. 6 is a plan view of the bonding pad. In the second embodiment, the bonding pad 25
At the time of patterning, the slit 50b which does not cut the outer peripheral edge of the pad is formed in the vicinity of the outer peripheral portion of the pad.
The slit 50b has a width w (FIG. 4) of about 1 μm, a longitudinal length l (FIG. 6) of several μm, and a depth d of FIG. 4 of about 0.9 μm.
Let m. The other parts of the bonding pad structure and formation are almost the same as those of the first embodiment, and the description thereof will be omitted. After forming such a bonding pad 25,
As in the first embodiment, the PSG film 26 having a thickness of about 400 nm is formed by C
When deposited by the VD method, a void 27 is formed inside the elongated slit.

【0018】図10に示す外周部近傍が保護膜で拘束さ
れた従来のボンディングパッドと、前記本発明の第1及
び第2実施例におけるボンディングパッドとの効果を比
較するため、アルミ合金膜とバリアメタルとの積層構造
のボンディングパッドに、Al −Si 合金リードを超音
波を用いウェッジボンディング(Wedge bonding )した
後、引っ張り試験(ピーリングテスト、Peeling test)
を行なった。それぞれ500個程度のパッドに対し、従来
のパッド構造では30%程度の剥がれ不良が発生したのに
対し、本発明の場合には、不良率 0%であった。
In order to compare the effects of the conventional bonding pad shown in FIG. 10 in which the vicinity of the outer peripheral portion is restrained by a protective film and the bonding pads in the first and second embodiments of the present invention, an aluminum alloy film and a barrier are used. After the Al-Si alloy lead is wedge-bonded to the bonding pad having a laminated structure with metal using ultrasonic waves, a tensile test (Peeling test) is performed.
Was done. With respect to each of about 500 pads, about 30% of peeling defects occurred in the conventional pad structure, whereas in the case of the present invention, the defective rate was 0%.

【0019】これは、従来のパッドの外周部側壁及び上
面は、保護膜と均一に接着し拘束されているのに対し、
本発明のパッド外周部は、ボイドを含むスリットを介し
て保護膜と接着するので、保護膜の拘束力が大幅に軽減
されているためである。すなわち超音波ワイヤボンディ
ングにおいては、パッドとリードワイヤとの界面は、超
音波振動により摩擦変形し、新鮮な面が露出してボンデ
ィングが行なわれるが、本発明のパッド構造では、この
超音波振動により、パッド側壁の薄い保護膜が破砕し、
パッドメタルの変形が容易となり、変形することにより
超音波エネルギーは吸収され、パッドメタルと下地酸化
膜界面には、これを剥離させるだけの超音波衝撃が加わ
らず、この界面での密着性が保たれると推論される。
This is because the outer peripheral side wall and the upper surface of the conventional pad are uniformly adhered and restrained to the protective film.
This is because the pad outer peripheral portion of the present invention is adhered to the protective film via the slit including the void, so that the binding force of the protective film is significantly reduced. That is, in ultrasonic wire bonding, the interface between the pad and the lead wire is frictionally deformed by ultrasonic vibration and a fresh surface is exposed for bonding, but in the pad structure of the present invention, this ultrasonic vibration causes , The thin protective film on the side wall of the pad crushes,
Deformation of the pad metal becomes easy, and the ultrasonic energy is absorbed by the deformation, and the ultrasonic shock to peel off the pad metal and the underlying oxide film is not applied, and the adhesion at this interface is maintained. It is inferred that it will fall.

【0020】図7は、ボンディングパッド外周部に、保
護膜堆積時にボイドが発生する過程を説明する断面図で
ある。同図において、半導体基板31上にCVDSi O
2 膜32、BPSG膜33及びアルミ合金膜(ボンディ
ングパッド)35が積層され、アルミ合金膜35には、
第2実施例と同様、外周縁を切り欠かない幅w、厚さd
のスリット51が設けられている。この積層膜上に保護
膜として、CVD法により、PSG膜36を堆積する。
保護膜36の厚さが比較的薄く、スリットにおける堆積
膜の最小間隔xが 0より大きいうちは、保護膜中にボイ
ドを生じない。保護膜36の厚さが増加し、x= 0とな
った時点でボイドが発生すると考えてよい。x= 0をボ
イドが発生したかどうかの評価基準とし、スリットのア
スペクト比d/w及び保護膜36の厚さなどを変えて、
ボイドが発生する条件を調べた。試行結果によれば、ア
スペクト比が 0.5を越えるスリットでは、ボイドの発生
が見られた。
FIG. 7 is a cross-sectional view for explaining a process in which a void is generated at the outer peripheral portion of the bonding pad during deposition of the protective film. In the figure, CVDSi 2 O 3 is formed on the semiconductor substrate 31.
The two films 32, the BPSG film 33, and the aluminum alloy film (bonding pad) 35 are laminated, and the aluminum alloy film 35 includes
Similar to the second embodiment, the width w and the thickness d are not notched at the outer peripheral edge.
Slit 51 is provided. A PSG film 36 is deposited as a protective film on this laminated film by the CVD method.
As long as the thickness of the protective film 36 is relatively small and the minimum distance x between the deposited films in the slit is larger than 0, no void is generated in the protective film. It can be considered that a void occurs when the thickness of the protective film 36 increases and x = 0. x = 0 is used as an evaluation criterion of whether or not a void is generated, the aspect ratio d / w of the slit and the thickness of the protective film 36 are changed,
The conditions under which voids are generated were investigated. According to the trial results, voids were observed in the slits having an aspect ratio of more than 0.5.

【0021】本発明は、ボンディングパッドの外周部近
傍に、保護膜堆積時に、保護膜中にボイドが発生する形
状のスリットを設けたことを特徴とするもので、スリッ
トの形状及び配置については、前記第1及び第2実施例
に限定されない。図8及び図9は、スリットを有するボ
ンディングパッドのその他の実施例を示す平面図であ
る。図8はボンディングパッドの外周縁を切り欠いた前
記スリット50aと、外周縁を切り欠かない前記スリッ
ト50bとを、スリットの長手方向をボンディングパッ
ド45の一辺の方向に揃えて配設したものである。ボン
ディングパッドの辺に対し、スリットの長手方向を傾斜
させて配設しても差支えない。図9は、ボンディングパ
ッドの外周縁を切り欠かない円形スリット50cをボン
ディングパッド55の二辺の外周部近傍に設けた例であ
る。これらスリットの形状及び配置については、超音波
ボンディング時のボンディングパッドの変形モードを考
慮して選択される。
The present invention is characterized in that a slit having a shape in which a void is generated in the protective film at the time of depositing the protective film is provided in the vicinity of the outer peripheral portion of the bonding pad. Regarding the shape and arrangement of the slit, The invention is not limited to the first and second embodiments. 8 and 9 are plan views showing another embodiment of the bonding pad having the slit. In FIG. 8, the slit 50a with the outer peripheral edge of the bonding pad cut out and the slit 50b with the outer peripheral edge not cut out are arranged with the longitudinal direction of the slit aligned with the direction of one side of the bonding pad 45. .. There is no problem even if the slits are arranged with the longitudinal direction inclined with respect to the sides of the bonding pad. FIG. 9 shows an example in which a circular slit 50c that does not cut out the outer peripheral edge of the bonding pad is provided in the vicinity of the outer peripheral portions of the two sides of the bonding pad 55. The shape and arrangement of these slits are selected in consideration of the deformation mode of the bonding pad during ultrasonic bonding.

【0022】[0022]

【発明の効果】これまで述べたように、本発明において
は、ボンディングパッドの外周部近傍に、保護膜内にボ
イドを発生させる形状のスリットを設け、ワイヤボンデ
ィング時にパッドメタルの変形を可能としたことによ
り、印加される超音波パワーを、パッドと下地酸化膜と
の界面以外の箇所すなわちパッド内で減衰させ、該界面
を保護することにより、剥がれ等のない良好な密着性を
保つことのできるパッド構造の半導体装置を提供でき
た。
As described above, in the present invention, a slit having a shape for generating a void in the protective film is provided in the vicinity of the outer peripheral portion of the bonding pad, and the pad metal can be deformed during wire bonding. As a result, the applied ultrasonic power is attenuated in a portion other than the interface between the pad and the underlying oxide film, that is, in the pad, and by protecting the interface, good adhesion without peeling can be maintained. A semiconductor device having a pad structure can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の第1実施例の製造工程を
示す部分断面図である。
FIG. 1 is a partial cross-sectional view showing a manufacturing process of a first embodiment of a semiconductor device of the present invention.

【図2】図1に続く製造工程を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing the manufacturing process following FIG.

【図3】第1実施例の半導体装置のボンディングパッド
の平面図である。
FIG. 3 is a plan view of a bonding pad of the semiconductor device of the first embodiment.

【図4】本発明の半導体装置の第2実施例の製造工程を
示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing the manufacturing process of the second embodiment of the semiconductor device of the present invention.

【図5】図4に続く製造工程を示す部分断面図である。FIG. 5 is a partial cross-sectional view showing the manufacturing process following FIG.

【図6】第2実施例の半導体装置のボンディングパッド
の平面図である。
FIG. 6 is a plan view of a bonding pad of a semiconductor device according to a second embodiment.

【図7】ボイド生成過程を説明する半導体装置の部分断
面図である。
FIG. 7 is a partial cross-sectional view of a semiconductor device illustrating a void generation process.

【図8】本発明の半導体装置のボンディングパッドの第
1の他の実施例を示す平面図である。
FIG. 8 is a plan view showing a first other embodiment of the bonding pad of the semiconductor device of the present invention.

【図9】本発明の半導体装置のボンディングパッドの第
2の他の実施例を示す平面図である。
FIG. 9 is a plan view showing another second embodiment of the bonding pad of the semiconductor device of the present invention.

【図10】従来の半導体装置の製造工程中の部分断面図
である。
FIG. 10 is a partial cross-sectional view of a conventional semiconductor device during a manufacturing process.

【符号の説明】[Explanation of symbols]

1,11,21,31 シリコン半導体基板 2,12,22,32 CVD Si O2 膜 3,13,23,33 BPSG膜 14,24,34 バリアメタル 5,15,25,35 Al 合金ボンディングパッド 6,16,26,36 PSG膜(保護膜) 17,27 ボイド 8,18,28 Si N膜(保護膜) 9,19,29 ボンディングパッドの開孔面 50a 外周縁を切り欠いたスリット 50b,50c 外周縁を切り欠かないスリット d/m,d/w スリットの深さとスリットの互
いに対向する側壁間の距離との比率(アスペクト比)
1, 11, 21, 31 Silicon semiconductor substrate 2, 12, 22, 32 CVD SiO 2 film 3, 13, 23, 33 BPSG film 14, 24, 34 Barrier metal 5, 15, 25, 35 Al alloy bonding pad 6 , 16, 26, 36 PSG film (protective film) 17, 27 Void 8, 18, 28 Si N film (protective film) 9, 19, 29 Bonding pad opening surface 50a Slits 50b, 50c notched on the outer peripheral edge Slits without notching the outer peripheral edge d / m, d / w Ratio of the depth of the slit and the distance between the side walls of the slit facing each other (aspect ratio)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 徹 神奈川県川崎市幸区堀川町72 株式会社東 芝堀川町工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toru Watanabe 72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Higashi Shiba Horikawa-cho Factory Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体チップと外部引き出し線とを接続す
るため、該チップ上に形成された金属被膜のボンディン
グパッドを有する半導体装置において、 前記ボンディングパッドの外周縁を切り欠いたスリット
と前記ボンディングパッドの外周縁を切り欠かないスリ
ットとのうち少なくともいずれか一方のスリットを前記
パッド外周部近傍に設けたボンディングパッドを具備す
ることを特徴とする半導体装置。
1. A semiconductor device having a bonding pad of a metal coating formed on the chip for connecting a semiconductor chip and an external lead line, wherein a slit formed by cutting out an outer peripheral edge of the bonding pad and the bonding pad. A semiconductor device comprising: a bonding pad in which at least one of the slits whose outer peripheral edge is not cut is provided near the pad outer peripheral portion.
【請求項2】スリットの深さとスリットの互いに対向す
る側壁間の距離との比率が 0.5以上であることを特徴と
する請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the ratio of the depth of the slit and the distance between the side walls of the slit facing each other is 0.5 or more.
JP4061340A 1992-02-14 1992-02-14 Semiconductor device Pending JPH05226405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4061340A JPH05226405A (en) 1992-02-14 1992-02-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4061340A JPH05226405A (en) 1992-02-14 1992-02-14 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05226405A true JPH05226405A (en) 1993-09-03

Family

ID=13168307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4061340A Pending JPH05226405A (en) 1992-02-14 1992-02-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05226405A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804883A (en) * 1995-07-13 1998-09-08 Samsung Electronics Co., Ltd. Bonding pad in semiconductor device
JP2001351920A (en) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
JP2008140969A (en) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacturing method thereof
JP2008218442A (en) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device and manufacturing method thereof
US7514790B2 (en) 2005-06-02 2009-04-07 Seiko Epson Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2009111073A (en) * 2007-10-29 2009-05-21 Elpida Memory Inc Semiconductor device
JP2010251537A (en) * 2009-04-16 2010-11-04 Renesas Electronics Corp Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804883A (en) * 1995-07-13 1998-09-08 Samsung Electronics Co., Ltd. Bonding pad in semiconductor device
JP2001351920A (en) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
US7514790B2 (en) 2005-06-02 2009-04-07 Seiko Epson Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2008140969A (en) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacturing method thereof
JP2008218442A (en) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device and manufacturing method thereof
JP2009111073A (en) * 2007-10-29 2009-05-21 Elpida Memory Inc Semiconductor device
JP2010251537A (en) * 2009-04-16 2010-11-04 Renesas Electronics Corp Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
US6897570B2 (en) Semiconductor device and method of manufacturing same
KR20010014950A (en) Scribe street seals in semiconductor devices and method of fabrication
JPH05226405A (en) Semiconductor device
US4112196A (en) Beam lead arrangement for microelectronic devices
JPH07114214B2 (en) Semiconductor device
JP4095123B2 (en) Bonding pad and manufacturing method of semiconductor device
JPH09306872A (en) Semiconductor device
JPH118264A (en) Semiconductor device and manufacturing method thereof
JPH01220850A (en) Electrode structure of semiconductor device
JPH11121458A (en) Semiconductor device
JPS62112348A (en) Manufacture of semiconductor device
JP2674567B2 (en) Semiconductor device
JP2002367956A (en) Electrode pad for semiconductor device and method of manufacturing the same
JP3168400B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH053249A (en) Semiconductor device and manufacturing method thereof
JPS59205723A (en) Semiconductor device with silicon nitride film
JPH06333977A (en) Semiconductor device and manufacturing method thereof
JPH065653A (en) Semiconductor device
JP3500169B2 (en) Method for manufacturing semiconductor device
JP2760061B2 (en) Method for manufacturing semiconductor device
JP3214103B2 (en) Method for manufacturing semiconductor device
KR20010018072A (en) Method of forming a tungsten line in a semiconductor device
JPH01233739A (en) Manufacture of semiconductor device
JPH0316222A (en) Semiconductor device
JPH06283566A (en) Semiconductor device and its manufacture