JPH05225145A - Processor identifier setting system - Google Patents
Processor identifier setting systemInfo
- Publication number
- JPH05225145A JPH05225145A JP3338642A JP33864291A JPH05225145A JP H05225145 A JPH05225145 A JP H05225145A JP 3338642 A JP3338642 A JP 3338642A JP 33864291 A JP33864291 A JP 33864291A JP H05225145 A JPH05225145 A JP H05225145A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- identifier
- master
- network
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 abstract 2
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プロセッサ識別子設定
方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a processor identifier setting system.
【０００２】[0002]
【従来の技術】マルチプロセッサ装置において、プロセ
ッサ識別子はネットワークとプロセッサの接続関係を記
述し通信先の決定に用いられる。プロセッサ識別子は、
ネットワークに接続されるポートより一意に決定される
が、従来、この設定は、ディップスイッチを用いてネッ
トワークへの接続口に合わせてボード毎に人手で設定さ
れた。2. Description of the Related Art In a multiprocessor system, a processor identifier describes a connection relationship between a network and a processor and is used for determining a communication destination. The processor identifier is
It is uniquely determined by the port connected to the network, but conventionally, this setting was manually set for each board according to the connection port to the network using a DIP switch.
【０００３】[0003]
【発明が解決しようとする課題】ところが、保守のため
プロセッサ交換するたびに、ネットワークとの接続関係
を考慮して各プロセッサボードのディップスイッチを設
定するのは、手間がかかるばかりか、設定誤りはシステ
ムの誤動作につながる。However, it is troublesome to set the DIP switch of each processor board in consideration of the connection relationship with the network every time the processor is replaced for maintenance, and the setting error does not occur. It will lead to system malfunction.
【０００４】さらに、拡張性を考慮した場合、ネットワ
ークの拡張にも対応でき、かつ、立ち上げを制御するマ
スタプロセッサとネットワークの接続位置も任意に設定
できることが望ましい。Further, in consideration of expandability, it is desirable that the network can be expanded and the connection position between the master processor for controlling the start-up and the network can be arbitrarily set.
【０００５】[0005]
【課題を解決するための手段】本発明はマスタプロセッ
サ装置を構成するマスタプロセッサとスレーブプロセッ
サのプロセッサ識別子を自動設定する方式において、は
じめに前記マスタプロセッサが連続したアドレスに対し
データを送信し、前記マスタプロセッサははじめて受信
したパケットの送り先フィールドから前記マスタプロセ
ッサの前記プロセッサ識別子を判定し、次に受信したパ
ケットの送り先フィールドからネットワークの大きさを
判定し、つぎに、前記マスタプロセッサが前記マスタプ
ロセッサ以外のプロセッサに対し、各々の前記プロセッ
サ識別子および前記マスタプロセッサの前記プロセッサ
識別子を設定するためのパケットを送出し、前記ネット
ワークと前記プロセッサの接続関係を自動認識すること
を特徴とする。According to the present invention, in a method for automatically setting processor identifiers of a master processor and a slave processor that constitute a master processor device, first, the master processor transmits data to consecutive addresses, and the master The processor first determines the processor identifier of the master processor from the destination field of the received packet, then determines the size of the network from the destination field of the received packet, and then determines that the master processor is other than the master processor. A packet for setting each processor identifier and the processor identifier of the master processor is sent to the processor, and the connection relationship between the network and the processor is automatically recognized.
【０００６】[0006]
【作用】本発明では、はじめにネットワークのサイズと
マスタプロセッサのネットワークへの接続ポートを判定
し、次に、各プロセッサにマスタプロセッサの識別子と
各プロセッサの接続位置を伝える。したがって、各プロ
セッサの識別子、ネットワークのサイズ、マスタプロセ
ッサの接続ポートに関しユーザが指示を与える必要がな
く、保守が自動化される。According to the present invention, first, the size of the network and the connection port of the master processor to the network are determined, and then the identifier of the master processor and the connection position of each processor are transmitted to each processor. Therefore, maintenance is automated without the need for the user to give instructions regarding the identifier of each processor, the size of the network, and the connection port of the master processor.
【０００７】[0007]
【実施例】本発明のプロセッサ識別子設定方式につい
て、図１、図２、図３を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A processor identifier setting method of the present invention will be described with reference to FIGS.
【０００８】図１において、ネットワーク１０は複数の
ポート１３をもつ。ネットワークは所定のポートｋ宛の
メッセージＭｋをポートｋに配送する。このための設定
はネットワーク構築時に固定的に決定される。ネットワ
ークポート１３のおのおのにはマスタプロセッサ１１、
スレーブプロセッサ１２が接続される。プロセッサ識別
子としてはプロセッサが接続されたポートへの行き先ポ
ート識別子を用いる。本方式では、起動的にプロセッサ
を１つのマスタプロセッサ１１と複数のスレーブプロセ
ッサにわけ機能分割する。ただし、マスタプロセッサ１
１、スレーブプロセッサ１２の接続されるポート番号は
一切規定しない。In FIG. 1, the network 10 has a plurality of ports 13. The network delivers the message Mk addressed to a predetermined port k to the port k. The setting for this is fixedly determined when the network is constructed. Each of the network ports 13 has a master processor 11,
The slave processor 12 is connected. As the processor identifier, the destination port identifier for the port to which the processor is connected is used. In this method, the processor is activated and divided into one master processor 11 and a plurality of slave processors to divide the functions. However, master processor 1
1. The port number to which the slave processor 12 is connected is not specified at all.
【０００９】本実施例のネットワーク１０はパケット交
換網であり、図２に示すパケットを用いて通信する。ネ
ットワーク１０は、行き先ポート識別子２０のみによっ
てルーティングをする。このとき、ネットワークの全ポ
ート数がＮ、メッセージ中のポート識別子２０の値がＭ
の場合、メッセージはポート番号Ｍ ｍｏｄ Ｎ（ただ
し、ｍｏｄ剰余）へ転送される。ネットワークは送り元
ポート識別子を使用しない。The network 10 of this embodiment is a packet switching network, and communicates using the packets shown in FIG. The network 10 routes only by the destination port identifier 20. At this time, the total number of ports in the network is N, and the value of the port identifier 20 in the message is M.
, The message is forwarded to port number M mod N (where mod modulo). The network does not use the source port identifier.
【００１０】本実施例の処理について図３を参照して説
明する。マスタプロセッサ１１では２つのマスタプロセ
ス３０、３１が独立に走行し、ｎ個のスレーブプロセッ
サ１２ではおのおのスレーブプロセス３２が走行する。The processing of this embodiment will be described with reference to FIG. In the master processor 11, the two master processes 30 and 31 run independently, and in the n slave processors 12, each slave process 32 runs.
【００１１】各プロセスは以下の作業をする。Each process performs the following work.
【００１２】１．マスタプロセスａ３０はポート番号０
宛から１宛，２宛と順番にメッセージＭｉ（ただしｉは
ポート番号）を１つずつ各ポートに送りつける。マスタ
プロセス３０はネットワークの大きさを知らないため、
マスタプロセスｂ３１により３４の制御によりプロセス
が終了するまで送り先を更新しつづける。ただし、送り
もとポート識別子は設定しない。1. Master process a30 has port number 0
The message Mi (where i is a port number) is sent to each port one by one from the destination to the destination 1 and then to the destination 2. Since the master process 30 does not know the size of the network,
The master process b31 keeps updating the destination under the control of 34 until the process ends. However, the source port identifier is not set.
【００１３】２．マスタプロセスｂは、以下の処理を順
番に行なう。 ［ネットワークの識別処理］ （ａ）１個めのメッセージＭｉ１を受信する。 （ｂ）２個めのメッセージＭｉ２を受信する。以降メッ
セージＭｉは受信してもすべて捨てる。 （ｃ）マスタプロセスａ３０を終了させる。 （ｄ）Ｍｉ１中の行き先ポート識別子２０（これをｉ１
とする）をマスタプロセッサのプロセッサ識別子Ｓｅｌ
ｆとする。 （ｅ）Ｍｉ２中の行き先ポート識別子２０（これをｉ２
とする）からネットワークの全ポート数をＮ＝ｉ２−ｉ
１として計算する。 ［スレーブの起動処理］ （ｆ）自分のつながっているポートＳｅｌｆを除くネッ
トワークのすべてのポートに起動メッセージＮｉを１つ
ずつ送る。このとき、Ｎｉ中の送り元ポート識別子２１
へマスタプロセッサのプロセッサ識別子Ｓｅｌｆを入れ
る。 （ｇ）スレーブがマスタへのアクノリッジＡｉを返し終
るのに十分な時間待つ。 （ｈ）各スレーブから返ってきたアクノリッジＡｉを集
計して利用可能なプロセッサの数を決定する。2. The master process b performs the following processes in order. [Network Identification Processing] (a) Receive the first message Mi1. (B) Receive the second message Mi2. After that, even if the message Mi is received, it is discarded. (C) Terminate the master process a30. (D) Destination port identifier 20 in Mi1 (this is i1
Is the processor identifier Sel of the master processor
f. (E) Destination port identifier 20 in Mi2 (this is i2
From the total number of ports of the network to N = i2-i
Calculate as 1. [Slave Activation Processing] (f) Send activation messages Ni one by one to all ports of the network except the self-connected port Self. At this time, the source port identifier 21 in Ni
The processor identifier Self of the master processor is put in. (G) Wait for a sufficient time for the slave to finish returning an acknowledge Ai to the master. (H) Acknowledge Ai returned from each slave is totaled to determine the number of available processors.
【００１４】３．スレーブプロセス３２は、以下の処理
を順番に行う。 （ａ）メッサージＭｉは捨てる。 （ｂ）メッセージＮｉを受信し、その中の行き先ポート
識別子２０から自己のプロセッサ識別子を、送り元ポー
ト識別子２１からマスタプロセッサの識別子Ｓｅｌｆを
得る。 （ｃ）アクノリッジＡｉをマスタに返す。このとき送り
元ポート識別子２１に自己のプロセッサ識別子を設定し
ておく。3. The slave process 32 sequentially performs the following processing. (A) Discard the MESSAGE Mi. (B) The message Ni is received, and its own processor identifier is obtained from the destination port identifier 20 and the master processor identifier Self is obtained from the source port identifier 21. (C) Return acknowledge Ai to the master. At this time, its own processor identifier is set in the sender port identifier 21.
【００１５】本方式では、 １．ネットワーク識別処理２ａ〜２ｅにより、行き先ポ
ート識別子のフィールド２０が許すかぎりの大きさのネ
ットワークが自動識別可能である。マスタプロセッサは
同時に自己の識別子を獲得する。In the present system, 1. The network identification processes 2a to 2e can automatically identify a network as large as the destination port identifier field 20 allows. At the same time, the master processor acquires its own identifier.
【００１６】２．スレーブ起動処理２ｆ〜２ｈにより各
スレーブプロセッサにマスタの識別子を伝え、正常に動
作しているスレーブの数をマスタが得る。2. By the slave activation processing 2f to 2h, the master identifier is transmitted to each slave processor, and the master obtains the number of normally operating slaves.
【００１７】[0017]
【発明の効果】本発明によって、各プロセッサの識別
子、ネットワークのサイズが自動設定される。また、マ
スタプロセッサの接続されるポートも規定されない。従
って、保守性が大幅に向上する。According to the present invention, the identifier of each processor and the size of the network are automatically set. Also, the port to which the master processor is connected is not specified. Therefore, maintainability is significantly improved.
【図１】本発明の実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図２】メッセージ構成図である。FIG. 2 is a message configuration diagram.
【図３】本発明のフローチャートである。FIG. 3 is a flowchart of the present invention.
１０ ネットワーク １１ マスタプロセッサ １２ スレーブプロセッサ １３ ポート ２０ 行き先ポート識別子 ２１ 送り元ポート識別子 ２２ メッセージ長 ２３ データ本体 ３０ マスタプロセスａ ３１ マスタプロセスｂ ３２ スレーブプロセス ３３ メッセージの流れ ３４ 制御の流れ 10 Network 11 Master Processor 12 Slave Processor 13 Port 20 Destination Port Identifier 21 Source Port Identifier 22 Message Length 23 Data Body 30 Master Process a 31 Master Process b 32 Slave Process 33 Message Flow 34 Control Flow
Claims (1)
プロセッサとスレーブプロセッサのプロセッサ識別子を
自動設定する方式において、はじめに前記マスタプロセ
ッサが連続したアドレスに対しデータを送信し、前記マ
スタプロセッサははじめて受信したパケットの送り先フ
ィールドから前記マスタプロセッサの前記プロセッサ識
別子を判定し、次に受信したパケットの送り先フィール
ドからネットワークの大きさを判定し、つぎに、前記マ
スタプロセッサが前記マスタプロセッサ以外のプロセッ
サに対し、各々の前記プロセッサ識別子および前記マス
タプロセッサの前記プロセッサ識別子を設定するための
パケットを送出し、前記ネットワークと前記プロセッサ
の接続関係を自動認識することを特徴とするプロセッサ
識別子設定方式。1. In a method of automatically setting processor identifiers of a master processor and a slave processor constituting a multiprocessor device, first, the master processor transmits data to consecutive addresses, and the master processor receives the first received packet. Determining the processor identifier of the master processor from the destination field, then determining the size of the network from the destination field of the received packet, then the master processor to each processor other than the master processor, A processor identifier setting method characterized in that a packet for setting the processor identifier and the processor identifier of the master processor is transmitted, and the connection relationship between the network and the processor is automatically recognized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338642A JPH05225145A (en) | 1991-12-20 | 1991-12-20 | Processor identifier setting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338642A JPH05225145A (en) | 1991-12-20 | 1991-12-20 | Processor identifier setting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05225145A true JPH05225145A (en) | 1993-09-03 |
Family
ID=18320099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338642A Pending JPH05225145A (en) | 1991-12-20 | 1991-12-20 | Processor identifier setting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05225145A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5655149A (en) * | 1994-06-10 | 1997-08-05 | Harris Corporation | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification |
| US7043561B2 (en) | 2001-04-25 | 2006-05-09 | Nec Corporation | System and method for prioritizing requests for server services |
-
1991
- 1991-12-20 JP JP3338642A patent/JPH05225145A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5655149A (en) * | 1994-06-10 | 1997-08-05 | Harris Corporation | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification |
| US5857113A (en) * | 1994-06-10 | 1999-01-05 | Harris Corporation | Multiprocessor system assigning system function to each processor in accordance with delay function and maintaining the system function assignment after the system is rebooted |
| US7043561B2 (en) | 2001-04-25 | 2006-05-09 | Nec Corporation | System and method for prioritizing requests for server services |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542159B2 (en) | Bridge with multiprocessor structure | |
| JP3532037B2 (en) | Parallel computer | |
| CN109617820B (en) | An SDN system and routing update method | |
| JP2017506462A5 (en) | ||
| US7009974B1 (en) | Method and apparatus for updating addresses in network processing device | |
| JP2017130852A (en) | Transfer device, transfer method, and transfer system | |
| US6775709B1 (en) | Message routing coordination in communications systems | |
| JP2004147021A (en) | Route control system, route control device, and route control method | |
| TW202247638A (en) | Method and device for configuring time-sensitive networking and computer-readable storage medium | |
| CN105207971A (en) | Data transmission method and device | |
| JPH0345042A (en) | Data transmitter | |
| CN113439245B (en) | Method and coordinating device for providing a control application via a communication network for transmitting time-critical data | |
| JPH07262146A (en) | Communication control method for parallel processor system | |
| JPH05225145A (en) | Processor identifier setting system | |
| JP4309321B2 (en) | Network system operation management method and storage apparatus | |
| CN112448924A (en) | Message processing method, system and switching equipment compatible with multiple protocols | |
| CN109428815B (en) | A method and device for processing messages | |
| JP5931842B2 (en) | Switch device and switch device control method | |
| US20150350110A1 (en) | Implementing a Transition Protocol in Which a First Rule Set for Routing Packets Received by a Group of Switches During a First Time Period is Updated to a Second Rule Set | |
| JP6992655B2 (en) | Network control system and relay equipment | |
| JP3345546B2 (en) | Data delivery method and information communication device | |
| CN107104811B (en) | A kind of network function realization method and control device | |
| CN100512282C (en) | Method for treating protocol stack of route through one process | |
| JP3260696B2 (en) | Print job management method on computer network | |
| JP2014033268A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |