[go: up one dir, main page]

JPH0521234B2 - - Google Patents

Info

Publication number
JPH0521234B2
JPH0521234B2 JP59171531A JP17153184A JPH0521234B2 JP H0521234 B2 JPH0521234 B2 JP H0521234B2 JP 59171531 A JP59171531 A JP 59171531A JP 17153184 A JP17153184 A JP 17153184A JP H0521234 B2 JPH0521234 B2 JP H0521234B2
Authority
JP
Japan
Prior art keywords
circuit
data address
display device
display
address circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59171531A
Other languages
Japanese (ja)
Other versions
JPS6150183A (en
Inventor
Yasushi Ookawa
Kenichi Oki
Terunobu Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59171531A priority Critical patent/JPS6150183A/en
Publication of JPS6150183A publication Critical patent/JPS6150183A/en
Publication of JPH0521234B2 publication Critical patent/JPH0521234B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ・アドレス回路とこれに依つ
てアドレスされるアクテイブ・マトリクス部を含
んだ表示媒体とが一体化されたモジユール型と呼
ばれる表示装置の改良に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a display called a module type in which a data address circuit and a display medium including an active matrix section addressed by the data address circuit are integrated. Concerning improvements to equipment.

〔従来の技術〕[Conventional technology]

従来、液晶を用いたXYマトリクス表示装置が
広く知られている(要すれば、特開昭55−129394
号公報を参照)。
Conventionally, XY matrix display devices using liquid crystals have been widely known (in short, Japanese Patent Application Laid-Open No. 129394-1983)
(see publication).

その結晶を用いたXYマトリクス表示装置は、
第5図に見られるように、半導体薄膜に各画素ご
とに半導体スイツチ素子16を形成すると共に半
導体薄膜上に行線X及び列線Yを配線し、この半
導体薄膜上に液晶セル17を重ねて形成した構造
になつている。
The XY matrix display device using this crystal is
As shown in FIG. 5, a semiconductor switch element 16 is formed for each pixel on a semiconductor thin film, row lines X and column lines Y are wired on the semiconductor thin film, and a liquid crystal cell 17 is stacked on this semiconductor thin film. It has a formed structure.

ここで用いている半導体スイツチ素子16は、
具体的には第6図に見られるようにMOS・FET
で構成され、そのゲートを行線Xに接続し、ドレ
インを列線Yに接続し、ソースを液晶セル17の
一方の対向電極に接続する。
The semiconductor switch element 16 used here is
Specifically, as shown in Figure 6, MOS/FET
The gate is connected to the row line X, the drain is connected to the column line Y, and the source is connected to one counter electrode of the liquid crystal cell 17.

行線Xには水平同期信号に同期して順次走査パ
ルスを供給し、列線Yには各水平期間ごとに一水
平期間分の映像信号を同時に供給するもので、或
る行線Xoに走査パルスが与えられると、その行
線Xoの半導体スイツチ素子16が全てオンにな
つて、映像信号がそのドレイン・ソースを通じて
液晶セル17の対向電極間に存在する静電容量C
に充電され、その充電電圧が電界として液晶セル
17に印加されて映像信号の大きさに比例した明
るさの表示を行なう。
A scanning pulse is sequentially supplied to the row line X in synchronization with a horizontal synchronizing signal, and a video signal for one horizontal period is simultaneously supplied to the column line Y for each horizontal period. When a scanning pulse is applied, all the semiconductor switch elements 16 of the row line X o are turned on, and the video signal is passed through the drain and source to the capacitance C existing between the opposing electrodes of the liquid crystal cell 17.
The charged voltage is applied as an electric field to the liquid crystal cell 17 to display a brightness proportional to the magnitude of the video signal.

この具体的な駆動方法としては、第7図のAに
見られるように、同一の行線に1フレーム周期で
走査パルスを与えるようにし、従つて、同一の行
線のスイツチで1フレーム周期で映像信号を取り
出すようにする場合、液晶の双方向性を利用し、
同図Bに見られるように、映像信号を1フレーム
ごとに正の状態と負の状態で交互に取り出すよう
にして、その行線の同一の液晶セルに対し、同図
Cに見られるように、1フレームごとに正と負に
反転する交流の信号電圧が印加されるようにする
ものである。
As a concrete driving method, as shown in A in Fig. 7, a scanning pulse is applied to the same row line at one frame period, and therefore, the scanning pulse is applied to the same row line at one frame period. When extracting video signals, use the bidirectional nature of the liquid crystal,
As seen in Figure B, the video signal is taken out alternately in a positive state and a negative state for each frame, and for the same liquid crystal cell in that row, as seen in Figure C. , an alternating current signal voltage that is inverted between positive and negative every frame is applied.

ところで、前記したモジユール型表示装置に於
いては、その表示媒体自体が発光することに依つ
て表示を行なうものであればその発光に依り、ま
た、受光することに依つて表示を行なうものであ
れば外光に依り、前記データ・アドレス回路を構
成する半導体スイツチ素子のリーク電流が増大し
て動作不良を引き起こすので、前記データ・アド
レス回路上にシールド電極を設けている。尚、通
常、データ・アドレス回路は多段のシフト・レジ
スタからなつている。
By the way, in the above-mentioned modular display device, if the display medium itself performs display by emitting light, it can perform display by emitting light, or if it can perform display by receiving light. For example, a shield electrode is provided on the data address circuit because external light increases the leakage current of the semiconductor switch element constituting the data address circuit, causing malfunction. Note that the data address circuit usually consists of multi-stage shift registers.

第3図及び第4図はシールド電極を設けた従来
の表示装置を示すものであり(要すれば、特開昭
60−224246号公報参照)、第3図はデータ・アド
レス回路部分近傍を表す要部切断側面図であり、
また、第4図はモジユール型表示装置全体を表す
ブロツク構成図である。
Figures 3 and 4 show conventional display devices provided with shield electrodes (if necessary,
60-224246), FIG. 3 is a cutaway side view of the main part showing the vicinity of the data address circuit.
FIG. 4 is a block diagram showing the entire modular display device.

図に於いて、1はシリコン(Si)などからなる
基板、2は二酸化シリコン(SiO2)などからな
る絶縁膜、3は電源バス・ライン、4乃至6は基
板1に作りこまれた半導体素子の配線、7は接地
バス・ライン、8は二酸化シリコンなどからなる
絶縁膜、9はシールド電極、18はメモリ・セル
や表示セルを二次元に配列して構成されたアクテ
イブ・マトリクス部、19及び20は多段のシフ
ト・レジスタなどで構成されたX及びYデータ・
アドレス回路をそれぞれ示している。尚、電源バ
ス・ライン3、配線4乃至6、接地バス・ライン
7、シールド電極9は、通常、アルミニウム
(Al)で作られている。
In the figure, 1 is a substrate made of silicon (Si), etc., 2 is an insulating film made of silicon dioxide (SiO 2 ), etc., 3 is a power bus line, and 4 to 6 are semiconductor elements built into substrate 1. , 7 is a ground bus line, 8 is an insulating film made of silicon dioxide, 9 is a shield electrode, 18 is an active matrix section configured by two-dimensionally arranging memory cells and display cells, 19 and 20 is an X and Y data block composed of multi-stage shift registers, etc.
Each address circuit is shown. Note that the power bus line 3, the wirings 4 to 6, the ground bus line 7, and the shield electrode 9 are usually made of aluminum (Al).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

一般に、半導体装置に於ける絶縁膜にはピンホ
ールが形成され易く、また、段差の部分では亀裂
が入り易い。
Generally, pinholes are likely to be formed in an insulating film in a semiconductor device, and cracks are likely to occur at stepped portions.

前記従来の表示装置に於いても、第3図に於け
る絶縁膜2の段差部分、例えば破線の円で囲んだ
部分に亀裂が入つた場合、その上に形成したシー
ルド電極9が該亀裂内に侵入して他の配線などと
の間に短絡を生ずる。尚、シールド電極9をフロ
ーテイングにすることも行なわれているが、短絡
が複数箇所で発生した場合には、やはり、回路は
動作不良を起こすことになる。
Even in the conventional display device, if a crack occurs in the stepped portion of the insulating film 2 in FIG. This can cause short circuits with other wiring. Note that floating the shield electrode 9 has also been practiced, but if short circuits occur at multiple locations, the circuit will still malfunction.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の表示装置では、アクテイブ・マトリク
ス部をアドレスする為のデータ・アドレス回路が
表示部と一体化されたモジユール型表示装置に於
いて、前記データ・アドレス回路を構成する半導
体素子が作り込まれた基板上にその半導体素子部
分のみを覆い且つフローテイング状態に保たれた
島状のシールド電極が設けられた構成になつてい
る。
In the display device of the present invention, in a modular display device in which a data address circuit for addressing an active matrix portion is integrated with the display portion, a semiconductor element constituting the data address circuit is fabricated. The structure is such that an island-shaped shield electrode that covers only the semiconductor element portion and is maintained in a floating state is provided on the substrate.

〔作用〕[Effect]

前記構成に依ると、仮に、シールド電極と他の
電極などとの間に短絡を生じても、シールド電極
が短絡した配線の電位にクランプされるだけであ
り、動作不良を生ずる回路の範囲はごく限定され
たものとなるか、或いは、動作不良は全く発生し
ないかの何れかであつて、異なる電源バス・ライ
ン間や信号バス・ライン間、或いは、接地バス・
ライン間の短絡などは殆ど生じない。
According to the above configuration, even if a short circuit occurs between the shield electrode and another electrode, the shield electrode will only be clamped to the potential of the shorted wiring, and the range of the circuit that will cause malfunction will be very small. If the connection between different power bus lines, signal bus lines, or ground bus
Short circuits between lines hardly occur.

〔実施例〕〔Example〕

第1図は本発明一実施例を表す要部切断側面図
であり、第3図に関して説明した部分と同部分は
同記号で指示してある。
FIG. 1 is a cross-sectional side view of essential parts showing one embodiment of the present invention, and the same parts as those explained in connection with FIG. 3 are indicated by the same symbols.

図に於いて、10は信号バス・ライン、11乃
至13は基板1に作り込まれた半導体素子の配
線、14及び15は島状のシールド電極をそれぞ
れ示している。
In the figure, reference numeral 10 indicates a signal bus line, reference numerals 11 to 13 indicate wiring of semiconductor elements formed in the substrate 1, and reference numerals 14 and 15 indicate island-shaped shield electrodes.

図から判るように、本実施例に於けるシールド
電極14及び15は、従来のもののように回路全
面を覆うのではなく、回路の必要な部分のみ、例
えば、シールドが必要なトランジスタの部分のみ
を覆うようにしてある。
As can be seen from the figure, the shield electrodes 14 and 15 in this embodiment do not cover the entire surface of the circuit as in the conventional case, but cover only necessary parts of the circuit, for example, only the transistor parts that require shielding. It's meant to be covered.

第2図は本発明の他の実施例を表す要部平面図
であり、第1図及び第3図に関して説明した部分
と同部分は同記号で指示してある。
FIG. 2 is a plan view of essential parts showing another embodiment of the present invention, and the same parts as those described with reference to FIGS. 1 and 3 are indicated by the same symbols.

図に於いて、Q1及びQ2はトランジスタを示
している。
In the figure, Q1 and Q2 indicate transistors.

この図によれば、島状のシールド電極14及び
15の形状及び配置が更に明瞭である。
According to this figure, the shape and arrangement of the island-shaped shield electrodes 14 and 15 are clearer.

この実施例では、トランジスタQ1及びQ2の
部分のみにシールド電極14及び15が形成され
ていて、特に、シールドが不要で且つ短絡が生じ
た際には回路全体の不良を招来し易いバス・ライ
ンとは成るべく交差しないような配置になつてい
る。
In this embodiment, shield electrodes 14 and 15 are formed only at the transistors Q1 and Q2, and are particularly useful for bus lines that do not require shielding and are likely to cause failure of the entire circuit in the event of a short circuit. are arranged so that they do not intersect as much as possible.

〔発明の効果〕〔Effect of the invention〕

本発明の表示装置では、アクテイブ・マトリク
ス回路をアドレスする為のデータ・アドレス回路
と、該データ・アドレス回路を任意に分割した各
所定部分を覆い且つフローテイング状態に保たれ
た島状のシールド電極とを備えてなる構成になつ
ている。
The display device of the present invention includes a data address circuit for addressing an active matrix circuit, and island-shaped shield electrodes that cover each predetermined portion of the data address circuit that is arbitrarily divided and are maintained in a floating state. It is structured to include the following.

このような構成を採ることに依り、島状のシー
ルド電極とその下の回路との間に短絡が発生して
も、該島状のシールド電極は短絡を生じた回路の
電位にクランプされるのみであつて、他の回路と
干渉して動作不良を発生することはなく、また、
短絡が発生する確率自体が低くなる。
By adopting such a configuration, even if a short circuit occurs between the island-shaped shield electrode and the circuit below it, the island-shaped shield electrode will only be clamped to the potential of the circuit where the short circuit occurred. It does not interfere with other circuits and cause malfunction, and
The probability of a short circuit occurring itself is reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明一実施例の要部切断側面図、第
2図は他の実施例の要部平面図、第3図は従来例
の要部切断側面図、第4図はモジユール型表示装
置全体を表すブロツク構成図、第5図は一般的な
アクテイブ・マトリクス型表示装置の構成を説明
する為の要部平面図、第6図は第5図に見られる
装置の要部回路図、第7図は第5図に見られる装
置の駆動方法を説明する為の線図をそれぞれ表し
ている。 図に於いて、1はシリコンなどからなる基板、
2は二酸化シリコンなどからなる絶縁膜、3は電
源バス・ライン、4乃至6は基板1に作り込まれ
た半導体素子の配線、7は接地バス・ライン、8
は二酸化シリコンからなる絶縁膜、9はシールド
電極、10は信号バス・ライン、11乃至13は
基板1に作り込まれた半導体素子の配線、14及
び15は島状のシールド電極、16は半導体スイ
ツチ素子、17は液晶セル、18はアクテイブ・
マトリクス部、19及び20はデータ・アドレス
回路、Q1及びQ2はトランジスタをそれぞれ示
している。
Fig. 1 is a cutaway side view of the main part of one embodiment of the present invention, Fig. 2 is a plan view of the main part of another embodiment, Fig. 3 is a cutaway side view of the main part of the conventional example, and Fig. 4 is a modular display. A block configuration diagram showing the entire device, FIG. 5 is a plan view of the main parts to explain the structure of a general active matrix display device, and FIG. 6 is a circuit diagram of the main parts of the device shown in FIG. FIG. 7 shows diagrams for explaining the driving method of the device shown in FIG. 5, respectively. In the figure, 1 is a substrate made of silicon, etc.
2 is an insulating film made of silicon dioxide or the like; 3 is a power bus line; 4 to 6 are wirings for semiconductor elements built into the substrate 1; 7 is a ground bus line; 8 is a ground bus line;
1 is an insulating film made of silicon dioxide, 9 is a shield electrode, 10 is a signal bus line, 11 to 13 are semiconductor element wirings formed in the substrate 1, 14 and 15 are island-shaped shield electrodes, and 16 is a semiconductor switch. element, 17 is a liquid crystal cell, 18 is an active
In the matrix section, 19 and 20 are data address circuits, and Q1 and Q2 are transistors, respectively.

Claims (1)

【特許請求の範囲】 1 アクテイブ・マトリクス部をアドレスする為
のデータ・アドレス回路が表示部と一体化された
モジユール型表示装置に於いて、 前記データ・アドレス回路を構成する半導体素
子が作り込まれた基板上にその半導体素子部分の
みを覆い且つフローテイング状態に保たれた島状
のシールド電極が設けられてなること を特徴とする表示装置。
[Claims] 1. In a modular display device in which a data address circuit for addressing an active matrix section is integrated with a display section, a semiconductor element constituting the data address circuit is fabricated. 1. A display device comprising an island-shaped shield electrode that covers only a semiconductor element portion and is kept in a floating state on a substrate.
JP59171531A 1984-08-20 1984-08-20 Display Granted JPS6150183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171531A JPS6150183A (en) 1984-08-20 1984-08-20 Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171531A JPS6150183A (en) 1984-08-20 1984-08-20 Display

Publications (2)

Publication Number Publication Date
JPS6150183A JPS6150183A (en) 1986-03-12
JPH0521234B2 true JPH0521234B2 (en) 1993-03-23

Family

ID=15924848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171531A Granted JPS6150183A (en) 1984-08-20 1984-08-20 Display

Country Status (1)

Country Link
JP (1) JPS6150183A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170235B2 (en) * 2004-01-29 2008-10-22 シャープ株式会社 Display device
CN100451784C (en) 2004-01-29 2009-01-14 夏普株式会社 Display device
JP4668256B2 (en) * 2007-12-12 2011-04-13 シャープ株式会社 Display device
WO2011021339A1 (en) * 2009-08-19 2011-02-24 日本電気株式会社 Feed line structure, circuit board using same, and emi noise reduction method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961765U (en) * 1982-10-19 1984-04-23 株式会社中西製作所 Dipping device for tableware

Also Published As

Publication number Publication date
JPS6150183A (en) 1986-03-12

Similar Documents

Publication Publication Date Title
EP0444621B1 (en) Liquid crystal display device having a driving circuit
US7129999B2 (en) Liquid crystal display device
US7061554B2 (en) Liquid crystal display
KR960024591A (en) LCD Display
KR980004297A (en) Active Matrix Liquid Crystal Display Panel and Wiring Design Method Therefor
KR910020633A (en) High performance active matrix display
KR950027474A (en) LCD Display
KR960011523A (en) Image display device
KR20150047966A (en) Display device including electrostatic discharge circuit
JPH07311392A (en) Liquid crystal display
KR940015635A (en) Active liquid crystal display device
JPH06281959A (en) Active matrix liquid crystal display
KR920005804B1 (en) Thin film transistor array
KR940005986A (en) LCD Display and Manufacturing Method Thereof
JPH0521234B2 (en)
JP2001021918A (en) Liquid crystal display
US6603455B1 (en) Display panel drive circuit and display panel
KR20000071809A (en) Thin film transistor array for liquid crystal display apparatus
US6670936B1 (en) Liquid crystal display
KR960011492A (en) Active Matrix Liquid Crystal Display
US7446759B2 (en) Array substrate for flat display device
JP3300023B2 (en) Signal input circuit and active matrix panel
JPH08328042A (en) Liquid crystal display
JPH11101985A (en) Liquid crystal display
JPS63180935A (en) Thin film transistor liquid crystal display device