JPH05166964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05166964A JPH05166964A JP3331688A JP33168891A JPH05166964A JP H05166964 A JPH05166964 A JP H05166964A JP 3331688 A JP3331688 A JP 3331688A JP 33168891 A JP33168891 A JP 33168891A JP H05166964 A JPH05166964 A JP H05166964A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- lead
- leads
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/5522—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 小型面付タイプ樹脂封止型半導体装置におい
て、パッケージ部材からのアウターリードの突出部分を
なくし、実装面積を小さくするとともに配線基板との接
続の位置決め不安定や接続不良をなくしたパッケージ構
造をうる。 【構造】 半導体チップと接続用リードとを樹脂成形体
により封止した半導体装置であって、リードの外端部は
樹脂成形体の側面より突出することなく、リードの下面
の一部を樹脂成形体下面の凹部に露出させることにより
実装面積が縮小させる。
て、パッケージ部材からのアウターリードの突出部分を
なくし、実装面積を小さくするとともに配線基板との接
続の位置決め不安定や接続不良をなくしたパッケージ構
造をうる。 【構造】 半導体チップと接続用リードとを樹脂成形体
により封止した半導体装置であって、リードの外端部は
樹脂成形体の側面より突出することなく、リードの下面
の一部を樹脂成形体下面の凹部に露出させることにより
実装面積が縮小させる。
Description
【０００１】
【産業上の利用分野】本発明は小型面付タイプ樹脂封止
半導体装置の高密度実装に対応できるパッケージ構造に
関する。
半導体装置の高密度実装に対応できるパッケージ構造に
関する。
【０００２】
【従来の技術】従来の面付タイプ半導体装置では、半導
体チップとチップの電極に接続した複数のリードをパッ
ケージング部材である樹脂モールド体により、その外部
端子（アウターリード）が露出する形で封止し、この外
部端子をガルウイング（鳥の翼）状に左右を開いた形に
成形加工し、端子先端をプリント配線に平行な状態で接
触させてハンダ等の導電性接着剤により接着固定するこ
とのできるパッケージング構造が、たとえば日立面実装
形パッケージ実装マニュアル（１９８９年７月発行）に
より知られている。
体チップとチップの電極に接続した複数のリードをパッ
ケージング部材である樹脂モールド体により、その外部
端子（アウターリード）が露出する形で封止し、この外
部端子をガルウイング（鳥の翼）状に左右を開いた形に
成形加工し、端子先端をプリント配線に平行な状態で接
触させてハンダ等の導電性接着剤により接着固定するこ
とのできるパッケージング構造が、たとえば日立面実装
形パッケージ実装マニュアル（１９８９年７月発行）に
より知られている。
【０００３】面付タイプ半導体装置のパッケージング構
造では、リード形状が上記のガルウイング状以外は、ア
ウターリードが垂直に延びてその下端でプリント配線に
接続するバット・リード形式や、アウターリードを内側
に曲げるＪベンド・リード形式が知られている。
造では、リード形状が上記のガルウイング状以外は、ア
ウターリードが垂直に延びてその下端でプリント配線に
接続するバット・リード形式や、アウターリードを内側
に曲げるＪベンド・リード形式が知られている。
【０００４】
【発明が解決しようとする課題】面実装形パッケージを
高密度実装する上で、パッケージの小型化による実装面
積縮小が望まれている。従来のガルウイング・リードを
用いるパッケージでは、配線基板に実装する際にアウタ
ーリードかパッケージ側面より外側方向にはみ出した状
態になり、実装面積縮小が期待できない。また、アウタ
ーリードの配線への位置決めにも問題がある。
高密度実装する上で、パッケージの小型化による実装面
積縮小が望まれている。従来のガルウイング・リードを
用いるパッケージでは、配線基板に実装する際にアウタ
ーリードかパッケージ側面より外側方向にはみ出した状
態になり、実装面積縮小が期待できない。また、アウタ
ーリードの配線への位置決めにも問題がある。
【０００５】バット・リードを用いるパッケージでは、
配線基板との接触が点になり接続不良を生じる不安があ
る。また、Ｊベンド・リードを用いるパッケージでは、
リードの位置決めが難しく、配線上でリードの曲面での
接触であり、接続不良の不安がある。
配線基板との接触が点になり接続不良を生じる不安があ
る。また、Ｊベンド・リードを用いるパッケージでは、
リードの位置決めが難しく、配線上でリードの曲面での
接触であり、接続不良の不安がある。
【０００６】解決しようとする問題点は、従来、半導体
装置において、外部接続用端子リードのパッケージ部材
からの突出部分をなくして実装面積を小さくし、リード
と配線基板との接続の際において、位置決めの不安や接
続不良をなくしたパッケージ構造を提供することであ
る。
装置において、外部接続用端子リードのパッケージ部材
からの突出部分をなくして実装面積を小さくし、リード
と配線基板との接続の際において、位置決めの不安や接
続不良をなくしたパッケージ構造を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明は、半導体チップ
とチップに接続された接続用端子（リード）がパッケー
ジ部材（樹脂成形体）により包囲され封止された半導体
装置であって、リードの外端部はパッケージ部材の側面
よりも突出していることを特徴とするものである。この
ようなパッケージ構造とすることにより、リードがパッ
ケージ外郭内に限られ、実装面積を縮小し、配線基板へ
の実装時の位置決めの不安定や接続不良が解消できる。
また、外部に突出するリード部分が存在しないから、リ
ードの変形等のトラブルをなくすことができる。
とチップに接続された接続用端子（リード）がパッケー
ジ部材（樹脂成形体）により包囲され封止された半導体
装置であって、リードの外端部はパッケージ部材の側面
よりも突出していることを特徴とするものである。この
ようなパッケージ構造とすることにより、リードがパッ
ケージ外郭内に限られ、実装面積を縮小し、配線基板へ
の実装時の位置決めの不安定や接続不良が解消できる。
また、外部に突出するリード部分が存在しないから、リ
ードの変形等のトラブルをなくすことができる。
【０００８】本発明は、上記したパッケージ構造におい
て、パッケージのリード露出部を形成する凹部を１つの
リードごとに、または複数のリードを共有して設けるも
のである。これにより配線基板への実装時の位置決めの
不安や接続不良を解消できる。
て、パッケージのリード露出部を形成する凹部を１つの
リードごとに、または複数のリードを共有して設けるも
のである。これにより配線基板への実装時の位置決めの
不安や接続不良を解消できる。
【０００９】本発明は、上記したパッケージ構造の半導
体装置の実装にあたり、パッケージ凹部に露出するリー
ドの下面部分にハンダ等の導電性の接着剤を付着し、加
熱することにより、表面張力で球状化した状態の導電性
接着剤を介してパッケージと配線基板との接続を行なう
ものであり、これにより接続作業を容易にし、自動化を
可能ならしめる。
体装置の実装にあたり、パッケージ凹部に露出するリー
ドの下面部分にハンダ等の導電性の接着剤を付着し、加
熱することにより、表面張力で球状化した状態の導電性
接着剤を介してパッケージと配線基板との接続を行なう
ものであり、これにより接続作業を容易にし、自動化を
可能ならしめる。
【００１０】
【実施例】図１は、本発明の一実施例である半導体装置
ＦＰＰＩＣ（ＦＬＡＴーＰＬＡＳＴＩＣーＰＡＣＫＡＧ
ＥーＩＣ）の原理的構造を示す縦断面図である。１は金
属板よりなるタブ（またはダイ）で、周辺を取り囲む複
数のリード３とともにリードフレームを構成する。２は
半導体チップ（ＩＣ本体）で、タブ上に接続される。チ
ップの各電極は金線（ワイヤ）５を介して複数のリード
３に電気的に接続される。６は樹脂成形体でチップやリ
ードを包囲し封止してパッケージ構造をつくる。４は凹
部でパッケージ下面にリードの一部を露出するように設
けられる。上記リード（リードフレーム）の外端部（ア
ウターリード）はパッケージの側面より突出することが
なく、その下面のみが凹部４によって露出する。
ＦＰＰＩＣ（ＦＬＡＴーＰＬＡＳＴＩＣーＰＡＣＫＡＧ
ＥーＩＣ）の原理的構造を示す縦断面図である。１は金
属板よりなるタブ（またはダイ）で、周辺を取り囲む複
数のリード３とともにリードフレームを構成する。２は
半導体チップ（ＩＣ本体）で、タブ上に接続される。チ
ップの各電極は金線（ワイヤ）５を介して複数のリード
３に電気的に接続される。６は樹脂成形体でチップやリ
ードを包囲し封止してパッケージ構造をつくる。４は凹
部でパッケージ下面にリードの一部を露出するように設
けられる。上記リード（リードフレーム）の外端部（ア
ウターリード）はパッケージの側面より突出することが
なく、その下面のみが凹部４によって露出する。
【００１１】図２は図１の半導体装置の底面を上にした
斜視図を示すものである。樹脂からなるパッケージの底
面に複数の凹部４がリードに対応して設けられ、リード
３の底面がそれぞれに露出する。このような半導体装置
をプリント配線基板に実装する場合、パッケージ側の接
続用端子（リード）面が凹部により互いに離隔されてい
るから配線との接続部分で充分の量のハンダ（導電性接
着剤）を使用することができ、接続不良となることはな
い。
斜視図を示すものである。樹脂からなるパッケージの底
面に複数の凹部４がリードに対応して設けられ、リード
３の底面がそれぞれに露出する。このような半導体装置
をプリント配線基板に実装する場合、パッケージ側の接
続用端子（リード）面が凹部により互いに離隔されてい
るから配線との接続部分で充分の量のハンダ（導電性接
着剤）を使用することができ、接続不良となることはな
い。
【００１２】図３は本発明の他の実施例の半導体装置の
底面を上にした斜視図を示すものである。この実施例で
は複数のリード３に対して一つの連続する凹部４を対応
させたものである。この場合、凹部が連続しているか
ら、横方向からリードの位置を確認でき、実装作業が容
易となる。
底面を上にした斜視図を示すものである。この実施例で
は複数のリード３に対して一つの連続する凹部４を対応
させたものである。この場合、凹部が連続しているか
ら、横方向からリードの位置を確認でき、実装作業が容
易となる。
【００１３】図４は本発明の半導体装置をプリント配線
基板１０上に実装する形態を示す正面断面図である。パ
ッケージ下面の凹部により露出するリード３の下面にハ
ンダ等の導電性接着剤８を付着させておき、ハンダの融
点以上に加熱することによりハンダが表面張力で球状と
なり、パッケージ下面と配線基板表面とが同一面となっ
てリード３と配線９とが、ハンダ８を介して良好な接続
を得る。
基板１０上に実装する形態を示す正面断面図である。パ
ッケージ下面の凹部により露出するリード３の下面にハ
ンダ等の導電性接着剤８を付着させておき、ハンダの融
点以上に加熱することによりハンダが表面張力で球状と
なり、パッケージ下面と配線基板表面とが同一面となっ
てリード３と配線９とが、ハンダ８を介して良好な接続
を得る。
【００１４】図５は本発明を４方向にリードを有する正
方形パッケージに適用した場合の一実施例を斜視図で示
すものである。この例では複数のリード３に対して各辺
ごとに共通の連続した凹部４が設けられている。
方形パッケージに適用した場合の一実施例を斜視図で示
すものである。この例では複数のリード３に対して各辺
ごとに共通の連続した凹部４が設けられている。
【００１５】図６は本発明を４方向にリードを有する正
方形パッケージに適用した場合の一実施例を斜視図で示
すものである。この例では複数のリード３の１個１個に
対応して凹部４が設けられている。
方形パッケージに適用した場合の一実施例を斜視図で示
すものである。この例では複数のリード３の１個１個に
対応して凹部４が設けられている。
【００１６】図７は本発明の半導体装置をパッケージン
グする以前の形態を示す正面図である。すなわち、リー
ドフレームの形態でタブ１を取り囲む複数のリード３の
インナーリード側をプレスにより屈曲させておき（チッ
プの高さまで）、半導体チップ２をタブ上に接続（チッ
プボンディング）し、次いでチップの電極とリードとの
間をワイヤ５により接続（ワイヤボンディング）する。
グする以前の形態を示す正面図である。すなわち、リー
ドフレームの形態でタブ１を取り囲む複数のリード３の
インナーリード側をプレスにより屈曲させておき（チッ
プの高さまで）、半導体チップ２をタブ上に接続（チッ
プボンディング）し、次いでチップの電極とリードとの
間をワイヤ５により接続（ワイヤボンディング）する。
【００１７】図８は本発明の半導体装置を樹脂成形装置
によりパッケージングする時の正面断面図である。すな
わち、図７で示すリードフレーム構成品を樹脂成形用金
型１１、１２内に挿入した状態を示す。この金型のラン
ナー１３を通じて、チップとリードフレームの隙間に樹
脂１４を注入し、パッケージ成形体（図１の６）をつく
る。この成形金型において、アウターリードの下面に金
型（下型）１２の一部が接触することにより、この部分
でパッケージの凹部４が形成されることになる。樹脂成
形後に離型し、凹部で露出するリード下面にハンダ等の
導電性接着剤８をデイピング等により付着させ、さいご
にＩＣパッケージ個々にリードフレームの不要部分を切
断除去することにより半導体装置の完成品を得る。
によりパッケージングする時の正面断面図である。すな
わち、図７で示すリードフレーム構成品を樹脂成形用金
型１１、１２内に挿入した状態を示す。この金型のラン
ナー１３を通じて、チップとリードフレームの隙間に樹
脂１４を注入し、パッケージ成形体（図１の６）をつく
る。この成形金型において、アウターリードの下面に金
型（下型）１２の一部が接触することにより、この部分
でパッケージの凹部４が形成されることになる。樹脂成
形後に離型し、凹部で露出するリード下面にハンダ等の
導電性接着剤８をデイピング等により付着させ、さいご
にＩＣパッケージ個々にリードフレームの不要部分を切
断除去することにより半導体装置の完成品を得る。
【００１８】
【発明の効果】以上説明した本発明によれば、小型面付
タイプ樹脂封止半導体パッケージとして次の効果が得ら
れる。（１）アウターリードの外端部をパッケージの側
面より突出させることなく、リードの下面をパッケージ
下面の凹部に露出することにより、パッケージの実装面
積を小さくすることができ、複数個の電子装置を近接さ
せ高密度実装ができる。（２）実装時のリード位置決め
が容易となる。（３）外部ストレスによるリード変形等
の不良ポテンシャルがなくなり品質向上ができる。
（４）リードに導電性接着剤を付着させ、これを表面張
力による球状化することで配線基板との良好な接続が得
られ、実装の自動化も実現できる。
タイプ樹脂封止半導体パッケージとして次の効果が得ら
れる。（１）アウターリードの外端部をパッケージの側
面より突出させることなく、リードの下面をパッケージ
下面の凹部に露出することにより、パッケージの実装面
積を小さくすることができ、複数個の電子装置を近接さ
せ高密度実装ができる。（２）実装時のリード位置決め
が容易となる。（３）外部ストレスによるリード変形等
の不良ポテンシャルがなくなり品質向上ができる。
（４）リードに導電性接着剤を付着させ、これを表面張
力による球状化することで配線基板との良好な接続が得
られ、実装の自動化も実現できる。
【図１】本発明の一実施例を示す半導体装置（パッケー
ジ）の断面図である。
ジ）の断面図である。
【図２】図１の半導体装置の底面斜視図である。
【図３】本発明の他の一実施例を示す半導体装置の底面
斜視図である。
斜視図である。
【図４】本発明の半導体装置を配線基板実装時の形態を
示す断面図である。
示す断面図である。
【図５】本発明の他の一実施例の半導体装置の底面斜視
図である。
図である。
【図６】本発明のさらに他の一実施例の半導体装置の底
面斜視図である。
面斜視図である。
【図７】本発明の半導体装置のパッケージング前のリー
ドフレーム構成品の形態を示す正面図である。
ドフレーム構成品の形態を示す正面図である。
【図８】本発明の半導体装置のパッケージングのための
成形装置を示す縦断面図である。
成形装置を示す縦断面図である。
１ タブ（リードフレーム） ２ 半導体チップ（ＩＣ） ３ リード（リードフレーム、アウターリード） ４ パッケージの凹部 ５ ワイヤ ６ 樹脂成形体（パッケージ部材） ８ ハンダ（球状化した状態） ９ プリント配線電極 １０ 基板 １１ 成形金型装置（上型） １２ 成形金型装置（下型） １３ ランナー １４ 注入された樹脂
Claims (4)
- 【請求項１】 半導体チップと、チップの電極に接続さ
れた複数の接続用端子とが、パッケージング部材により
包囲され封止されている半導体装置であって、接続用端
子の外端部はパッケージ部材の側面よりも突出すること
なく、端子の下面の一部がパッケージ下面の凹部に露出
していることを特徴とする半導体装置。 - 【請求項２】 請求項１の半導体装置において、上記パ
ッケージの接続用端子露出部を形成する凹部は１つの端
子ごとに設けられる - 【請求項３】 請求項の半導体装置において、上記パッ
ケージの接続用端子露出部を形成する凹部は複数の端子
を共有して設けられる。 - 【請求項４】 請求項１の半導体装置を配線基板上に実
装するにあたって、上記パッケージ下面凹部に露出する
接続用端子の下面にハンダ等の導電性接着剤を付着さ
せ、加熱することにより、表面張力で球形化した状態の
導電性接着剤を介して、パッケージ下面の接続用端子と
配線基板との接続を行なう。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331688A JPH05166964A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331688A JPH05166964A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166964A true JPH05166964A (ja) | 1993-07-02 |
Family
ID=18246472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331688A Withdrawn JPH05166964A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166964A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| US5963433A (en) * | 1996-12-28 | 1999-10-05 | Lg Semicon Co., Ltd. | Bottom lead semiconductor package with recessed leads and fabrication method thereof |
| JP2006147972A (ja) * | 2004-11-24 | 2006-06-08 | Kyocera Corp | 電子部品素子収納用パッケージ、電子装置および電子装置の実装構造 |
| JP2017038051A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
-
1991
- 1991-12-16 JP JP3331688A patent/JPH05166964A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| US5963433A (en) * | 1996-12-28 | 1999-10-05 | Lg Semicon Co., Ltd. | Bottom lead semiconductor package with recessed leads and fabrication method thereof |
| JP2006147972A (ja) * | 2004-11-24 | 2006-06-08 | Kyocera Corp | 電子部品素子収納用パッケージ、電子装置および電子装置の実装構造 |
| JP2017038051A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388586B2 (ja) | 半導体装置 | |
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH05144992A (ja) | 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法 | |
| JPH0455341B2 (ja) | ||
| JPH05166964A (ja) | 半導体装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JPH09129796A (ja) | 半導体装置 | |
| JP4764608B2 (ja) | 半導体装置 | |
| JPH01102947A (ja) | 樹脂封止型半導体デバイスおよびリードフレーム | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP3434633B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0521649A (ja) | 半導体装置 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JPS61152031A (ja) | 半導体装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JP2001094027A (ja) | 半導体装置及びその製造方法 | |
| JP2001168260A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |