JPH05166957A - 高周波素子用パッケージ - Google Patents
高周波素子用パッケージInfo
- Publication number
- JPH05166957A JPH05166957A JP35228791A JP35228791A JPH05166957A JP H05166957 A JPH05166957 A JP H05166957A JP 35228791 A JP35228791 A JP 35228791A JP 35228791 A JP35228791 A JP 35228791A JP H05166957 A JPH05166957 A JP H05166957A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic layer
- ceramic
- metallized
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 信号線路上方又はその下方のパッケージの周
壁を構成するセラミック層間に、グランドプレーン効果
の充分得られる厚くて導体抵抗値の低いグランド層を備
えた高周波素子用パッケージを得る。 【構成】 信号線路40下方のパッケージの周壁を構成
するセラミック層10,20を上下に分離する。上下に
分離したセラミック層10上面とセラミック層20下面
には、めっきを施したメタライズ層12,22をそれぞ
れ備える。メタライズ層12,22間は、導体抵抗率の
低い金属を多量に含むろう材70を用いて気密にろう付
け接合する。そして、それらの上下2層のメタライズ層
12,22とそれらの間を接合したろう材70とからな
るグランド層80を、セラミック層10,20間に備え
る。
壁を構成するセラミック層間に、グランドプレーン効果
の充分得られる厚くて導体抵抗値の低いグランド層を備
えた高周波素子用パッケージを得る。 【構成】 信号線路40下方のパッケージの周壁を構成
するセラミック層10,20を上下に分離する。上下に
分離したセラミック層10上面とセラミック層20下面
には、めっきを施したメタライズ層12,22をそれぞ
れ備える。メタライズ層12,22間は、導体抵抗率の
低い金属を多量に含むろう材70を用いて気密にろう付
け接合する。そして、それらの上下2層のメタライズ層
12,22とそれらの間を接合したろう材70とからな
るグランド層80を、セラミック層10,20間に備え
る。
Description
【0001】
【産業上の利用分野】本発明は、高速信号で動作させる
半導体チップ等の高周波素子を収容する、高周波素子用
パッケージに関する。
半導体チップ等の高周波素子を収容する、高周波素子用
パッケージに関する。
【0002】
【従来の技術】上記パッケージとして、従来より、その
周壁をセラミック層を3層以上積層して形成すると共
に、その周壁中途部のセラミック層上面に、周壁を貫通
して周壁内外に連なるメタライズからなる信号線路を備
えたパッケージがある。
周壁をセラミック層を3層以上積層して形成すると共
に、その周壁中途部のセラミック層上面に、周壁を貫通
して周壁内外に連なるメタライズからなる信号線路を備
えたパッケージがある。
【0003】このパッケージでは、その信号線路下方又
はその上方の周壁中途部のセラミック層間にメタライズ
層を備えて、そのメタライズ層で、信号線路をストリッ
プ線路又はマイクロストリップ線路に形成し、その信号
線路の特性インピーダンスを一定値の50Ω等にマッチ
ングさせている。そして、その信号線路を高周波信号を
伝送損失少なく伝えることができるようにしている。
はその上方の周壁中途部のセラミック層間にメタライズ
層を備えて、そのメタライズ層で、信号線路をストリッ
プ線路又はマイクロストリップ線路に形成し、その信号
線路の特性インピーダンスを一定値の50Ω等にマッチ
ングさせている。そして、その信号線路を高周波信号を
伝送損失少なく伝えることができるようにしている。
【0004】具体的には、図11に示したパッケージに
あっては、その周壁を、高周波素子搭載用の板状をした
Al2 O3 等からなるセラミック層10上面周囲に、該
層上面に備えたメタライズ層12を介して、方形枠体状
をした下段セラミック層20と上段セラミック層30と
を順次2層積層して形成している。そして、下段及び上
段セラミック層20,30内側に、高周波素子収容用の
キャビティ18を形成している。下段セラミック層20
上面には、メタライズからなる信号線路40を細幅の上
段セラミック層30下面をくぐり抜けて備えている。信
号線路40は、その下方の板状をしたセラミック層10
と下段セラミック層20との間に備えたメタライズ層1
2で、ストリップ線路又はマイクロストリップ線路に形
成し、その特性インピーダンスを一定値の50Ω等にマ
ッチングさせている。
あっては、その周壁を、高周波素子搭載用の板状をした
Al2 O3 等からなるセラミック層10上面周囲に、該
層上面に備えたメタライズ層12を介して、方形枠体状
をした下段セラミック層20と上段セラミック層30と
を順次2層積層して形成している。そして、下段及び上
段セラミック層20,30内側に、高周波素子収容用の
キャビティ18を形成している。下段セラミック層20
上面には、メタライズからなる信号線路40を細幅の上
段セラミック層30下面をくぐり抜けて備えている。信
号線路40は、その下方の板状をしたセラミック層10
と下段セラミック層20との間に備えたメタライズ層1
2で、ストリップ線路又はマイクロストリップ線路に形
成し、その特性インピーダンスを一定値の50Ω等にマ
ッチングさせている。
【0005】また、図12に示したパッケージにあって
は、その周壁を、高熱伝導率のCu−W合金等からなる
高周波素子搭載用の板状をしたメタルベース100上面
周囲に、方形枠体状をした下段セラミック層20と中段
セラミック層50と上段セラミック層30とを順次3層
積層して形成している。そして、下段、中段及び上段セ
ラミック層20,50,30内側に、底深いキャビティ
18を形成して、そのキャビティ18に丈高の高周波素
子を収容できるようにしている。中段セラミック層50
上面には、メタライズからなる信号線路40を細幅の上
段セラミック層30下面をくぐり抜けて備えている。中
段セラミック層50と下段セラミック層20との間に
は、メタライズ層24を備えて、そのメタライズ層24
で、その上方の信号線路40をストリップ線路又はマイ
クロストリップ線路に形成して、その信号線路40の特
性インピーダンスを一定値の50Ω等にマッチングさせ
ている。
は、その周壁を、高熱伝導率のCu−W合金等からなる
高周波素子搭載用の板状をしたメタルベース100上面
周囲に、方形枠体状をした下段セラミック層20と中段
セラミック層50と上段セラミック層30とを順次3層
積層して形成している。そして、下段、中段及び上段セ
ラミック層20,50,30内側に、底深いキャビティ
18を形成して、そのキャビティ18に丈高の高周波素
子を収容できるようにしている。中段セラミック層50
上面には、メタライズからなる信号線路40を細幅の上
段セラミック層30下面をくぐり抜けて備えている。中
段セラミック層50と下段セラミック層20との間に
は、メタライズ層24を備えて、そのメタライズ層24
で、その上方の信号線路40をストリップ線路又はマイ
クロストリップ線路に形成して、その信号線路40の特
性インピーダンスを一定値の50Ω等にマッチングさせ
ている。
【0006】
【発明が解決しようとする課題】しかしながら、上記パ
ッケージにおいては、信号線路下方又はその上方のセラ
ミック層間に備えた高抵抗率のタングステン、モリブデ
ン等からなるメタライズ層が薄くてその導体抵抗値が高
く、そのメタライズ層をグランドプレーン効果が充分に
得られる電位差のほとんどないグランド層に形成できな
かった。
ッケージにおいては、信号線路下方又はその上方のセラ
ミック層間に備えた高抵抗率のタングステン、モリブデ
ン等からなるメタライズ層が薄くてその導体抵抗値が高
く、そのメタライズ層をグランドプレーン効果が充分に
得られる電位差のほとんどないグランド層に形成できな
かった。
【0007】具体的には、上記パッケージは、そのセラ
ミック層10,20,30又は20,50,30を3層
積層してなるパッケージの周壁と、その周壁中途部のセ
ラミック層20又は50上面に備えるメタライズからな
る信号線路40とセラミック層10,20又は20,5
0間に備えるメタライズ層12又は24とを、それらの
形成部材を共に高温炉内に入れて、同時に一体焼成して
形成していた。
ミック層10,20,30又は20,50,30を3層
積層してなるパッケージの周壁と、その周壁中途部のセ
ラミック層20又は50上面に備えるメタライズからな
る信号線路40とセラミック層10,20又は20,5
0間に備えるメタライズ層12又は24とを、それらの
形成部材を共に高温炉内に入れて、同時に一体焼成して
形成していた。
【0008】そのため、その一体焼成により形成したセ
ラミック層10,20又は20,50間のメタライズ層
12又は24が、導体抵抗率の高いタングステン、モリ
ブデン等からなる1層の薄くて導体抵抗値の高いグラン
ド層に形成されてしまった。そして、そのメタライズ層
12又は24で、その上方の信号線路40の特性インピ
ーダンスを一定値の50Ω等に正確にマッチングさせる
ことができなかった。
ラミック層10,20又は20,50間のメタライズ層
12又は24が、導体抵抗率の高いタングステン、モリ
ブデン等からなる1層の薄くて導体抵抗値の高いグラン
ド層に形成されてしまった。そして、そのメタライズ層
12又は24で、その上方の信号線路40の特性インピ
ーダンスを一定値の50Ω等に正確にマッチングさせる
ことができなかった。
【0009】このように、信号線路下方又はその上方の
セラミック層間に備えたグランド層が1層の薄くて導体
抵抗値の高いメタライズ層で形成されていると、信号線
路に10GHz以上の超高周波信号を伝えた場合に、特
に、その信号線路を伝わる超高周波信号の伝送損失が大
きくなってしまった。
セラミック層間に備えたグランド層が1層の薄くて導体
抵抗値の高いメタライズ層で形成されていると、信号線
路に10GHz以上の超高周波信号を伝えた場合に、特
に、その信号線路を伝わる超高周波信号の伝送損失が大
きくなってしまった。
【0010】なお、このような難点を解消するために、
セラミック層間に備えるメタライズ層を厚く形成して、
そのメタライズ層の導体抵抗値を低く抑えるようにする
ことが考えられる。
セラミック層間に備えるメタライズ層を厚く形成して、
そのメタライズ層の導体抵抗値を低く抑えるようにする
ことが考えられる。
【0011】しかしながら、セラミック層間に備えるメ
タライズ層は、せいぜい10〜25μmまでしか厚く形
成できず、それ以上厚く形成した場合には、メタライズ
層の上部層部分を構成しているタングステン、モリブデ
ン等の粒子間に、それらの粒子間の隙間を埋めるガラス
質が這い上がれずに、メタライズ層表面が多孔質の巣状
面となってしまう。そして、そのメタライズ層を介して
接合するセラミック層間の気密性、即ちパッケージの周
壁の気密性が損なわれてしまう。
タライズ層は、せいぜい10〜25μmまでしか厚く形
成できず、それ以上厚く形成した場合には、メタライズ
層の上部層部分を構成しているタングステン、モリブデ
ン等の粒子間に、それらの粒子間の隙間を埋めるガラス
質が這い上がれずに、メタライズ層表面が多孔質の巣状
面となってしまう。そして、そのメタライズ層を介して
接合するセラミック層間の気密性、即ちパッケージの周
壁の気密性が損なわれてしまう。
【0012】本発明は、このような課題に鑑みてなされ
たもので、信号線路上方又はその下方のセラミック層間
に厚くて導体抵抗値の低いグランド層を備えて、信号線
路の特性インピーダンスを一定値の50Ω等に正確にマ
ッチングさせることの可能な高周波素子用パッケージ
(以下、パッケージという)を提供することを目的とし
ている。
たもので、信号線路上方又はその下方のセラミック層間
に厚くて導体抵抗値の低いグランド層を備えて、信号線
路の特性インピーダンスを一定値の50Ω等に正確にマ
ッチングさせることの可能な高周波素子用パッケージ
(以下、パッケージという)を提供することを目的とし
ている。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージは、セラミック層を複数層積層
して形成してなるパッケージの周壁中途部のセラミック
層上面に、前記周壁を貫通して周壁内外に連なる信号線
路を備えた高周波素子用パッケージにおいて、前記信号
線路下方又はその上方の周壁中途部のセラミック層を上
下に分離して、その上下に分離した上部セラミック層下
面と下部セラミック層上面とにろう材に濡れやすいめっ
きを施したメタライズ層をそれぞれ備えると共に、それ
らのメタライズ層間をろう材を用いて気密にろう付け接
合し、それらのめっきを施したメタライズ層とろう材と
を用いて、前記周壁中途部のセラミック層間に前記信号
線路をストリップ線路又はマイクロストリップ線路に形
成するためのグランド層を設けたことを特徴としてい
る。
に、本発明のパッケージは、セラミック層を複数層積層
して形成してなるパッケージの周壁中途部のセラミック
層上面に、前記周壁を貫通して周壁内外に連なる信号線
路を備えた高周波素子用パッケージにおいて、前記信号
線路下方又はその上方の周壁中途部のセラミック層を上
下に分離して、その上下に分離した上部セラミック層下
面と下部セラミック層上面とにろう材に濡れやすいめっ
きを施したメタライズ層をそれぞれ備えると共に、それ
らのメタライズ層間をろう材を用いて気密にろう付け接
合し、それらのめっきを施したメタライズ層とろう材と
を用いて、前記周壁中途部のセラミック層間に前記信号
線路をストリップ線路又はマイクロストリップ線路に形
成するためのグランド層を設けたことを特徴としてい
る。
【0014】本発明のパッケージにおいては、グランド
層を、セラミック層を貫通して設けた導体を充填したヴ
ィアフィルを介して、周壁上方又はその下方のグランド
導体に接続することを好適としている。
層を、セラミック層を貫通して設けた導体を充填したヴ
ィアフィルを介して、周壁上方又はその下方のグランド
導体に接続することを好適としている。
【0015】
【作用】上記構成のパッケージにおいては、信号線路下
方又はその上方の周壁中途部の上下に分離した上部セラ
ミック層下面と下部セラミック層上面とに備えたメタラ
イズ層表面を、導体抵抗率の低いろう材に濡れやすいめ
っきで覆っている。そして、それらの導体抵抗率の高い
タングステン、モリブデン等からなるメタライズ層の導
体抵抗値を、それらの表面に施した上記めっきにより低
下させている。
方又はその上方の周壁中途部の上下に分離した上部セラ
ミック層下面と下部セラミック層上面とに備えたメタラ
イズ層表面を、導体抵抗率の低いろう材に濡れやすいめ
っきで覆っている。そして、それらの導体抵抗率の高い
タングステン、モリブデン等からなるメタライズ層の導
体抵抗値を、それらの表面に施した上記めっきにより低
下させている。
【0016】それと共に、それらのめっきを施したセラ
ミック層間を、導体抵抗率の低い銀、銅等の金属を多量
に含むろう材を用いて接合している。そして、上部セラ
ミック層下面と下部セラミック層上面とに備えたメタラ
イズ層間に、導体抵抗値の低い金属を含むろう材層を備
えている。
ミック層間を、導体抵抗率の低い銀、銅等の金属を多量
に含むろう材を用いて接合している。そして、上部セラ
ミック層下面と下部セラミック層上面とに備えたメタラ
イズ層間に、導体抵抗値の低い金属を含むろう材層を備
えている。
【0017】そして、それらのめっきを施してその導体
抵抗値を低めた上下2層のメタライズ層とそれらのメタ
ライズ層間に備えた導体抵抗値の低いろう材層とを用い
て、パッケージの周壁中途部のセラミック層間に厚めの
グランド層を備えている。
抵抗値を低めた上下2層のメタライズ層とそれらのメタ
ライズ層間に備えた導体抵抗値の低いろう材層とを用い
て、パッケージの周壁中途部のセラミック層間に厚めの
グランド層を備えている。
【0018】そのため、そのセラミック層間に備えたグ
ランド層を、厚くて導体抵抗値の低い、グランドプレー
ン効果が充分得られる電位差のほとんどないグランド層
に形成できる。
ランド層を、厚くて導体抵抗値の低い、グランドプレー
ン効果が充分得られる電位差のほとんどないグランド層
に形成できる。
【0019】また、グランド層を、セラミック層を貫通
して設けた導体を充填したヴィアフィルを介して、周壁
上方又はその下方のグランド導体に接続したパッケージ
にあっては、パッケージの周壁中途部のセラミック層間
に備えた2層のメタライズ層とそれらの間に備えたろう
材層とからなるグランド層を上記グランド導体に接続し
て接地し、グランド層のグランドプレーン効果を高める
ことができる。
して設けた導体を充填したヴィアフィルを介して、周壁
上方又はその下方のグランド導体に接続したパッケージ
にあっては、パッケージの周壁中途部のセラミック層間
に備えた2層のメタライズ層とそれらの間に備えたろう
材層とからなるグランド層を上記グランド導体に接続し
て接地し、グランド層のグランドプレーン効果を高める
ことができる。
【0020】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1ないし図4はそれぞれ本発明のパッケージの好
適な実施例を示し、詳しくはそれらの正面断面図を示し
ている。以下、これらの図中のパッケージを説明する。
る。図1ないし図4はそれぞれ本発明のパッケージの好
適な実施例を示し、詳しくはそれらの正面断面図を示し
ている。以下、これらの図中のパッケージを説明する。
【0021】図において、10は、高周波素子を搭載す
る板状をしたAl2O3 等からなるセラミック層であ
る。
る板状をしたAl2O3 等からなるセラミック層であ
る。
【0022】図1と図2に示したパッケージにあって
は、セラミック層10の上下面をメタライズ層12で覆
っている。セラミック層10には、複数本のメタライズ
を充填したヴィアフィル14をセラミック層10を上下
に貫通して備えて、そのヴィアフィル14でセラミック
層10の上下面に備えたメタライズ層12間を接続して
いる。そして、セラミック層10を疑似メタルベースに
形成している。
は、セラミック層10の上下面をメタライズ層12で覆
っている。セラミック層10には、複数本のメタライズ
を充填したヴィアフィル14をセラミック層10を上下
に貫通して備えて、そのヴィアフィル14でセラミック
層10の上下面に備えたメタライズ層12間を接続して
いる。そして、セラミック層10を疑似メタルベースに
形成している。
【0023】また、図3と図4に示したパッケージにあ
っては、セラミック層10の周囲全体をメタライズ層1
2で隙間なく連続して覆っている。そして、セラミック
層10を疑似メタルベースに形成している。
っては、セラミック層10の周囲全体をメタライズ層1
2で隙間なく連続して覆っている。そして、セラミック
層10を疑似メタルベースに形成している。
【0024】セラミック層10上面周囲には、方形枠体
状をした下段セラミック層20と上段セラミック層30
とを順次2層積層している。
状をした下段セラミック層20と上段セラミック層30
とを順次2層積層している。
【0025】下段セラミック層20上面には、細帯状を
したメタライズからなる信号線路40を、細幅の上段セ
ラミック層30下面をくぐり抜けて、下段セラミック層
20上面を横断して複数本備えている。
したメタライズからなる信号線路40を、細幅の上段セ
ラミック層30下面をくぐり抜けて、下段セラミック層
20上面を横断して複数本備えている。
【0026】上段セラミック層30上面には、キャップ
90封着用のろう材に濡れやすいニッケルめっき等のめ
っきを施したメタライズ層32を備えている。
90封着用のろう材に濡れやすいニッケルめっき等のめ
っきを施したメタライズ層32を備えている。
【0027】そして、図1と図3に示したパッケージに
あっては、そのメタライズ層32を備えた上段セラミッ
ク層30上面に、方形枠体状をしたメタルシールリング
60をろう材70を用いて気密に接合している。そし
て、そのメタルシールリング60上面にキャップ90を
ろう材70を用いて気密に封着できるようにしている。
あっては、そのメタライズ層32を備えた上段セラミッ
ク層30上面に、方形枠体状をしたメタルシールリング
60をろう材70を用いて気密に接合している。そし
て、そのメタルシールリング60上面にキャップ90を
ろう材70を用いて気密に封着できるようにしている。
【0028】また、図2と図4に示したパッケージにあ
っては、そのメタライズ層32を備えた上段セラミック
層30上面にキャップ90をろう材70を用いて直接に
気密に封着できるようにしている。
っては、そのメタライズ層32を備えた上段セラミック
層30上面にキャップ90をろう材70を用いて直接に
気密に封着できるようにしている。
【0029】以上の構成は、従来のパッケージと同様で
あるが、図のパッケージでは、高周波素子を搭載するセ
ラミック層10を、その上面に備えたメタライズ層12
と共に下段セラミック層20下面から分離している。
あるが、図のパッケージでは、高周波素子を搭載するセ
ラミック層10を、その上面に備えたメタライズ層12
と共に下段セラミック層20下面から分離している。
【0030】具体的には、メタライズ層12を備えたセ
ラミック層10を、下段及び上段セラミック層20,3
0と共に一体焼成して形成せずに、それらと別個に焼成
して形成している。
ラミック層10を、下段及び上段セラミック層20,3
0と共に一体焼成して形成せずに、それらと別個に焼成
して形成している。
【0031】メタライズ層12には、ろう材に濡れやす
いニッケルめっき等のめっきを施している。
いニッケルめっき等のめっきを施している。
【0032】下段セラミック層20下面には、ろう材に
濡れやすいニッケルめっき等のめっきを施したメタライ
ズ層22を備えている。
濡れやすいニッケルめっき等のめっきを施したメタライ
ズ層22を備えている。
【0033】そして、それらのめっきを施したメタライ
ズ層12,22間を、導体抵抗率の低い銀、銅等の金属
を多量に含む銀ろう等のろう材70を用いて気密にろう
付け接合している。
ズ層12,22間を、導体抵抗率の低い銀、銅等の金属
を多量に含む銀ろう等のろう材70を用いて気密にろう
付け接合している。
【0034】そして、セラミック層10と下段セラミッ
ク層20との間に、上記導体抵抗率の低いめっきを施し
た上下2層のメタライズ層12,22とそれらのメタラ
イズ層12,22間を接合した導体抵抗率の低い金属を
多量に含むろう材層72とからなる、グランドプレーン
効果の充分得られる厚くて導体抵抗値の低いグランド層
80を備えている。
ク層20との間に、上記導体抵抗率の低いめっきを施し
た上下2層のメタライズ層12,22とそれらのメタラ
イズ層12,22間を接合した導体抵抗率の低い金属を
多量に含むろう材層72とからなる、グランドプレーン
効果の充分得られる厚くて導体抵抗値の低いグランド層
80を備えている。
【0035】グランド層80は、グランド導体を構成す
るセラミック層10上面のメタライズ層12に連ねてい
る。そして、グランド層80を接地して、そのグランド
プレーン効果を高めることができるようにしている。
るセラミック層10上面のメタライズ層12に連ねてい
る。そして、グランド層80を接地して、そのグランド
プレーン効果を高めることができるようにしている。
【0036】上段セラミック層30上面のメタライズ層
32は、上段及び下段セラミック層30,20を上下に
貫通して備えたメタライズ等の導体を充填したヴィアフ
ィル14cを介して下段セラミック層20下面のグラン
ド層80を構成するメタライズ層22に接続している。
そして、メタライズ層32を接地して、そのグランドプ
レーン効果を高めることができるようにしている。
32は、上段及び下段セラミック層30,20を上下に
貫通して備えたメタライズ等の導体を充填したヴィアフ
ィル14cを介して下段セラミック層20下面のグラン
ド層80を構成するメタライズ層22に接続している。
そして、メタライズ層32を接地して、そのグランドプ
レーン効果を高めることができるようにしている。
【0037】図1ないし図4に示したパッケージは、そ
れぞれ以上のように構成している。
れぞれ以上のように構成している。
【0038】図5と図6はそれぞれ本発明のパッケージ
の他の好適な実施例を示し、詳しくはそれらの正面断面
図を示している。以下、これらの図中のパッケージを説
明する。
の他の好適な実施例を示し、詳しくはそれらの正面断面
図を示している。以下、これらの図中のパッケージを説
明する。
【0039】図のパッケージでは、高周波素子を搭載す
るベースに、高熱伝導率のCu−W合金等からなるメタ
ルベース100を用いている。
るベースに、高熱伝導率のCu−W合金等からなるメタ
ルベース100を用いている。
【0040】メタルベース100周囲表面には、ろう材
に濡れやすいニッケルめっき等のめっきを施している。
に濡れやすいニッケルめっき等のめっきを施している。
【0041】メタルベース100上面周囲には、方形枠
体状をした下段セラミック層20と中段セラミック層5
0と上段セラミック層30とを順次3層積層している。
体状をした下段セラミック層20と中段セラミック層5
0と上段セラミック層30とを順次3層積層している。
【0042】そして、それらの3層のセラミック層2
0,50,30でメタルベース100中央上面の高周波
素子搭載箇所16周囲を気密に囲むようにして、それら
の3層のセラミック層20,50,30内側に、丈高の
高周波素子を収容可能な底深いキャビティ18を形成し
ている。
0,50,30でメタルベース100中央上面の高周波
素子搭載箇所16周囲を気密に囲むようにして、それら
の3層のセラミック層20,50,30内側に、丈高の
高周波素子を収容可能な底深いキャビティ18を形成し
ている。
【0043】下段セラミック層20下面には、ろう材に
濡れやすいめっきを施したメタライズ層22を備えて、
そのメタライズ層22を介して、下段セラミック層20
下面を、上記めっきを施したメタルベース100上面に
ろう材70を用いて気密に接合している。
濡れやすいめっきを施したメタライズ層22を備えて、
そのメタライズ層22を介して、下段セラミック層20
下面を、上記めっきを施したメタルベース100上面に
ろう材70を用いて気密に接合している。
【0044】中段セラミック層50上面には、メタライ
ズからなる細帯状の信号線路40を、細幅の上段セラミ
ック層30下面をくぐり抜けて、中段セラミック層50
上面を横断して複数本備えている。
ズからなる細帯状の信号線路40を、細幅の上段セラミ
ック層30下面をくぐり抜けて、中段セラミック層50
上面を横断して複数本備えている。
【0045】上段セラミック層30上面には、ろう材に
濡れやすいめっきを施したメタライズ層32を備えてい
る。
濡れやすいめっきを施したメタライズ層32を備えてい
る。
【0046】そして、図5に示したパッケージにあって
は、そのメタライズ層32を備えた上段セラミック層3
0上面に、キャップ90封着用のメタルシールリング6
0をろう材70を用いて気密にろう付け接合している。
そして、そのメタルシールリング60上面にキャップ9
0をろう材70を用いて気密に封着できるようにしてい
る。
は、そのメタライズ層32を備えた上段セラミック層3
0上面に、キャップ90封着用のメタルシールリング6
0をろう材70を用いて気密にろう付け接合している。
そして、そのメタルシールリング60上面にキャップ9
0をろう材70を用いて気密に封着できるようにしてい
る。
【0047】また、図6に示したパッケージにあって
は、そのメタライズ層32を備えた上段セラミック層3
2上面にキャップ90をろう材70を用いて直接に気密
に封着できるようにしている。
は、そのメタライズ層32を備えた上段セラミック層3
2上面にキャップ90をろう材70を用いて直接に気密
に封着できるようにしている。
【0048】以上の構成は、従来のパッケージと同様で
あるが、図のパッケージでは、下段セラミック層20を
中段セラミック層50下面から分離している。
あるが、図のパッケージでは、下段セラミック層20を
中段セラミック層50下面から分離している。
【0049】具体的には、下段セラミック層20を、そ
の上方の中段セラミック層50や上段セラミック層30
と共に一体焼成して形成せずに、それらと別個に焼成し
て形成している。
の上方の中段セラミック層50や上段セラミック層30
と共に一体焼成して形成せずに、それらと別個に焼成し
て形成している。
【0050】下段セラミック層20上面と中段セラミッ
ク層50下面とには、ろう材に濡れやすいめっきを施し
たメタライズ層24,52をそれぞれ備えている。
ク層50下面とには、ろう材に濡れやすいめっきを施し
たメタライズ層24,52をそれぞれ備えている。
【0051】そして、それらのめっきを施したメタライ
ズ層24,52間を、導体抵抗率の低い銀、銅等の金属
を多量に含む銀ろう等のろう材70を用いて気密にろう
付け接合している。
ズ層24,52間を、導体抵抗率の低い銀、銅等の金属
を多量に含む銀ろう等のろう材70を用いて気密にろう
付け接合している。
【0052】そして、下段セラミック層20と中段セラ
ミック層50との間に、導体抵抗率の低いめっきを施し
た上下2層のメタライズ層52,24と、それらのメタ
ライズ層52,24間を接合した導体抵抗率の低い金属
を多量に含むろう材層72とからなる、グランドプレー
ン効果の充分得られる厚くて導体抵抗値の低いグランド
層82を備えている。
ミック層50との間に、導体抵抗率の低いめっきを施し
た上下2層のメタライズ層52,24と、それらのメタ
ライズ層52,24間を接合した導体抵抗率の低い金属
を多量に含むろう材層72とからなる、グランドプレー
ン効果の充分得られる厚くて導体抵抗値の低いグランド
層82を備えている。
【0053】グランド層82は、下段セラミック層20
を上下に貫通して備えたメタライズ等の導体を充填した
ヴィアフィル14aを介して、グランド導体を構成する
メタルベース100に接続している。そして、グランド
層82を接地して、そのグランドプレーン効果を高める
ことができるようにしている。
を上下に貫通して備えたメタライズ等の導体を充填した
ヴィアフィル14aを介して、グランド導体を構成する
メタルベース100に接続している。そして、グランド
層82を接地して、そのグランドプレーン効果を高める
ことができるようにしている。
【0054】上段セラミック層30上面のメタライズ層
32は、上段及び中段セラミック層30,50を上下に
貫通して備えたメタライズ等の導体を充填したヴィアフ
ィル14dを介して、中段セラミック層50下面のグラ
ンド層82を構成するメタライズ層52に接続してい
る。そして、メタライズ層32を接地して、そのグラン
ドプレーン効果を高めることができるようにしている。
32は、上段及び中段セラミック層30,50を上下に
貫通して備えたメタライズ等の導体を充填したヴィアフ
ィル14dを介して、中段セラミック層50下面のグラ
ンド層82を構成するメタライズ層52に接続してい
る。そして、メタライズ層32を接地して、そのグラン
ドプレーン効果を高めることができるようにしている。
【0055】図5と図6に示したパッケージは、それぞ
れ以上のように構成している。
れ以上のように構成している。
【0056】図7と図8はそれぞれ本発明のパッケージ
のもう一つの好適な実施例を示し、詳しくはそれらの正
面断面図を示している。以下、これらの図中のパッケー
ジを説明する。
のもう一つの好適な実施例を示し、詳しくはそれらの正
面断面図を示している。以下、これらの図中のパッケー
ジを説明する。
【0057】図のパッケージでは、下段セラミック層2
0を、その中途部から縦方向に分断している。そして、
下段セラミック層20を、リング状をした内側セラミッ
ク層20aと外側セラミック層20bとにそれぞれ分離
している。
0を、その中途部から縦方向に分断している。そして、
下段セラミック層20を、リング状をした内側セラミッ
ク層20aと外側セラミック層20bとにそれぞれ分離
している。
【0058】具体的には、内側セラミック層20aを、
外側セラミック層20bと別個に焼成して形成してい
る。
外側セラミック層20bと別個に焼成して形成してい
る。
【0059】外側セラミック層20bは、その上方の中
段セラミック層50や上段セラミック層30と共に一体
焼成して形成している。
段セラミック層50や上段セラミック層30と共に一体
焼成して形成している。
【0060】内側セラミック層20a下面とその上面に
は、ろう材に濡れやすいめっきを施したメタライズ層2
2a,24aをそれぞれ備えている。
は、ろう材に濡れやすいめっきを施したメタライズ層2
2a,24aをそれぞれ備えている。
【0061】外側セラミック層20b下面には、ろう材
に濡れやすいめっきを施したメタライズ層22bを備え
ている。
に濡れやすいめっきを施したメタライズ層22bを備え
ている。
【0062】内側セラミック層20a上面に対向する中
段セラミック層50内側下面には、ろう材に濡れやすい
めっきを施したメタライズ層52aを備えている。
段セラミック層50内側下面には、ろう材に濡れやすい
めっきを施したメタライズ層52aを備えている。
【0063】内側セラミック層20a上面に備えたメタ
ライズ層24aは、それに対向する中段セラミック層5
0内側下面に備えたメタライズ層52aに、ろう材70
を用いて気密にろう付け接合している。
ライズ層24aは、それに対向する中段セラミック層5
0内側下面に備えたメタライズ層52aに、ろう材70
を用いて気密にろう付け接合している。
【0064】そして、内側セラミック層20a上面とそ
れに対向する中段セラミック層50内側下面との間に、
めっきを施したメタライズ層24a,52aと、それら
のメタライズ層24a,52a間を接合したろう材層7
2とからなる、グランドプレーン効果の充分得られる厚
くて導体抵抗値の低いグランド層84を備えている。
れに対向する中段セラミック層50内側下面との間に、
めっきを施したメタライズ層24a,52aと、それら
のメタライズ層24a,52a間を接合したろう材層7
2とからなる、グランドプレーン効果の充分得られる厚
くて導体抵抗値の低いグランド層84を備えている。
【0065】そして、グランド層84でその上方の中段
セラミック層50上面に備えた信号線路40内側をマイ
クロストリップ線路に形成して、その信号線路40内側
の特性インピーダンスを一定値の50Ω等に正確にマッ
チングさせている。
セラミック層50上面に備えた信号線路40内側をマイ
クロストリップ線路に形成して、その信号線路40内側
の特性インピーダンスを一定値の50Ω等に正確にマッ
チングさせている。
【0066】グランド層84は、内側セラミック層20
を上下に貫通して備えたメタライズ等の導体を充填した
ヴィアフィル14bを介して、内側セラミック層20a
下面のメタライズ層22aに接続している。
を上下に貫通して備えたメタライズ等の導体を充填した
ヴィアフィル14bを介して、内側セラミック層20a
下面のメタライズ層22aに接続している。
【0067】内側セラミック層20a下面のメタライズ
層22aと外側セラミック層20b下面のメタライズ層
22bとは、それらに対向するメタルベース100上面
に、ろう材70を用いてそれぞれ気密にろう付け接合し
ている。そして、グランド層84を、グランド導体を構
成するメタルベース100に接続して接地し、そのグラ
ンドプレーン効果を高めることができるようにしてい
る。
層22aと外側セラミック層20b下面のメタライズ層
22bとは、それらに対向するメタルベース100上面
に、ろう材70を用いてそれぞれ気密にろう付け接合し
ている。そして、グランド層84を、グランド導体を構
成するメタルベース100に接続して接地し、そのグラ
ンドプレーン効果を高めることができるようにしてい
る。
【0068】上段セラミック層30上面のメタライズ層
32は、上段、中段及び下段セラミック層30,50,
20を上下に貫通して備えたメタライズ等の導体を充填
したヴィアフィル14eを介して、下段セラミック層2
0下面のグランド層20bに接続している。そして、メ
タライズ層32を、グランド導体を構成するメタルベー
ス100に接続して接地し、そのグランドプレーン効果
を高めることができるようにしている。
32は、上段、中段及び下段セラミック層30,50,
20を上下に貫通して備えたメタライズ等の導体を充填
したヴィアフィル14eを介して、下段セラミック層2
0下面のグランド層20bに接続している。そして、メ
タライズ層32を、グランド導体を構成するメタルベー
ス100に接続して接地し、そのグランドプレーン効果
を高めることができるようにしている。
【0069】その他は、前述図5と図6にそれぞれ示し
たパッケージと同様に構成していて、その同一部材には
同一符号を付し、その説明を省略する。
たパッケージと同様に構成していて、その同一部材には
同一符号を付し、その説明を省略する。
【0070】図9と図10はそれぞれ本発明のパッケー
ジのさらにもう一つの好適な実施例を示し、詳しくはそ
れらの正面断面図を示している。以下、これらの図中の
パッケージを説明する。
ジのさらにもう一つの好適な実施例を示し、詳しくはそ
れらの正面断面図を示している。以下、これらの図中の
パッケージを説明する。
【0071】図9に示したパッケージにあっては、高熱
伝導率のCu−W合金等からなる板状をしたメタルベー
ス100上面周囲に、方形枠体状をした下段セラミック
層20と中段セラミック層50と上段セラミック層30
とを、順次3層積層している。そして、それらの下段セ
ラミック層20と中段セラミック層50と上段セラミッ
ク層30との内側のメタルベース100上に丈高の高周
波素子を収容可能な底深いキャビティ18を形成してい
る。
伝導率のCu−W合金等からなる板状をしたメタルベー
ス100上面周囲に、方形枠体状をした下段セラミック
層20と中段セラミック層50と上段セラミック層30
とを、順次3層積層している。そして、それらの下段セ
ラミック層20と中段セラミック層50と上段セラミッ
ク層30との内側のメタルベース100上に丈高の高周
波素子を収容可能な底深いキャビティ18を形成してい
る。
【0072】また、図10に示したパッケージにあって
は、板状をしたAl2 O3 等からなるセラミック層10
上面周囲に、方形枠体状をした下段セラミック層20と
中段セラミック層50と上段セラミック層30とを順次
3層積層している。そして、それらの下段セラミック層
20と中段セラミック層50と上段セラミック層30と
の内側のセラミック層10上に丈高の高周波素子を収容
可能な底深いキャビティ18を形成している。
は、板状をしたAl2 O3 等からなるセラミック層10
上面周囲に、方形枠体状をした下段セラミック層20と
中段セラミック層50と上段セラミック層30とを順次
3層積層している。そして、それらの下段セラミック層
20と中段セラミック層50と上段セラミック層30と
の内側のセラミック層10上に丈高の高周波素子を収容
可能な底深いキャビティ18を形成している。
【0073】セラミック層10は、その上下面にメタラ
イズ層12をそれぞれ備えて、それらのメタライズ層1
2間をセラミック層10を上下に貫通して備えたメタラ
イズ等の導体を充填したヴィアフィル14で接続してい
る。そして、セラミック層10を疑似メタルベースに形
成している。
イズ層12をそれぞれ備えて、それらのメタライズ層1
2間をセラミック層10を上下に貫通して備えたメタラ
イズ等の導体を充填したヴィアフィル14で接続してい
る。そして、セラミック層10を疑似メタルベースに形
成している。
【0074】下段セラミック層20上面には、信号線路
40を、細幅の中段セラミック層50下面をくぐり抜け
て、下段セラミック層20上面を横断して備えている。
40を、細幅の中段セラミック層50下面をくぐり抜け
て、下段セラミック層20上面を横断して備えている。
【0075】以上の構成は、従来のパッケージと同様で
あるが、図のパッケージでは、上段セラミック層30
を、それを積層した中段セラミック層50や下段セラミ
ック層20と共に一体焼成せずに、それらと別個に焼成
して形成している。
あるが、図のパッケージでは、上段セラミック層30
を、それを積層した中段セラミック層50や下段セラミ
ック層20と共に一体焼成せずに、それらと別個に焼成
して形成している。
【0076】上段セラミック層30下面には、ろう材に
濡れ易いめっきを施したメタライズ層34を備えてい
る。
濡れ易いめっきを施したメタライズ層34を備えてい
る。
【0077】中段セラミック層50上面には、ろう材に
濡れ易いめっきを施したメタライズ層52を備えてい
る。
濡れ易いめっきを施したメタライズ層52を備えてい
る。
【0078】上段セラミック層30下面に備えたメタラ
イズ層34は、それに対向する中段セラミック層50上
面に備えたメタライズ層52に、ろう材70を用いて気
密にろう付け接合している。
イズ層34は、それに対向する中段セラミック層50上
面に備えたメタライズ層52に、ろう材70を用いて気
密にろう付け接合している。
【0079】そして、上段セラミック層30下面とそれ
に対向する中段セラミック層50上面との間に、めっき
を施したメタライズ層34,52と、それらのメタライ
ズ層34,52間を接合したろう材層72とからなる、
グランドプレーン効果の充分得られる厚くて導体抵抗値
の低いグランド層86を備えている。
に対向する中段セラミック層50上面との間に、めっき
を施したメタライズ層34,52と、それらのメタライ
ズ層34,52間を接合したろう材層72とからなる、
グランドプレーン効果の充分得られる厚くて導体抵抗値
の低いグランド層86を備えている。
【0080】そして、グランド層86でその下方の下段
セラミック層20上面に備えた信号線路40部分をスト
リップ線路に形成して、その信号線路40部分の特性イ
ンピーダンスを一定値の50Ω等に正確にマッチングさ
せている。
セラミック層20上面に備えた信号線路40部分をスト
リップ線路に形成して、その信号線路40部分の特性イ
ンピーダンスを一定値の50Ω等に正確にマッチングさ
せている。
【0081】具体的には、図9に示したパッケージにあ
っては、グランド層86と、下段セラミック層20下面
に備えためっきを施したメタライズ層22とメタルベー
ス100とそれらの間を接合したろう材層72とからな
るグランドプレーン効果の充分得られるグランド層と
で、中段セラミック層50下面をくぐり抜けて備えた下
段セラミック層20上面の信号線路40部分をストリッ
プ線路に形成して、その特性インピーダンスを一定値に
正確にマッチングさせている。
っては、グランド層86と、下段セラミック層20下面
に備えためっきを施したメタライズ層22とメタルベー
ス100とそれらの間を接合したろう材層72とからな
るグランドプレーン効果の充分得られるグランド層と
で、中段セラミック層50下面をくぐり抜けて備えた下
段セラミック層20上面の信号線路40部分をストリッ
プ線路に形成して、その特性インピーダンスを一定値に
正確にマッチングさせている。
【0082】また、図10に示したパッケージにあって
は、グランド層86と、前述図1と同様な、下段セラミ
ック層20下面に備えためっきを施したメタライズ層2
2とセラミック層10上面に備えためっきを施したメタ
ライズ層12とそれらのメタライズ層22,12間を接
合したろう材層72とからなるグランドプレーン効果の
充分得られるグランド層80とで、中段セラミック層5
0下面をくぐり抜けて備えた下段セラミック層20上面
の信号線路40部分をストリップ線路に形成して、その
特性インピーダンスを一定値に正確にマッチングさせて
いる。
は、グランド層86と、前述図1と同様な、下段セラミ
ック層20下面に備えためっきを施したメタライズ層2
2とセラミック層10上面に備えためっきを施したメタ
ライズ層12とそれらのメタライズ層22,12間を接
合したろう材層72とからなるグランドプレーン効果の
充分得られるグランド層80とで、中段セラミック層5
0下面をくぐり抜けて備えた下段セラミック層20上面
の信号線路40部分をストリップ線路に形成して、その
特性インピーダンスを一定値に正確にマッチングさせて
いる。
【0083】グランド層86は、中段及び下段セラミッ
ク層50,20を上下に貫通して備えたメタライズ等の
導体を充填したヴィアフィル14fを介して、下段セラ
ミック層20下面のメタライズ層22に接続している。
メタライズ層22は、ろう材層72を介して、グランド
導体を構成するメタルベース100又はセラミック層1
0上面のメタライズ層12に接続している。そして、グ
ランド層86を接地して、そのグランドプレーン効果を
高めることができるようにしている。
ク層50,20を上下に貫通して備えたメタライズ等の
導体を充填したヴィアフィル14fを介して、下段セラ
ミック層20下面のメタライズ層22に接続している。
メタライズ層22は、ろう材層72を介して、グランド
導体を構成するメタルベース100又はセラミック層1
0上面のメタライズ層12に接続している。そして、グ
ランド層86を接地して、そのグランドプレーン効果を
高めることができるようにしている。
【0084】上段セラミック層30上面のメタライズ層
32は、上段セラミック層30を上下に貫通して備えた
メタライズ等の導体を充填したヴィアフィル14gを介
して、グランド層86に接続している。そして、メタラ
イズ層32を接地して、そのグランドプレーン効果を高
めることができるようにしている。
32は、上段セラミック層30を上下に貫通して備えた
メタライズ等の導体を充填したヴィアフィル14gを介
して、グランド層86に接続している。そして、メタラ
イズ層32を接地して、そのグランドプレーン効果を高
めることができるようにしている。
【0085】その他は、前述図1又は図5に示したパッ
ケージとそれぞれ同様に構成していて、その同一部材に
は同一符号を付し、その説明を省略する。
ケージとそれぞれ同様に構成していて、その同一部材に
は同一符号を付し、その説明を省略する。
【0086】参考までに述べると、上述パッケージの、
セラミック層10と上段セラミック層20との間に備え
たグランド層80と、中段セラミック層50と下段セラ
ミック層20との間に備えたグランド層82,84と、
上段セラミック層30と中段セラミック層50との間に
備えたグランド層86との厚さは、それぞれ例えば次の
ようになる。
セラミック層10と上段セラミック層20との間に備え
たグランド層80と、中段セラミック層50と下段セラ
ミック層20との間に備えたグランド層82,84と、
上段セラミック層30と中段セラミック層50との間に
備えたグランド層86との厚さは、それぞれ例えば次の
ようになる。
【0087】上記グランド層80,82,84,86を
構成する上下2層のメタライズ層12,22又は24,
52又は24a,52a又は34,52の厚さは、それ
ぞれ通常約20μmあり、それらの上下2層のメタライ
ズ層間を接合したろう材層72の厚さは通常約20μm
となる。従って、それらの上下2層のメタライズ層とろ
う材層とからなるグランド層80,82,84,86の
厚さは、60μmプラス上下2層のメタライズ層12,
22又は24,52又は24a,52a又は34,52
にそれぞれ施しためっきの厚さの合計値となる。即ち、
グランド層80,82,84,86の厚さは、従来の約
20μmの1層のメタライズ層のみからなるグランド層
の厚さの約3倍以上となる。
構成する上下2層のメタライズ層12,22又は24,
52又は24a,52a又は34,52の厚さは、それ
ぞれ通常約20μmあり、それらの上下2層のメタライ
ズ層間を接合したろう材層72の厚さは通常約20μm
となる。従って、それらの上下2層のメタライズ層とろ
う材層とからなるグランド層80,82,84,86の
厚さは、60μmプラス上下2層のメタライズ層12,
22又は24,52又は24a,52a又は34,52
にそれぞれ施しためっきの厚さの合計値となる。即ち、
グランド層80,82,84,86の厚さは、従来の約
20μmの1層のメタライズ層のみからなるグランド層
の厚さの約3倍以上となる。
【0088】
【発明の効果】以上説明したように、本発明のパッケー
ジによれば、セラミック層を複数層積層して形成してな
るパッケージの周壁中途部に備えた信号線路上方又はそ
の下方の周壁を構成するセラミック層間に、グランドプ
レーン効果の充分得られる電位差のほとんどない厚くて
導体抵抗値の低いグランド層を備えることができる。そ
して、そのグランド層を用いて、該層上方又はその下方
の周壁中途部に備えた信号線路の特性インピーダンスを
一定値の50Ω等に正確にマッチングさせることができ
る。そして、その信号線路を、10GHz以上の超高周
波信号等の高周波信号を伝送損失少なく効率良く伝える
ことが可能となる。
ジによれば、セラミック層を複数層積層して形成してな
るパッケージの周壁中途部に備えた信号線路上方又はそ
の下方の周壁を構成するセラミック層間に、グランドプ
レーン効果の充分得られる電位差のほとんどない厚くて
導体抵抗値の低いグランド層を備えることができる。そ
して、そのグランド層を用いて、該層上方又はその下方
の周壁中途部に備えた信号線路の特性インピーダンスを
一定値の50Ω等に正確にマッチングさせることができ
る。そして、その信号線路を、10GHz以上の超高周
波信号等の高周波信号を伝送損失少なく効率良く伝える
ことが可能となる。
【図1】本発明のパッケージの正面断面図である。
【図2】本発明のパッケージの正面断面図である。
【図3】本発明のパッケージの正面断面図である。
【図4】本発明のパッケージの正面断面図である。
【図5】本発明のパッケージの正面断面図である。
【図6】本発明のパッケージの正面断面図である。
【図7】本発明のパッケージの正面断面図である。
【図8】本発明のパッケージの正面断面図である。
【図9】本発明のパッケージの正面断面図である。
【図10】本発明のパッケージの正面断面図である。
【図11】従来のパッケージの正面断面図である。
【図12】従来のパッケージの正面断面図である。
10 セラミック層 12 メタライズ層 14、14a、14b、14c、14d ヴィアフィル 14e、14f、14g ヴィアフィル 16 高周波素子搭載箇所 18 キャビティ 20 下段セラミック層 20a 内側セラミック層 20b 外側セラミック層 22、22a、22b、24、24a、32、34 メ
タライズ層 52、52a メタライズ層 30 上段セラミック層 40 信号線路 50 中段セラミック層 60 メタルシールリング 70 ろう材 72 ろう材層 80、82、84、86 グランド層 90 キャップ 100 メタルベース
タライズ層 52、52a メタライズ層 30 上段セラミック層 40 信号線路 50 中段セラミック層 60 メタルシールリング 70 ろう材 72 ろう材層 80、82、84、86 グランド層 90 キャップ 100 メタルベース
Claims (2)
- 【請求項1】 セラミック層を複数層積層して形成して
なるパッケージの周壁中途部のセラミック層上面に、前
記周壁を貫通して周壁内外に連なる信号線路を備えた高
周波素子用パッケージにおいて、前記信号線路下方又は
その上方の周壁中途部のセラミック層を上下に分離し
て、その上下に分離した上部セラミック層下面と下部セ
ラミック層上面とにろう材に濡れやすいめっきを施した
メタライズ層をそれぞれ備えると共に、それらのメタラ
イズ層間をろう材を用いて気密にろう付け接合し、それ
らのめっきを施したメタライズ層とろう材とを用いて、
前記周壁中途部のセラミック層間に前記信号線路をスト
リップ線路又はマイクロストリップ線路に形成するため
のグランド層を設けたことを特徴とする高周波素子用パ
ッケージ。 - 【請求項2】 グランド層を、セラミック層を貫通して
設けた導体を充填したヴィアフィルを介して、周壁上方
又はその下方のグランド導体に接続した請求項1記載の
高周波素子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35228791A JPH05166957A (ja) | 1991-12-13 | 1991-12-13 | 高周波素子用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35228791A JPH05166957A (ja) | 1991-12-13 | 1991-12-13 | 高周波素子用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166957A true JPH05166957A (ja) | 1993-07-02 |
Family
ID=18423036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35228791A Pending JPH05166957A (ja) | 1991-12-13 | 1991-12-13 | 高周波素子用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166957A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038875A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 高周波半導体用パッケージおよびその作製方法 |
| US9468089B2 (en) | 2013-09-20 | 2016-10-11 | Kabushiki Kaisha Toshiba | EBG structure, semiconductor device, and circuit board |
| US9698482B2 (en) | 2013-07-19 | 2017-07-04 | Kabushiki Kaisha Toshiba | Antenna device |
| US9848504B2 (en) | 2014-08-25 | 2017-12-19 | Kabushiki Kaisha Toshiba | Electronic device having a housing for suppression of electromagnetic noise |
| KR20210133648A (ko) * | 2020-04-29 | 2021-11-08 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
-
1991
- 1991-12-13 JP JP35228791A patent/JPH05166957A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038875A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 高周波半導体用パッケージおよびその作製方法 |
| US8759838B2 (en) | 2010-08-06 | 2014-06-24 | Kabushiki Kaisha Toshiba | Package and fabrication method of the same |
| US9698482B2 (en) | 2013-07-19 | 2017-07-04 | Kabushiki Kaisha Toshiba | Antenna device |
| US9468089B2 (en) | 2013-09-20 | 2016-10-11 | Kabushiki Kaisha Toshiba | EBG structure, semiconductor device, and circuit board |
| US9848504B2 (en) | 2014-08-25 | 2017-12-19 | Kabushiki Kaisha Toshiba | Electronic device having a housing for suppression of electromagnetic noise |
| KR20210133648A (ko) * | 2020-04-29 | 2021-11-08 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| US5451818A (en) | Millimeter wave ceramic package | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| US6936921B2 (en) | High-frequency package | |
| JPH05166957A (ja) | 高周波素子用パッケージ | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JPH05152455A (ja) | 高周波素子用パツケージ | |
| JP6010394B2 (ja) | 電子素子収納用パッケージおよび電子装置 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3126503B2 (ja) | 半導体装置 | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JP2794888B2 (ja) | セラミックパッケージ | |
| JPS6146975B2 (ja) | ||
| JPH05218221A (ja) | 半導体装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3553349B2 (ja) | 高周波用の半導体パッケージと半導体装置 | |
| JPS6336688Y2 (ja) | ||
| JPH06326207A (ja) | 半導体装置用パッケージ | |
| JPH06310616A (ja) | 半導体装置用パッケージのセラミック端子 | |
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |