[go: up one dir, main page]

JPH05144811A - 薄膜半導体装置及びその製造方法 - Google Patents

薄膜半導体装置及びその製造方法

Info

Publication number
JPH05144811A
JPH05144811A JP30800691A JP30800691A JPH05144811A JP H05144811 A JPH05144811 A JP H05144811A JP 30800691 A JP30800691 A JP 30800691A JP 30800691 A JP30800691 A JP 30800691A JP H05144811 A JPH05144811 A JP H05144811A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
layer
thin film
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30800691A
Other languages
English (en)
Inventor
Kazue Kudo
一恵 工藤
Shinichi Fukada
晋一 深田
Motohiro Suwa
元大 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30800691A priority Critical patent/JPH05144811A/ja
Publication of JPH05144811A publication Critical patent/JPH05144811A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 CuもしくはCuを主成分とする合金からなる配
線を有する半導体装置おいて、 配線を酸化させること無
く絶縁膜を形成することにより膜応力による配線の膜剥
がれ、 ストレスマイグレ- ションによる断線等の問題を
解決する。 【構成】 Si基板4の表面に形成した熱酸化膜SiO2膜5
上にCuもしくはCuを主成分とする合金からなる配線層1
を形成し、さらに、配線層1 側より非酸化物層2からな
る絶縁膜、 その上にこれより厚い酸化物層3を順次形成
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜半導体装置の構造及
び製造法に関する。
【0002】
【従来の技術】従来、薄膜半導体装置の配線層としてAl
配線が用いられ、その複数層間絶縁膜としてはSiO2を主
成分とした膜が用いられている。近年にいたり、比抵
抗、ストレス強度等の特性向上の観点からCuを配線材料
として用いた半導体装置が多用されつつあるが、Cuを用
いた配線においては耐酸化性が低いことから、Cuの酸化
を防止するために種々の方法が取られており、例えば、
絶縁膜SiN を電子サイクロトロン共鳴プラズマCVD 法ま
たはRFスパッタ法を用いて低温で形成する方法が知られ
ている(特開昭63-301548 号公報、 特開平1-106435号公
報、特開平1-248625号公報)。
【0003】また、特開昭64-25439号公報には、BPSG、
PSG 等からなる層間絶縁膜からP、B等がCu配線中へ拡
散するのを防止するために、Cu配線の周囲をすべてをプ
ラズマSiO2、SiN 、TiN 等の拡散防止膜によって覆うも
のが開示されている。
【0004】
【発明が解決しようとする課題】半導体装置の高集積化
の進展とともに配線幅は縮小化され、今日ではサブミク
ロン(0.2〜0.3 μm)単位での配線加工が求められる。し
かしながら、上記従来技術には配線幅がそのようなサブ
ミクロン単位で配線加工する場合について配慮が特にさ
れていない。すなわち、 配線幅を0.3 μm 以下とするよ
うな製造プロセスでは平坦化のために、通常ECR-SiO2
O3-TEOS などの従来のPSG 等よりも高い酸化雰囲気で形
成される絶縁膜を使用することとなるが、この絶縁膜形
成時にCuもしくはCuを主成分とする合金からなる配線表
面が酸化してしまう不都合が生じている。さらに、その
ような製造プロセスでは配線裾部への絶縁膜の付まわり
が困難であり、必然的にこの部分にかかるストレスが大
きくなることから、配線裾部へクラック等が生じ易く製
品の信頼性低下の原因となっている。
【0005】また、 特開平1-106435号公報に示されるよ
うに、絶縁膜SiN を低温で形成する場合には、 Cu表面の
酸化は防止できる。しかし、 ここに示されるSiN 膜は応
力が高いため、 配線の膜剥がれ、 ストレスマイグレーシ
ョンによる断線等の問題が生じるのを避けられない。さ
らに、 特開昭64-25439号公報に記載のものは層間絶縁膜
からCu配線中への物質の拡散を防止することを目的とし
ているために、Cu配線の周囲がすべて拡散防止膜でによ
り覆われていなくてはならず、 またCu自身が絶縁膜中へ
の拡散しがちでありまたCuと絶縁膜との接着性も必ずし
も十分なものとはいえない。
【0006】また、 半導体装置の場合、 絶縁膜にスルー
ホールを形成することが必要となるが、フッ素系のガス
を使用してスルーホールを形成する場合にスルーホール
底部のCu配線の表面にはフッ化物が形成されることを避
けられない。このフッ化物はその後、 配線の腐食を生じ
させ、 配線の信頼性が著しく劣化する。本発明は上記の
ような従来技術の持つ不都合を解決することを目的とし
ており、より具体的には、CuもしくはCuを主成分とする
合金からなる配線を少なくとも1層有する薄膜半導体装
置において、配線と絶縁膜の接着性を高め、かつ配線を
酸化させることなく絶縁膜を形成し、かつ膜応力による
配線の膜剥がれ、ストレスマイグレーションによる断線
等の問題を解決することにより配線の信頼性を向上させ
ることを目的としている。
【0007】さらに、加工プロセス中の配線の酸化及び
腐食を防止し、積層配線における信頼性を向上させ、か
つ、Cu配線を配線幅 0.3μm 以下で加工するプロセスに
適用することを目的としている。
【0008】
【課題を解決するための手段】上記の課題を解決しかつ
目的を達成するために、 本発明は、半導体基板の絶縁膜
上に、導電性物質からなる配線層と絶縁層とが積層され
てなる薄膜半導体装置において、配線層の少なくとも1
層はCuもしくはCuを主成分とする合金からなり、絶縁層
は前記配線層側より非酸化物層及び酸化物層とが順次積
層された構造であり、かつ酸化物層の厚さは非酸化物層
の厚さより厚いことを特徴とする薄膜半導体装置を開示
する。
【0009】非酸化物層は窒化シリコンまたは窒化アル
ミニウムで構成し、酸化物層はSiO2,PSG,BPSG またはア
ルミナで構成することは好ましい態様である。さらに、
前記非酸化物層の厚さを10以上150nm 以下とすること、
特に、配線の側壁の形状を前記配線層下部の該絶縁膜あ
るいは絶縁層の一部まで続くように形成する場合には、
非酸化物層の厚さを、配線側壁の形状が続いている該下
部絶縁膜あるいは絶縁層に生じる段差より小さい厚さと
することにより、より目的を達成することが可能とな
る。
【0010】本発明はまた、半導体基板の絶縁膜上に、
少なくとも1層はCuもしくはCuを主成分とする合金から
なる導電性物質からなる配線層を形成する工程と、該配
線層に対し絶縁層を積層する工程とを有する薄膜半導体
装置の製造方法において、該絶縁層を積層する工程は、
非酸化物を形成する工程および該非酸化物層に対しさら
に酸化物層を該非酸化物層の厚さより厚く形成する工程
とを有するを特徴とする薄膜半導体装置の製造方法をも
開示する。
【0011】該非酸化物層を形成する前に配線表面をH2
もしくはNH3 プラズマ処理する工程をさらに有し、該工
程の後に、大気に接すること無く非酸化物層を形成する
ことは好ましい態様であり、それにより、非酸化物層と
配線の界面に酸化物が存在しないものを得ることがで
き、また、配線内部の酸素濃度を0.05wt% 以下とするこ
とができることにより、Cuの脆性の劣化が防止でき接着
性を向上できるとともに配線の信頼性をも向上できる。
【0012】さらに、水素を1%以上10% 以下含んだアル
ゴンと水素の混合ガスを用いたスパッタ法により配線層
を形成すると共に、 配線形成後にアニールを行うように
してもよく、その場合には、配線自身が水素を含むこと
によって配線内への酸素などの不純物の混入を抑制でき
ることに加え、アニールすることにより水素がCu表面に
拡散するため、 H2もしくはNH3 プラズマ処理と同様の効
果を得ることができる。
【0013】また、酸素を含んだ雰囲気中で反応性イオ
ンエッチングを行うことによりスルーホールを形成し、
スルーホール形成後、 該配線表面をH2もしくはNH3 プラ
ズマ処理した後にスルーホールを埋め込むことも好まし
い態様であり、その場合には、加工プロセス中特に絶縁
膜へのスルーホール形成時に配線が腐食されること及び
スルーホールと配線表面間に反応生成物が堆積すること
を防止できる。
【0014】本発明による配線層はその適用物に特に制
限はないが、LSI 用配線層であることは特に好適な態様
である。
【0015】
【作用】本発明においては、CuもしくはCuを主成分とす
る合金からなる配線と接する部分の絶縁層は非酸化物層
であるため、 非酸化物層形成時に配線の酸化は生じな
い。またその上の酸化物層は酸素を含む雰囲気で形成す
るが、 その際前記非酸化物層により配線の酸化を防止す
ることができる。また非酸化物層はその原子の結合状態
に起因し一般に応力が高いものであるが、非酸化物層は
薄く形成し、 その上に酸化物層を厚く形成することによ
り応力による膜剥がれ、 ストレスマイグレーション等の
問題も解決することができる。
【0016】さらに、前記配線層の形状が、その配線の
側壁を下部の絶縁膜あるいは絶縁層の一部まで連続的に
続くように形成したために、 非酸化物層はこの下部絶縁
膜あるいは絶縁層の一部まで連続的に形成される。これ
により、 非酸化物層が下部絶縁膜あるいは絶縁層と接触
する面積を増やすことが可能となり、非酸化物層と下部
絶縁膜あるいは絶縁層との接着力が向上することに加
え、ストレスのかかる裾部は絶縁層間の接着となるため
に例え裾部にクラックが生じた場合でもクラック先端の
到達部位は絶縁層の部分となり、全体の信頼性が向上す
る。好ましくは、配線層側壁の形状が続いている下部絶
縁膜あるいは絶縁層の厚さを10nm以上300nm以下とし、
かつ非酸化物層の厚さを前記絶縁膜あるいは下部絶縁層
に生じる段差より小さくすることにより、非酸化物層の
裾部にかかる力が小さくなりかつクラックが入りにくく
なる。
【0017】なお、ここで下部絶縁膜あるいは絶縁層の
段差を10nm以上300nm 以下としたのは、 非酸化物層は下
部絶縁膜あるいは絶縁層の厚さより薄く形成することが
好まし態様であるが、その際、非酸化物層の厚さが10nm
以下では形成条件の制御が困難でありまた絶縁膜として
の機能をもたないため10nm以上であることが必要であ
り、そのために、下部絶縁膜あるいは絶縁層の段差は10
nm以上であることが必要となる。また、300nm 以下とし
たのは、通常この種の半導体装置においてその層間絶縁
膜は最低でも1μm 程度の膜厚を持つものであるが、30
0nm以上の段差を形成した場合には絶縁性が劣化するた
めである。
【0018】また、非酸化物層の膜厚を150nm 以上とす
ると応力による膜剥がれが生じ易いことが実験的にた確
かめられており、したがって、非酸化物層の膜厚は10〜
150nmとするのが好ましい。これにより信頼性が向上す
る。また、 本発明では、 非酸化物層の形成前に配線表面
をH2もしくはNH3 プラズマ処理する。それにより配線表
面の酸化膜を除去することでき、 さらに同一チャンバ内
で非酸化物を形成するため非酸化物層と配線の界面に酸
化物が存在せず、接着性が向上するとともに配線の信頼
性も向上する。
【0019】一方、 配線内部の酸素濃度を0.05wt% 以下
とすることによりCuの靭性の劣化が防止できる。また、
配線自身に所定量の、好ましくは0.001wt%以上1wt%以下
の水素を含ませる場合には、配線内への酸素などの不純
物の混入を効果的に抑制することが可能となる。なお、
より高い濃度の水素を含有させた場合には配線の靭性が
劣化してしまうため水素濃度は0.001wt%以上1wt%以下で
あることがきわめて望ましい。さらに、配線内に水素を
含ませることにより、アニールにより水素がCu表面に拡
散するため表面の還元もでき、 H2もしくはNH3 プラズマ
処理と同様の効果を得ることができる。
【0020】また、通常半導体装置の製造において、絶
縁膜へのスルーホール形成はフッ素系のガスを用いた反
応性イオンエッチング(RIE) で行うが、 エッチングがス
ルーホール底部まで到達するとCuもしくはCuを主成分と
する合金からなる配線表面にフッ化物が形成されてしま
い、配線の信頼性が低下する恐れがある。しかしなが
ら、本発明によればRIE作業を酸素を含んだ雰囲気で行
うために配線表面には酸化物が形成されフッ化物の形成
が抑制できる。さらに、 スルーホール形成後H2プラズマ
処理を行うことにより形成された酸化物を除去できる。
【0021】
【実施例】以下、 本発明の詳細を図示の実施例により説
明する。図1は本発明により形成された配線の電流方向
に垂直な断面の形状を表す図、 図2はこの配線の形成プ
ロセスを示した図である。図示の実施例において、主配
線1はCuまたはCu合金、 非酸化物層2はp-SiN 、 酸化物
層3はp-SiO2よりなる。
【0022】この配線の形成法を図2を用い以下説明す
る。まず、Si基板4の上に熱酸化膜5を500nm 形成す
る。その上にスパッタ法によりCuまたはCu合金膜1を50
0nm 形成する(図2のa)。その上にホトリソグラフィ
技術によりレジストを形成し、ドライエッチング技術を
用いてCuまたはCu合金膜1をパターニングする。Cuまた
はCu合金膜のドライエッチングガスはSiCl4-N2を用い
る。この際に、ジャストエッチングより20〜30% 程度オ
ーバーエッチングを行い、 熱酸化膜5までパターニング
する。これにより熱酸化膜5は約100 〜150nm エッチン
グされる(図2のb)。パターニング後レジストをCF4
とO2の混合ガスを用いてプラズマアッシャで除去する。
なおここで酸素を用いるのはレジストのエッチング速度
を速くするためであり、CF4 のみで行っても差し支えな
い。
【0023】次に、この配線の表面をH2プラズマで処理
する。これによりレジスト除去時に酸化した配線表面が
還元される。H2プラズマで処理を行った後、同一チャン
バ内で10〜150nm 程度の微少厚さのSiN 膜2、好ましく
は、約50nm厚のSiN 膜2を形成する(図2のc)。SiN
膜2の形成を同一チャンバ内でかつSiH4、 NH3 、N2の混
合ガスにより行うことにより、H2プラズマで還元された
配線表面を清浄な状態に維持することができる。このた
めに、本発明においては、SiN 膜と配線との接着性がき
わめて良好となる。またSiN 膜は比較的高い応力を持つ
ものであるが、本実施例では50nmと薄いため配線に与え
る影響はきわめて少ない。
【0024】さらにこの実施例においては図3(a)に示す
ように、SiN 膜2の膜厚aを熱酸化膜5のうちオーバー
エッチングにより除去された部分の膜厚bより薄く(す
なわちa<b)形成している。これを、図3(b)に示すよ
うにSiN 膜厚aが熱酸化膜5のうちオーバーエッチング
により除去された部分の膜厚bより厚い場合( すなわち
a>b)比較すると、 本実施例のものにおいては、SiN
膜2の折曲部すなわち裾部Cが配線部1より下方の箇所
に位置し得るために、図3(b)に示すものよりも裾部Cに
かかるストレスが小さくなり、裾部Cにクラックは入り
にくくなる。
【0025】また、裾部Cにクラックが生じた場合であ
っても、(b)に示す形状のものにあってはクラックが容
易に配線部に達してしまい、そこよりCuの拡散が生じて
絶縁性の劣化が生じるが、 この実施例のものにあって
は、裾部Cに生じたクラックは下部絶縁層に達するのみ
でありCuの拡散は起こらない。したがって絶縁性の劣化
がきわめて生じ難い。
【0026】次に、このSiN 膜2上にSiO2膜3を約1μ
m 形成する(図2のd)。この時配線は酸化雰囲気にさ
らされるが、表面に形成した薄いSiN 膜2により配線自
身の酸化は防止される。このように形成した配線では、
配線1と絶縁膜(SiN 膜2及びSiO2膜3)との接着性も
良好でありかつ絶縁膜からの応力も低いことから、配線
全体の信頼性が大きく向上する。
【0027】なお、上記の実施例においては、Cuまたは
Cu合金膜(配線)1のパターニングにドライエッチング
技術を用いたものについて説明したが、パターニング手
段としてイオンミリング技術を用いても同様の効果を奏
し得ることは容易に理解されよう。また、非酸化物層と
しては窒化アルミニウムを、また、酸化物層としてはPS
G、BPSG、アルミナを用いても同様の効果を奏し得るこ
とも容易に理解されよう。
【0028】次に、本発明の他の実施例(実施例2)に
より形成した配線の断面形状を図4に示す。この実施例
において、配線の形成法は図2に示した第1の実施例の
ものとほぼ同様にして行なうが、 配線層1と熱酸化膜5
の間にバリア層6を設けた点において実施例1と異な
る。すなわち、この実施例では、熱酸化膜5上にTiN 膜
6を約100nm の厚さに反応性スパッタ法を用いて形成す
る。さらにスパッタ法によりCuまたはCu合金膜1を約50
0nm 厚に形成し、 その上にホトリソグラフィ技術により
レジストを形成した後、 イオンミリング技術を用いて C
u またはCu合金膜1とTiN 膜6とを同時にパターニング
する。この場合においても、第1の実施例と同様に、20
〜30% オーバーミリングを行い熱酸化膜5までパターニ
ングする。その後H2プラズマで処理し、SiN膜2、SiO膜
3をECRプラズマ法により形成する。
【0029】このように形成した配線にあっては、配線
と絶縁膜との接着性が一層良好となることに加え、TiN
膜6がバリア層として作用し配線膜の酸化を防止するこ
とから、配線全体の信頼性をさらに向上させることがで
きる。なお、上記の説明ではバリア層6としてTiN 膜に
ついて説明したが、TiN 以外に例えばMo、 W 、 TiW 、Ta
でも有効であることは容易に理解されよう。またCuまた
はCu合金膜1とTiN 膜6のパターニング手法について
も、第1の実施例の場合と同様に、ドライエッチング技
術を用いることが可能である。
【0030】次に、本発明のさらに他の実施例(実施例
3)により形成した配線の断面形状を図5に示す。この
実施例においても、配線の形成法は図2に示した第1の
実施例のものとほぼ同様にして行なうが、 バリア層とし
てMo膜7を有すること、 及び非酸化物層2の形成前にCu
もしくはCuを主成分とする合金からなる配線1の表面を
NH3 プラズマを用いて処理することにおいて実施例1の
ものと異なっている。
【0031】NH3プラズマで配線の表面を処理すること
により、配線の表面はH2プラズマで処理した場合と同様
に還元されることに加え、配線表面には図5、6に示す
ように表面に薄い窒化銅膜8が形成される。この実施例
のものにあっては、この後に同一チャンバ内でSiN 膜2
を形成するが、前述のようにSiN 膜2は還元性の雰囲気
中で形成されさらに配線表面には窒化銅8が存在するた
めに、配線は酸化されることはない。また、得られた製
品について、その配線表面のSIMS分析を行った結果を図
6に示す。図示のように、上記のような手段を講じた場
合に、絶縁膜中の窒素濃度が配線との界面で最も高くな
っており、そこからも、この実施例においては、SiN 膜
2と配線との接着性は一層向上することがわかる。
【0032】次に、本発明のさらに他の実施例(実施例
4)を説明する。この実施例は水素を含んだ雰囲気中で
成膜し、それにより形成した配線中にもある程度水素が
含有され、この水素によって配線表面を還元する点にお
いて、他の実施例(特に、実施例3)のものと異なって
いる。すなわち、この実施例において、まず、Si基板4
の上に熱酸化膜5を約500nm 厚に形成する。その上にMo
膜7を約100nm 厚にスパッタ法で形成する。さらにアル
ゴン(Ar)と水素(H2)の混合ガス雰囲気でスパッタ法によ
りCuまたはCu合金膜1を約 500nm形成する。その際、ガ
スの混合比はAr:H2=10:1で行うことが好ましいが、水素
が少なくとも0.1wt%以上含まれる雰囲気であれば下記に
示す一定の効果を奏することが可能である。このような
雰囲気でスパッタしたCuまたはCu合金膜1中には少なく
とも0.001wt%の水素が含まれる。その上にホトリソグラ
フィ技術によりレジストを形成し、 イオンミリング技術
を用いてCuまたはCu合金膜1とMo膜7をパターニングす
る。
【0033】パターニング後レジストをCF4 とO2の混合
ガスを用いてプラズマアッシャを除去する。次にこの配
線を真空中で所定の条件で、好ましくは、450 ℃×30mi
n でアニールを行う。配線膜1内部の水素は配線表面ま
で拡散する。これによりレジスト除去時に酸化した配線
表面が還元される。アニールを行った後、 同一チャンバ
内でSiN 膜2を約100 nm形成する。前述の理由から配線
膜1の表面の酸化はほぼ生じない。その後、 ECR プラズ
マ装置を用いてSiO2膜3を約1μm 形成する。従来のEC
R-SiO2を用いた絶縁膜では使用するガスが100%酸素であ
るため通常この雰囲気中に曝され場合、CuまたはCu合金
膜1は酸化されてしまう。しかし、この実施例によれば
配線表面は薄いSiN 膜でおおわれているため配線表面の
酸化は生じない。
【0034】図7は、本発明のさらに他の実施例(実施
例5)を示す断面図であり、上記した図5に基づく第3
の実施例を例にとり、その構成を多層配線構造としたも
のである。なお、1組の配線層及び絶縁膜層の形成プロ
セスは図2に示す実施例のものに準じて行う。この実施
例の半導体装置は、以下のようにして製造される。すな
わち、図2のdに示されるようにSiO2膜3を約1μm の
厚さに形成後、エッチバックもしくはSpin On Glass(SO
G)技術を用いて平坦化を行う。平坦化後ホトリソグラフ
ィ技術によりレジストを形成し、 反応性イオンエッチン
グ(RIE) 技術を用いて絶縁膜へスルーホール9を形成す
る。エッチングガスはCF4と酸素の混合ガス(CF4:O2=1:
1)を使用する。この際CF4 のかわりにSF6 を使用しても
よい。
【0035】図8は、従来例における配線断面と実施例
5における配線表面のXPS 分析結果を示している。従
来、この種の反応性イオンエッチング(RIE) 技術を用い
た絶縁膜へのスルーホール9の形成にはエッチングガス
としてCF4 あるいはSF6 を単独で用いていたために、 エ
ッチングがスルーホール底部まで到達するとCuもしくは
Cuを主成分とする合金からなる配線1の表面に図8(a)に
示すようにフッ化物が形成されてしまい、 配線の信頼性
が低下してしまう不都合を有していた。
【0036】この実施例においては、RIE を酸素を含ん
だ雰囲気で行うため配線表面には図8(b)に示すように酸
化物が形成され、フッ化物の形成が抑制できる。さら
に、 スルーホール形成後、H2プラズマ処理を行うことに
より形成した酸化物は除去できる。このスルーホールに
CVD 法によりCuを埋め込む。コンタクト部はH2プラズマ
処理されており、 かつCu/Cu であるため界面の問題(拡
散、 導通不良等)は生じない。
【0037】本発明により製造される半導体装置は、上
述のようにその配線をすべてCuもしくはCuを主成分とす
る合金より形成することができるため、低抵抗化が実現
でき、16M以降の64M、256MのLSI 用の配線と
してCuを適用することが可能となる。
【0038】
【発明の効果】本発明においては、 配線層側壁の形状を
下部絶縁層の一部までつづいた構造とし、 かつ絶縁層を
薄い非酸化物層とこれより厚い酸化物層からなる2 層構
造とすることにより、 CuもしくはCuを主成分とする合金
からなる配線層の酸化を防止でき、 かつ配線と絶縁膜の
接着性も向上できる。さらにストレスによる絶縁層のク
ラックの発生を防止し、さらに応力による配線の膜剥が
れ、 ストレスマイグレーションによる断線等の問題も解
決しかつ配線の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施例(実施例1)により形成した
半導体装置の電流方向に垂直な面の断面図。
【図2】実施例1における半導体装置の形成プロセスを
示す概念図。
【図3】実施例1により形成した半導体装置の配線側壁
の形状と従来例との比較を示す断面図。
【図4】実施例2により形成した半導体装置の電流方向
に垂直な面の断面図。
【図5】実施例3により形成した半導体装置の電流方向
に垂直な面の断面図。
【図6】実施例3における配線表面のSIMS分析結果を示
す図。
【図7】実施例5により形成した半導体装置の電流方向
に垂直な面の断面図。
【図8】実施例5における配線表面のXPS 分析結果を示
す図。
【符号の説明】
1 …主配線、2…非酸化物層、3…酸化物層、4…Si基板、5…
熱酸化膜、6…TiN 膜、 7…Mo膜、8…窒化物層、9…スルーホール

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の絶縁膜上に、導電性物質か
    らなる配線層と絶縁層とが積層されてなる薄膜半導体装
    置において、配線層の少なくとも1層はCuもしくはCuを
    主成分とする合金からなり、絶縁層は前記配線層側より
    非酸化物層、酸化物層が順次積層された構造であり、か
    つ酸化物層の厚さは非酸化物層の厚さより厚いことを特
    徴とする薄膜半導体装置。
  2. 【請求項2】 請求項1記載の薄膜半導体装置におい
    て、非酸化物層は窒化シリコンまたは窒化アルミニウム
    であり、酸化物層はSiO2,PSG,BPSG またはアルミナであ
    ることを特徴とする薄膜半導体装置。
  3. 【請求項3】 請求項1または2記載の薄膜半導体装置
    において、前記非酸化物層の厚さは10以上150nm 以下で
    あることを特徴とする薄膜半導体装置。
  4. 【請求項4】 請求項1ないし3いずれか記載の薄膜半
    導体装置において、 配線の側壁の形状は前記配線層下部
    の該絶縁膜あるいは絶縁層の一部まで続いていることを
    特徴とする薄膜半導体装置。
  5. 【請求項5】 請求項4記載の薄膜半導体装置におい
    て、非酸化物層の厚さは、配線側壁の形状が続いている
    該下部絶縁膜あるいは絶縁層に生じる段差より小さい厚
    さであることを特徴とする薄膜半導体装置。
  6. 【請求項6】 請求項1ないし5いずれか記載の薄膜半
    導体装置において、前記配線層と絶縁層との界面の少な
    くとも一部に窒化銅膜が存在することを特徴とする薄膜
    半導体装置。
  7. 【請求項7】 請求項1ないし6いずれか記載の薄膜半
    導体装置において、絶縁層は水素を含有しており、その
    濃度が前記配線層との界面でもっとも高いことを特徴と
    する薄膜半導体装置。
  8. 【請求項8】 請求項1ないし7いずれか記載の薄膜半
    導体装置において、絶縁層中の窒素は膜厚方向に濃度勾
    配を有し、 前記配線層との界面で濃度がもっとも高いこ
    とを特徴とする薄膜半導体装置。
  9. 【請求項9】 請求項1ないし8いずれか記載の薄膜半
    導体装置において、前記非酸化物層はさらに酸素を含有
    しており、その濃度が0.05wt% 以下であることを特徴と
    する薄膜半導体装置。
  10. 【請求項10】 請求項1ないし9いずれか記載の薄膜半
    導体装置において、配線層の酸素濃度が、0.05wt% 以下
    であることを特徴とする薄膜半導体装置。
  11. 【請求項11】 請求項1ないし10いずれか記載の薄膜
    半導体装置において、配線層はさらに水素を有してお
    り、その濃度は0.001wt%以上1wt% 以下であることを特
    徴とする薄膜半導体装置。
  12. 【請求項12】 半導体基板の絶縁膜上に、少なくとも1
    層はCuもしくはCuを主成分とする合金からなる導電性物
    質からなる配線層を形成する工程と、該配線層に対し絶
    縁層を積層する工程とを有する薄膜半導体装置の製造方
    法において、該絶縁層を積層する工程は、非酸化物を形
    成する工程および該非酸化物層に対しさらに酸化物層を
    該非酸化物層の厚さより厚く形成する工程とを有するを
    特徴とする薄膜半導体装置の製造方法。
  13. 【請求項13】 該非酸化物層を形成する前に配線表面を
    H2もしくはNH3 プラズマ処理する工程をさらに有し、該
    工程の後に、大気に接すること無く非酸化物層を形成す
    ることを特徴とする、請求項12記載の薄膜半導体装置
    の製造方法。
  14. 【請求項14】 水素を1%以上10% 以下含んだアルゴンと
    水素の混合ガスを用いたスパッタ法によりCuもしくはCu
    を主成分とする合金からなる配線層を形成すると共に、
    さらに配線形成後にアニールを行う工程をさらに有する
    ことを特徴とする請求項12ないし13いずれか記載の
    薄膜半導体装置の製造方法。
  15. 【請求項15】 酸素を含んだ雰囲気中で反応性イオンエ
    ッチングを行うことによりスルーホールを形成する工
    程、スルーホール形成後、 該配線表面をH2もしくはNH3
    プラズマ処理した後にスルーホールを埋め込む工程、と
    をさらに有することを特徴とする請求項12ないし14
    いずれか記載の薄膜半導体装置の形成方法。
  16. 【請求項16】 配線層がLSI 用配線層であることを特徴
    とする請求項1ないし11いずれか記載の半導体装置。
JP30800691A 1991-11-22 1991-11-22 薄膜半導体装置及びその製造方法 Pending JPH05144811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30800691A JPH05144811A (ja) 1991-11-22 1991-11-22 薄膜半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30800691A JPH05144811A (ja) 1991-11-22 1991-11-22 薄膜半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05144811A true JPH05144811A (ja) 1993-06-11

Family

ID=17975760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30800691A Pending JPH05144811A (ja) 1991-11-22 1991-11-22 薄膜半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05144811A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積
JP2002530845A (ja) * 1998-11-17 2002-09-17 アプライド マテリアルズ インコーポレイテッド プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2003530694A (ja) * 2000-04-11 2003-10-14 マイクロン テクノロジー インコーポレイテッド 銅保護層及び熱伝導体としての窒化アルミニウムの使用
JP2007065689A (ja) * 2006-11-15 2007-03-15 Lg Philips Lcd Co Ltd 電子機器用基板及びその製造方法と電子機器
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
WO2011125928A1 (ja) * 2010-04-01 2011-10-13 ローム株式会社 半導体装置およびその製造方法
US8183150B2 (en) 1998-11-17 2012-05-22 Applied Materials, Inc. Semiconductor device having silicon carbide and conductive pathway interface
JP2017503432A (ja) * 2014-01-15 2017-01-26 エプコス アクチエンゲゼルシャフトEpcos Ag 電子音響フィルタおよび電子音響フィルタを製造する方法。
US9780032B2 (en) 2015-12-25 2017-10-03 Shinko Electric Industries Co., Ltd. Wiring substrate
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積
US8183150B2 (en) 1998-11-17 2012-05-22 Applied Materials, Inc. Semiconductor device having silicon carbide and conductive pathway interface
JP2010212694A (ja) * 1998-11-17 2010-09-24 Applied Materials Inc プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2002530845A (ja) * 1998-11-17 2002-09-17 アプライド マテリアルズ インコーポレイテッド プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
US6593660B2 (en) 1999-01-04 2003-07-15 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6261951B1 (en) 1999-01-04 2001-07-17 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP2003530694A (ja) * 2000-04-11 2003-10-14 マイクロン テクノロジー インコーポレイテッド 銅保護層及び熱伝導体としての窒化アルミニウムの使用
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2007065689A (ja) * 2006-11-15 2007-03-15 Lg Philips Lcd Co Ltd 電子機器用基板及びその製造方法と電子機器
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
WO2011125928A1 (ja) * 2010-04-01 2011-10-13 ローム株式会社 半導体装置およびその製造方法
US9425147B2 (en) 2010-04-01 2016-08-23 Rohm Co., Ltd. Semiconductor device
JP2017503432A (ja) * 2014-01-15 2017-01-26 エプコス アクチエンゲゼルシャフトEpcos Ag 電子音響フィルタおよび電子音響フィルタを製造する方法。
US9780032B2 (en) 2015-12-25 2017-10-03 Shinko Electric Industries Co., Ltd. Wiring substrate
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3648480B2 (ja) 半導体装置およびその製造方法
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
KR100319588B1 (ko) 배선구조의 형성방법
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JPH0936230A (ja) 半導体装置の製造方法
KR100380890B1 (ko) 반도체 장치 및 그 제조방법
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
JP2002203899A (ja) 銅相互接続構造の形成方法
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US7256122B2 (en) Method of fabricating semiconductor device
JPH10256372A (ja) 半導体装置の製造方法
JPH09172017A (ja) 半導体装置の製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH10209276A (ja) 配線形成方法
JP4752108B2 (ja) 半導体装置およびその製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JP2874216B2 (ja) 半導体装置およびその製造方法
US6522000B1 (en) Method for making a semiconductor device having copper conductive layers
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
JPH04296041A (ja) 半導体装置及びその製造方法
JP4152164B2 (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JP2674473B2 (ja) 配線構造
JPH11265934A (ja) 接続部の形成方法