JPH05122211A - Frame synchronization system - Google Patents
Frame synchronization systemInfo
- Publication number
- JPH05122211A JPH05122211A JP3279480A JP27948091A JPH05122211A JP H05122211 A JPH05122211 A JP H05122211A JP 3279480 A JP3279480 A JP 3279480A JP 27948091 A JP27948091 A JP 27948091A JP H05122211 A JPH05122211 A JP H05122211A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frame signal
- communication equipment
- signal
- subordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 230000001419 dependent effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はデータ通信を行う通信装
置の間でフレーム同期のための信号を使用し同期をとる
フレーム同期方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame synchronization system that uses a signal for frame synchronization between communication devices for data communication to perform synchronization.
【0002】[0002]
【従来の技術】従来、この種のフレーム同期方式を用い
る通信装置では、相手装置とのインタフェース部に、送
信側の装置内部から入力されるフレーム信号とは位相の
異なる独立のフレーム信号を発生させて、装置内部より
入力されるデータ等を同期させて、相手装置へ送信して
いる。2. Description of the Related Art Conventionally, in a communication apparatus using this type of frame synchronization method, an independent frame signal having a phase different from that of a frame signal input from the inside of the transmitting side apparatus is generated in an interface section with a counterpart apparatus. Then, the data and the like input from the inside of the device are synchronized and transmitted to the partner device.
【0003】[0003]
【発明が解決しようとする課題】上述した従来のフレー
ム同期方式では、送信側の装置内部より入力されるフレ
ーム信号やデータ等がインタフェース部で発生する独立
のフレーム信号と位相が異なるので、インタフェース部
において位相を合わせなければならず、インタフェース
部のハードウェアの量が多くなり、構成回路が複雑にな
るという欠点がある。In the above-described conventional frame synchronization method, the phase of the frame signal, data, etc. input from the inside of the device on the transmission side is different from the phase of the independent frame signal generated in the interface unit, so that the interface unit However, there is a drawback in that the phases must be matched, the amount of hardware in the interface section increases, and the configuration circuit becomes complicated.
【0004】[0004]
【課題を解決するための手段】本発明のフレーム同期方
式は、データ通信を行う通信装置の間でフレーム同期の
ための信号を使用し同期をとるフレーム同期方式におい
て、送信側の前記通信装置のインタフェース部に、この
通信装置の正常時に入力されるフレーム信号の位相及び
周期と同一の位相及び周期を有する従属フレーム信号を
記憶し発生させる手段を設け、前記送信側の通信装置の
内部が正常の場合には、前記フレーム信号に合わせた前
記従属フレーム信号を用い、前記送信側の通信装置の内
部障害により前記フレーム信号が中断した場合には、前
記手段に記憶されている従属フレーム信号をこの中断以
前と同じ位相と周期で出力しこの出力した従属フレーム
信号を用い、受信側の通信装置へ送信する構成である。A frame synchronization system of the present invention is a frame synchronization system that uses a signal for frame synchronization between communication devices that perform data communication to achieve synchronization. The interface unit is provided with means for storing and generating a subordinate frame signal having the same phase and cycle as the phase and cycle of the frame signal input during normal operation of the communication apparatus, so that the inside of the communication apparatus on the transmission side is normal. In this case, the subordinate frame signal matched with the frame signal is used, and when the frame signal is interrupted due to an internal failure of the communication device on the transmitting side, the subordinate frame signal stored in the means is interrupted. The configuration is such that the same phase and cycle as before are output, and the output dependent frame signal is used to transmit to the communication device on the receiving side.
【0005】[0005]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【0006】図1は本発明の一実施例の構成図である。
インタフェース部4は、フレーム位相記憶機能を有する
フレーム位相記憶部5と、クロック乗り換え機能を有す
るクロック乗り換え部6と、クロック信号を発生するイ
ンタフェース部クロック7とから構成されており、装置
内部3と共に通信装置1を構成している。通信装置1
は、通信相手先2と接続され、この通信装置1の正常時
に入力されるフレーム信号の位相及び周期と同一の位相
及び周期を有する従属フレーム,データ及びインタフェ
ースクロックを送信し、フレーム同期方式により通信を
行っている。FIG. 1 is a block diagram of an embodiment of the present invention.
The interface unit 4 includes a frame phase storage unit 5 having a frame phase storage function, a clock transfer unit 6 having a clock transfer function, and an interface unit clock 7 for generating a clock signal, and communicates with the inside 3 of the apparatus. The device 1 is configured. Communication device 1
Is connected to the communication partner 2 and transmits a dependent frame having the same phase and cycle as the phase and cycle of the frame signal input during normal operation of the communication device 1, data and an interface clock, and communicates by the frame synchronization method. It is carried out.
【0007】次に本発明の動作について説明する。イン
タフェース部4には装置内部3からデータ,フレーム及
びクロックが入力される。インタフェース部4に入力さ
れたデータ,フレーム及びクロックはクロック乗り換え
部6によってインタフェース部クロック7のクロックに
乗り換える。インタフェース部クロックに乗り換えたフ
レームは、フレーム位相記憶部5に入力される。Next, the operation of the present invention will be described. Data, frames and clocks are input to the interface unit 4 from the inside 3 of the device. The data, frame and clock input to the interface unit 4 are transferred to the clock of the interface unit clock 7 by the clock transfer unit 6. The frame changed to the interface clock is input to the frame phase storage unit 5.
【0008】フレーム位相記憶部5は、図2に示す通
り、インタフェース部クロックで動作するカウンタ8か
ら成り、入力されるフレームはカウンタ8のセット端子
Sに入力されていて、フレームごとにデータ端子Dに設
定してある設定値に従ってインタフェース部4が独自に
もつクロック7からの信号を端子CKを介し受信し入力
フレームと同じ位相で端子Qから従属フレームを出力す
る。As shown in FIG. 2, the frame phase storage unit 5 is composed of a counter 8 which operates on the clock of the interface unit. The input frame is input to the set terminal S of the counter 8 and the data terminal D is supplied for each frame. The interface unit 4 receives a signal from the clock 7 uniquely possessed by the interface unit 4 via the terminal CK according to the set value set in the above, and outputs the dependent frame from the terminal Q in the same phase as the input frame.
【0009】カウンタ8は、正常時に入力されるフレー
ム周期と同じ周期で従属フレームを出力する様になって
いて、装置内部3が障害となり入力フレームがとぎれて
データがセットされない時でも、正常時に記憶してある
この正常時と同じ周期、同じ位相で従属フレームを出力
する。又、装置内部3が正常に戻れば入力フレームも正
常に戻り、新しく入力されたフレームの位相に合わせた
従属フレームが出力される。The counter 8 outputs dependent frames at the same cycle as the frame cycle input during normal operation. Even if the internal frame 3 is interrupted and the input frame is interrupted and data is not set, the counter 8 is stored during normal operation. Dependent frames are output with the same period and the same phase as in the normal state. Further, when the inside of the apparatus 3 returns to normal, the input frame also returns to normal, and a dependent frame matching the phase of the newly input frame is output.
【0010】[0010]
【発明の効果】以上説明したように本発明は、フレーム
信号を使った同期方式を用いて通信を行う場合に装置内
部の障害によりフレーム信号がとぎれることなく、通信
相手先装置では送られてくるデータだけの判断により相
手先異常を知ることができるので、送信側の通信装置で
はハードウェア量の削減,構成回路の簡易化が可能とな
り、通信相手先装置では異常検出回路の簡易化ができる
という効果がある。As described above, according to the present invention, when communication is performed using the synchronization method using a frame signal, the frame signal is not interrupted by an internal failure of the device and is transmitted by the communication partner device. Since it is possible to know the other party's abnormality by judging only the data, it is possible to reduce the amount of hardware in the communication device on the transmission side and simplify the configuration circuit, and to simplify the abnormality detection circuit in the communication destination device. effective.
【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図2】図1におけるフレーム位相記憶部の構成例を示
す図である。FIG. 2 is a diagram showing a configuration example of a frame phase storage unit in FIG.
1 通信装置 2 通信相手先 3 装置内部 4 インタフェース部 5 フレーム位相記憶部 6 クロック乗り換え部 7 インタフェース部クロック 8 カウンタ 1 communication device 2 communication partner 3 device internal 4 interface unit 5 frame phase storage unit 6 clock transfer unit 7 interface unit clock 8 counter
Claims (1)
ム同期のための信号を使用し同期をとるフレーム同期方
式において、送信側の前記通信装置のインタフェース部
に、この通信装置の正常時に入力されるフレーム信号の
位相及び周期と同一の位相及び周期を有する従属フレー
ム信号を記憶し発生させる手段を設け、前記送信側の通
信装置の内部が正常の場合には、前記フレーム信号に合
わせた前記従属フレーム信号を用い、前記送信側の通信
装置の内部障害により前記フレーム信号が中断した場合
には、前記手段に記憶されている従属フレーム信号をこ
の中断以前と同じ位相と周期で出力しこの出力した従属
フレーム信号を用い、受信側の通信装置へ送信すること
を特徴とするフレーム同期方式。1. In a frame synchronization method for performing synchronization by using a signal for frame synchronization between communication devices that perform data communication, the interface unit of the communication device on the transmission side is input when the communication device is operating normally. Means for storing and generating a subordinate frame signal having the same phase and period as the phase and period of the frame signal to be generated, and when the inside of the communication device on the transmitting side is normal, the subordinate signal corresponding to the frame signal is provided. When a frame signal is used and the frame signal is interrupted due to an internal failure of the communication device on the transmitting side, the dependent frame signal stored in the means is output in the same phase and cycle as before the interruption, and is output. A frame synchronization method characterized in that a dependent frame signal is used and transmitted to a communication device on the receiving side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279480A JPH05122211A (en) | 1991-10-25 | 1991-10-25 | Frame synchronization system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279480A JPH05122211A (en) | 1991-10-25 | 1991-10-25 | Frame synchronization system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122211A true JPH05122211A (en) | 1993-05-18 |
Family
ID=17611636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3279480A Pending JPH05122211A (en) | 1991-10-25 | 1991-10-25 | Frame synchronization system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122211A (en) |
-
1991
- 1991-10-25 JP JP3279480A patent/JPH05122211A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036156A (en) | Data transmission line fault detecting circuit | |
| JPH05122211A (en) | Frame synchronization system | |
| JPH0282887A (en) | Picture voice transmission system | |
| JP3195832B2 (en) | Digital telephone equipment | |
| JPH03195144A (en) | Ring type local area network clock synchronization device | |
| JP2605051B2 (en) | Communication device | |
| JPH02306735A (en) | Data transmission/reception system | |
| JP2910933B2 (en) | Semiconductor device | |
| JPH04352535A (en) | Loop transmission line control system | |
| JPH0326124A (en) | Data transmission system | |
| KR0153681B1 (en) | Matching circuit of relay line connection device | |
| JPH04145566A (en) | Serial transferring circuit | |
| JPH0470148A (en) | Power line carrier communication control device | |
| JP2504213B2 (en) | Optical transmission device | |
| JPH0231906B2 (en) | ||
| JPH0637738A (en) | Data transmission error control system | |
| JPH04185135A (en) | Digital communication network stop bit adjustment device | |
| JPS5863257A (en) | Digital telephone terminal device | |
| JPH10105299A (en) | Switch | |
| JPH05216837A (en) | Time synchronism control system between computers | |
| JPS5842977B2 (en) | Synchronous circuit of PCM terminal equipment | |
| JPH01160125A (en) | Frame synchronizing system | |
| JPH04129340A (en) | Line changeover system | |
| JPH02226092A (en) | Data communication system | |
| JPH04656A (en) | Semiconductor integrated circuit |