[go: up one dir, main page]

JPH05121401A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05121401A
JPH05121401A JP30663991A JP30663991A JPH05121401A JP H05121401 A JPH05121401 A JP H05121401A JP 30663991 A JP30663991 A JP 30663991A JP 30663991 A JP30663991 A JP 30663991A JP H05121401 A JPH05121401 A JP H05121401A
Authority
JP
Japan
Prior art keywords
layer
element isolation
semiconductor substrate
film layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30663991A
Other languages
Japanese (ja)
Inventor
Michio Negishi
三千雄 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30663991A priority Critical patent/JPH05121401A/en
Publication of JPH05121401A publication Critical patent/JPH05121401A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 簡便な選択酸化による素子分離手法を継承し
つつ、バーズビークが小さく、微細加工に適した変換差
の少ない素子分離領域を容易に製造することができる半
導体装置の製造方法を提供すること。 【構成】 半導体基板2の表面に、酸化薄膜層4を形成
する工程と、この酸化薄膜層4の表面に、酸化阻止層6
を所定のパターンで形成する工程と、この酸化阻止層6
で覆われていない半導体基板2の表面に、他の部分より
も酸化速度が速くなるダメージ層14を形成する工程
と、上記酸化阻止層6で覆われていない半導体基板の表
面を熱酸化して上記酸化薄膜層4より厚い酸化膜層から
なる素子分離領域10を形成する工程とを有する。
(57) [Abstract] [Purpose] Manufacturing a semiconductor device that inherits a simple element isolation method by selective oxidation and that can easily produce an element isolation region with a small bird's beak and a small conversion difference suitable for microfabrication. Providing a way. A process of forming an oxide thin film layer 4 on the surface of a semiconductor substrate 2 and an oxidation prevention layer 6 on the surface of the oxide thin film layer 4.
Forming a predetermined pattern, and the oxidation prevention layer 6
A step of forming a damage layer 14 on the surface of the semiconductor substrate 2 not covered with the oxide, the oxidation rate of which is faster than that of the other portion, and a step of thermally oxidizing the surface of the semiconductor substrate not covered with the oxidation prevention layer 6. And a step of forming an element isolation region 10 made of an oxide film layer thicker than the oxide thin film layer 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に、バーズビークの少ない微細加工に適した
素子分離領域を容易に得ることができる製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing an element isolation region suitable for microfabrication with few bird's beaks.

【0002】[0002]

【従来の技術】半導体装置では、シリコンなどで構成さ
れる半導体基板の表面に、多数の微細な半導体素子領域
が形成される。各半導体素子領域の間には、素子分離領
域を設け、各半導体素子領域を相互に素子分離する必要
がある。素子分離が完全でないと、各半導体素子領域間
でショートが生じ、半導体装置として良好に動作しない
おそれがある。したがって、半導体装置を製造する過程
には、素子分離領域を形成する過程が不可欠であり、半
導体装置の微細化に伴い、素子分離領域の微細化が求め
られている。
2. Description of the Related Art In a semiconductor device, a large number of fine semiconductor element regions are formed on the surface of a semiconductor substrate made of silicon or the like. It is necessary to provide an element isolation region between each semiconductor element region and to isolate each semiconductor element region from each other. If the element isolation is not perfect, a short circuit may occur between the semiconductor element regions, and the semiconductor device may not operate well. Therefore, in the process of manufacturing the semiconductor device, the process of forming the element isolation region is indispensable, and the miniaturization of the element isolation region is required along with the miniaturization of the semiconductor device.

【0003】半導体装置にの製造過程において、半導体
基板の表面に素子分離領域を設けるには、従来では次の
ようにして行っている。まず、シリコン製半導体基板の
表面に、熱酸化などの手段で比較的薄いシリコン酸化薄
膜層を形成し、その上にシリコン窒化膜層を形成する。
次に、素子分離パターンに合わせたレジストマスクをシ
リコン窒化膜層の表面にレジストプロセスにより形成
し、反応性イオンエッチング(RIE)などの手段でシ
リコン窒化膜層を選択除去する。そして、レジストマス
クを除去した後に、シリコン製半導体基板の表面を酸化
すると、シリコン窒化膜層の除去された部分の半導体表
面のみが選択的に酸化され、厚肉の酸化膜層となり、そ
の部分が素子分離領域となる。
In the manufacturing process of a semiconductor device, element isolation regions are provided on the surface of a semiconductor substrate in the conventional manner as follows. First, a relatively thin silicon oxide thin film layer is formed on the surface of a silicon semiconductor substrate by means of thermal oxidation or the like, and a silicon nitride film layer is formed thereon.
Next, a resist mask matching the element isolation pattern is formed on the surface of the silicon nitride film layer by a resist process, and the silicon nitride film layer is selectively removed by means of reactive ion etching (RIE) or the like. Then, after removing the resist mask, when the surface of the silicon semiconductor substrate is oxidized, only the semiconductor surface of the removed portion of the silicon nitride film layer is selectively oxidized to form a thick oxide film layer, and that portion is removed. It becomes an element isolation region.

【0004】その後、シリコン窒化膜を除去すれば、半
導体装置の製造過程における素子分離プロセスが終了す
る。素子分離プロセス後には、各半導体素子領域に、半
導体素子を形成するためのイオン注入あるいは各種機能
薄膜の形成プロセスが開始する。
After that, when the silicon nitride film is removed, the element isolation process in the manufacturing process of the semiconductor device is completed. After the element isolation process, ion implantation for forming a semiconductor element or a process of forming various functional thin films is started in each semiconductor element region.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置の製
造過程における素子分離プロセスで得られた素子分離領
域の要部断面を図5に示す。図示するように、シリコン
製半導体基板2の表面に形成してある比較的厚肉のシリ
コン酸化膜で構成される素子分離領域3の端部は、選択
酸化時に用いられるシリコン窒化膜層6の端部下方に潜
り込むように広がっている。このようにシリコン窒化膜
層6の下方に潜り込むように広がっている素子分離領域
の端部形状部分を、バーズビーク5と称する。
FIG. 5 shows a cross section of a main part of an element isolation region obtained by an element isolation process in a conventional semiconductor device manufacturing process. As shown in the figure, the end of the element isolation region 3 formed of a relatively thick silicon oxide film formed on the surface of the silicon semiconductor substrate 2 has an end of the silicon nitride film layer 6 used during the selective oxidation. It spreads so as to go under the department. The edge-shaped portion of the element isolation region that extends so as to sneak under the silicon nitride film layer 6 in this manner is referred to as a bird's beak 5.

【0006】バーズビーク5が生じるのは、半導体基板
の表面を選択的に熱酸化する際に、熱酸化がシリコン窒
化膜層6の端部下方にまで進行するためである。このバ
ーズビーク5の領域幅は狭いほど好ましい。バーズビー
ク5の領域幅が広いと、素子分離領域3の両側に形成さ
れる各半導体素子領域の面積を狭め、高集積化の妨げに
なるためである。また、バーズビーク5の領域幅が大き
いと、マスクの設計寸法値と、実際に形成される領域と
の差(変換差S1)が大きくなり、半導体回路の設計で
求めた所望の素子特性が得られないおそれがある。
The bird's beak 5 is generated because the thermal oxidation proceeds to the lower end portion of the silicon nitride film layer 6 when the surface of the semiconductor substrate is selectively thermally oxidized. The narrower the area width of the bird's beak 5, the better. This is because if the region width of the bird's beak 5 is wide, the area of each semiconductor element region formed on both sides of the element isolation region 3 is narrowed, which hinders high integration. Further, if the area width of the bird's beak 5 is large, the difference between the design dimension value of the mask and the area actually formed (conversion difference S1) becomes large, and the desired element characteristics obtained in the semiconductor circuit design can be obtained. There is a possibility that there is no.

【0007】特に、最近の非常に微細なデザインルー
ル、例えば0.5μm以下の設計ルール(ホトリソグラ
フィで形成される最小線幅、または最小ゲート長などで
定義される)においては、従来の方法で形成された素子
分離領域では、変換差S1が設計ルール長さに比較して
非常に大きく、実用的ではないという問題点を有してい
る。例えば、素子分離領域3の膜厚が3000オングス
トローム程度である場合には、従来の手法では、バーズ
ビーク5による変換差S1が0.05μm程度になり、
0.35μmの設計ルールでは、素子分離領域3の両側
で2×0.05μmの変換差が大きく影響し、所望の素
子性能が得られないという問題点を有している。
Particularly, in the recent very fine design rule, for example, a design rule of 0.5 μm or less (defined by the minimum line width formed by photolithography or the minimum gate length), the conventional method is used. In the formed element isolation region, the conversion difference S1 is very large as compared with the design rule length, which is not practical. For example, when the film thickness of the element isolation region 3 is about 3000 angstrom, the conversion difference S1 by the bird's beak 5 is about 0.05 μm in the conventional method.
The design rule of 0.35 μm has a problem in that the conversion difference of 2 × 0.05 μm on both sides of the element isolation region 3 has a great influence and desired element performance cannot be obtained.

【0008】本発明は、このような実状に鑑みてなさ
れ、簡便な選択酸化による素子分離手法を継承しつつ、
バーズビークが小さく、微細加工に適した変換差の少な
い素子分離領域を容易に製造することができる半導体装
置の製造方法を提供することを目的とする。
The present invention has been made in view of such circumstances, and while inheriting a simple element isolation method by selective oxidation,
An object of the present invention is to provide a method of manufacturing a semiconductor device, which has a small bird's beak and can easily manufacture an element isolation region having a small conversion difference and suitable for microfabrication.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面に、酸化薄膜層を形成する工程と、この酸化薄膜層の
表面に、酸化阻止層を所定のパターンで形成する工程
と、この酸化阻止層で覆われていない半導体基板の表面
に、他の部分よりも酸化速度が速くなるダメージ層を形
成する工程と、上記酸化阻止層で覆われていない半導体
基板の表面を熱酸化して上記酸化薄膜層より厚い酸化膜
層からなる素子分離領域を形成する工程とを有すること
を特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an oxide thin film layer on the surface of a semiconductor substrate, and a step of forming an oxide thin film layer on the surface of the oxide thin film layer. A step of forming an oxidation prevention layer in a predetermined pattern, a step of forming a damaged layer on the surface of the semiconductor substrate not covered with the oxidation prevention layer, the oxidation layer having a higher oxidation rate than other portions, and the oxidation prevention layer A step of thermally oxidizing the surface of the semiconductor substrate which is not covered by the step of forming an element isolation region made of an oxide film layer thicker than the oxide thin film layer.

【0010】[0010]

【作用】選択的な熱酸化によるバーズビークの発生原因
は、酸化を進行させるオキシダント、例えば酸素や水の
分子の拡散係数が、半導体基板の表面と酸化膜との界面
付近で非常に大きいことにある。本発明では、素子分離
領域が形成される半導体基板の表面に、予めダメージ層
を形成し、他の部分よりも酸化速度が速くなるようにし
てある。その結果、従来に比べてきわめて短い時間で所
望膜厚の酸化膜から成る素子分離領域を形成することが
可能になり、バーズビークの成長を大幅に抑制すること
が可能になる。したがって、バーズビークによる設計寸
法値に対する変換差をきわめて小さくすることができ、
最近の超微細な設計ルールに対応した素子分離領域を形
成することが可能になる。
The cause of generation of bird's beaks by selective thermal oxidation is that the diffusion coefficient of oxidants that promote oxidation, such as oxygen and water molecules, is very large near the interface between the surface of the semiconductor substrate and the oxide film. .. In the present invention, the damage layer is formed in advance on the surface of the semiconductor substrate on which the element isolation region is formed, so that the oxidation rate is higher than that of other portions. As a result, it becomes possible to form an element isolation region made of an oxide film having a desired film thickness in an extremely short time as compared with the related art, and it is possible to significantly suppress the growth of bird's beaks. Therefore, the conversion difference with respect to the design dimension value by bird's beak can be made extremely small,
It becomes possible to form an element isolation region corresponding to a recent ultra-fine design rule.

【0011】[0011]

【実施例】以下、本発明の一実施例に係る半導体装置の
製造方法について、図面を参照しつつ詳細に説明する。
図1〜4は本発明の一実施例に係る半導体装置の製造過
程を示す要部断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to an embodiment of the present invention will be described in detail below with reference to the drawings.
1 to 4 are cross-sectional views of essential parts showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【0012】図1に示すように、本発明の一実施例に係
る半導体装置の製造方法では、まず半導体基板2を準備
する。半導体基板2としては、特に限定されないが、例
えばシリコン製の半導体基板が用いられる。この半導体
基板2の表面には、酸化薄膜層4を成膜する。酸化薄膜
層4は、例えば、シリコン製半導体基板2の表面を熱酸
化して得られるシリコン酸化薄膜層である。この酸化薄
膜層4の膜厚は、特に限定されず、例えば半導体素子領
域に形成されるゲート絶縁膜を構成するのに十分に薄い
膜厚である。
As shown in FIG. 1, in a method of manufacturing a semiconductor device according to an embodiment of the present invention, first, a semiconductor substrate 2 is prepared. The semiconductor substrate 2 is not particularly limited, but a semiconductor substrate made of silicon, for example, is used. An oxide thin film layer 4 is formed on the surface of the semiconductor substrate 2. The oxide thin film layer 4 is, for example, a silicon oxide thin film layer obtained by thermally oxidizing the surface of the silicon semiconductor substrate 2. The film thickness of the oxide thin film layer 4 is not particularly limited and is, for example, a film thickness sufficiently thin to form a gate insulating film formed in a semiconductor element region.

【0013】この酸化薄膜層4の表面には、シリコン窒
化膜層などで構成される酸化阻止層6が形成される。酸
化阻止層6は、例えばCVD法などで成膜される。次
に、図2に示すように、素子分離パターンに合わせた所
定のパターンで、レジスト膜8を酸化阻止層6の表面に
成膜し、レジスト膜8で覆われていない酸化阻止層6
を、RIEなどを用いて選択的に除去する。その際に
は、半導体基板2の表面に形成してある酸化薄膜層4ま
では除去しない。
On the surface of the oxide thin film layer 4, an oxidation prevention layer 6 composed of a silicon nitride film layer or the like is formed. The oxidation prevention layer 6 is formed by, for example, a CVD method. Next, as shown in FIG. 2, a resist film 8 is formed on the surface of the oxidation prevention layer 6 in a predetermined pattern according to the element isolation pattern, and the oxidation prevention layer 6 not covered with the resist film 8 is formed.
Are selectively removed using RIE or the like. At this time, the oxide thin film layer 4 formed on the surface of the semiconductor substrate 2 is not removed.

【0014】次に、レジスト膜8で覆われていない半導
体基板2の表面に、イオン注入法などの手段で、不純物
イオン、好ましくはシリコンないし酸素のイオンを注入
し、半導体基板2の表面にダメージ層14を形成する。
イオン注入時における注入エネルギー及びドーズ量は、
特に限定されないが、厚さ3000オングストローム程
度の素子分離領域10を得るためには、半導体基板2の
表面から1500ないし2000オングストローム程度
の深さまで注入されるように決定される。具体的には、
シリコンをイオン注入するとして、注入エネルギーは、
70keV以下程度であり、ドーズ量は、1×1015
cm2以上程度が好ましい。
Next, impurity ions, preferably silicon or oxygen ions, are implanted into the surface of the semiconductor substrate 2 not covered with the resist film 8 by means such as an ion implantation method to damage the surface of the semiconductor substrate 2. Form the layer 14.
The implantation energy and dose during ion implantation are
Although not particularly limited, in order to obtain the element isolation region 10 having a thickness of about 3000 Å, it is determined to be implanted from the surface of the semiconductor substrate 2 to a depth of about 1500 to 2000 Å. In particular,
Assuming that silicon is ion-implanted, the implantation energy is
It is about 70 keV or less and the dose amount is 1 × 10 15 /
It is preferably about cm 2 or more.

【0015】このようなイオン注入を行うことで、レジ
スト膜8で覆われていない半導体基板2の表面には、非
晶質化されたダメージ層14が形成される。非晶質化さ
れたダメージ層14は、半導体基板2がシリコン単結晶
の場合には、この単結晶シリコンから成る半導体基板2
に対して、酸化速度が約2倍程度になる。
By performing such ion implantation, an amorphized damage layer 14 is formed on the surface of the semiconductor substrate 2 which is not covered with the resist film 8. When the semiconductor substrate 2 is a silicon single crystal, the amorphized damage layer 14 is made of the single crystal silicon.
On the other hand, the oxidation rate is approximately doubled.

【0016】次に、図3に示すように、レジスト膜8を
除去し、半導体基板2の表面を酸化雰囲気中で熱酸化す
ると、シリコン窒化膜層から成る酸化阻止層6により覆
われていない半導体基板2の表面が選択的に熱酸化さ
れ、シリコン酸化膜層からなる素子分離領域10が形成
される。このシリコン酸化膜層から成る素子分離領域1
0の膜厚は、特に限定されないが、約3000オングス
トローム程度である。このような膜厚の素子分離領域1
0を得るための熱酸化時間は、本実施例では、この部分
に予めダメージ層14が形成してあることから、従来に
比較して、理論的には約1/4程度の時間で済む。ダメ
ージ層14の酸化速度は、前述したように、他の部分の
半導体基板2に比較して、約2倍程度になるからであ
る。
Next, as shown in FIG. 3, the resist film 8 is removed, and the surface of the semiconductor substrate 2 is thermally oxidized in an oxidizing atmosphere, so that the semiconductor not covered with the oxidation blocking layer 6 made of a silicon nitride film layer. The surface of the substrate 2 is selectively thermally oxidized to form the element isolation region 10 made of a silicon oxide film layer. Element isolation region 1 made of this silicon oxide film layer
The film thickness of 0 is not particularly limited, but is about 3000 angstroms. Element isolation region 1 having such a film thickness
In the present embodiment, the thermal oxidation time for obtaining 0 is theoretically about 1/4 of the time in comparison with the conventional case because the damaged layer 14 is formed in this portion in advance. This is because the oxidation rate of the damage layer 14 is about twice as high as that of the semiconductor substrate 2 in other portions, as described above.

【0017】したがって、バーズビーク12の成長が抑
制され、バーズビーク12による設計値との変換差S2
(図4に図示)を著しく小さくできる。このため、素子
分離領域10の両側に位置する半導体基板2の表面に形
成される半導体素子領域が狭められることがなくなり、
半導体装置の高集積化が可能になる。しかも、本実施例
では、基本的には、熱酸化法により素子分離領域を形成
するようにしているので、製造工程が複雑でない。しか
も、熱酸化の前に、単にイオン注入法などにより、ダメ
ージ層14を形成するだけで、バーズビーク12の低減
が図れるので、製造工程の増大も少ない。
Therefore, the growth of the bird's beak 12 is suppressed, and the conversion difference S2 from the design value by the bird's beak 12 is reduced.
(Illustrated in FIG. 4) can be significantly reduced. Therefore, the semiconductor element regions formed on the surface of the semiconductor substrate 2 located on both sides of the element isolation region 10 are not narrowed,
High integration of a semiconductor device becomes possible. Moreover, in this embodiment, since the element isolation region is basically formed by the thermal oxidation method, the manufacturing process is not complicated. Moreover, since the bird's beak 12 can be reduced by simply forming the damaged layer 14 by the ion implantation method or the like before the thermal oxidation, the number of manufacturing steps is also small.

【0018】なお、熱酸化後には、図4に示すように、
酸化阻止層6が除去され、素子分離プロセスが終了す
る。素子分離プロセス後には、各半導体素子領域に、半
導体素子を形成するためのイオン注入あるいは各種機能
薄膜の形成プロセスが開始する。
After thermal oxidation, as shown in FIG.
The oxidation prevention layer 6 is removed, and the element isolation process is completed. After the element isolation process, ion implantation for forming a semiconductor element or a process of forming various functional thin films is started in each semiconductor element region.

【0019】本発明は、上述した実施例に限定されるも
のではなく、本発明の範囲内で種々に改変することがで
きる。例えば、ダメージ層を形成するための手段として
は、イオン注入に限らず、例えばドライエッチングなど
の手段を用いることが可能である。また、半導体基板2
としては、シリコン製半導体基板に限らず、その他の半
導体基板を用いることが可能である。さらに、酸化阻止
層6としては、シリコン窒化膜層に限定されず、その他
の薄膜を用いることが可能である。
The present invention is not limited to the above embodiments, but can be variously modified within the scope of the present invention. For example, the means for forming the damaged layer is not limited to ion implantation, and means such as dry etching can be used. In addition, the semiconductor substrate 2
The semiconductor substrate is not limited to a silicon semiconductor substrate, and other semiconductor substrates can be used. Further, the oxidation prevention layer 6 is not limited to the silicon nitride film layer, and other thin films can be used.

【0020】[0020]

【発明の効果】以上説明してきたように、本発明によれ
ば、素子分離領域が形成される半導体基板の表面に、予
めダメージ層を形成し、他の部分よりも酸化速度が速く
なるようにしてある。その結果、簡便な熱酸化手段によ
り、従来に比べてきわめて短い時間で、所望膜厚の酸化
膜から成る素子分離領域を形成することが可能になる。
しかも、本発明では、従来の手法と異なり、バーズビー
クの成長を大幅に抑制することが可能になる。したがっ
て、バーズビークによる設計寸法値に対する変換差をき
わめて小さくすることができ、最近の超微細な設計ルー
ルに対応した素子分離領域を、簡便な手法によりきわめ
て容易に形成することが可能になる。
As described above, according to the present invention, a damaged layer is formed in advance on the surface of a semiconductor substrate where an element isolation region is formed so that the oxidation rate is higher than that of other portions. There is. As a result, it becomes possible to form the element isolation region made of an oxide film having a desired film thickness by a simple thermal oxidation means in an extremely short time compared with the conventional case.
Moreover, in the present invention, unlike the conventional method, it is possible to significantly suppress the growth of bird's beaks. Therefore, the conversion difference with respect to the design dimension value due to the bird's beak can be made extremely small, and the element isolation region corresponding to the recent ultrafine design rule can be extremely easily formed by a simple method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体装置の製造過程
を示す要部断面図である。
FIG. 1 is a main-portion cross-sectional view showing the manufacturing process of a semiconductor device according to an embodiment of the invention.

【図2】本発明の一実施例に係る半導体装置の製造過程
を示す要部断面図である。
FIG. 2 is a sectional view of a key portion showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図3】本発明の一実施例に係る半導体装置の製造過程
を示す要部断面図である。
FIG. 3 is a sectional view of a key portion showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図4】本発明の一実施例に係る半導体装置の製造過程
を示す要部断面図である。
FIG. 4 is a sectional view of a key portion showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図5】従来例に係る半導体装置の製造方法で得られた
素子分離領域の要部断面図である。
FIG. 5 is a fragmentary cross-sectional view of an element isolation region obtained by a method for manufacturing a semiconductor device according to a conventional example.

【符号の説明】[Explanation of symbols]

2…半導体基板 4…酸化薄膜層 6…酸化阻止層 10…素子分離領域 12…バーズビーク 14…ダメージ層 2 ... Semiconductor substrate 4 ... Oxide thin film layer 6 ... Oxidation prevention layer 10 ... Element isolation region 12 ... Bird's beak 14 ... Damage layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に、酸化薄膜層を形成
する工程と、 この酸化薄膜層の表面に、酸化阻止層を所定のパターン
で形成する工程と、 この酸化阻止層で覆われていない半導体基板の表面に、
他の部分よりも酸化速度が速くなるダメージ層を形成す
る工程と、 上記酸化阻止層で覆われていない半導体基板の表面を熱
酸化して上記酸化薄膜層より厚い酸化膜層からなる素子
分離領域を形成する工程とを有する半導体装置の製造方
法。
1. A step of forming an oxide thin film layer on the surface of a semiconductor substrate, a step of forming an oxidation inhibiting layer in a predetermined pattern on the surface of this oxide thin film layer, and a step of not being covered with this oxidation inhibiting layer. On the surface of the semiconductor substrate,
A step of forming a damaged layer having an oxidation rate higher than that of other portions, and an element isolation region formed of an oxide film layer thicker than the oxide thin film layer by thermally oxidizing the surface of the semiconductor substrate not covered with the oxidation prevention layer And a step of forming a semiconductor device.
【請求項2】 上記ダメージ層は、イオン注入法により
形成される請求項1に記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the damaged layer is formed by an ion implantation method.
JP30663991A 1991-10-25 1991-10-25 Manufacture of semiconductor device Pending JPH05121401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30663991A JPH05121401A (en) 1991-10-25 1991-10-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30663991A JPH05121401A (en) 1991-10-25 1991-10-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05121401A true JPH05121401A (en) 1993-05-18

Family

ID=17959523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30663991A Pending JPH05121401A (en) 1991-10-25 1991-10-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05121401A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant

Similar Documents

Publication Publication Date Title
US4333964A (en) Method of making integrated circuits
JP3390208B2 (en) Semiconductor device manufacturing method
US5358893A (en) Isolation method for semiconductor device
JPS6228578B2 (en)
JP2531480B2 (en) Method for manufacturing semiconductor device
JPH0689884A (en) Element isolation method of semiconductor device
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
JPS63299144A (en) Method of separating interface sealed by oxide protective layer for pad
JPH0628282B2 (en) Method for manufacturing semiconductor device
JPH02288359A (en) Method of forming one conductivity type well in silicon substrate
JP3178416B2 (en) Method for manufacturing semiconductor device
JPH098020A (en) Method for manufacturing semiconductor device
JPH05121401A (en) Manufacture of semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH0897202A (en) Method for manufacturing semiconductor device
JP2788889B2 (en) Separation forming method in semiconductor device
KR100336567B1 (en) Device Separation Method in Semiconductor Devices
JPH04267336A (en) Manufacture of semiconductor device
US6255188B1 (en) Method of removing a polysilicon buffer using an etching selectivity solution
KR0162138B1 (en) Element isolation method of semiconductor apparatus
KR100418299B1 (en) Method for forming field oxide layer of semiconductor device
JPH04155829A (en) Manufacturing method of semiconductor device
JPH06151834A (en) Manufacture of semiconductor device
JP2602142B2 (en) Method for manufacturing semiconductor device
JP3042804B2 (en) Element isolation method and semiconductor device