[go: up one dir, main page]

JPH0456321B2 - - Google Patents

Info

Publication number
JPH0456321B2
JPH0456321B2 JP59153589A JP15358984A JPH0456321B2 JP H0456321 B2 JPH0456321 B2 JP H0456321B2 JP 59153589 A JP59153589 A JP 59153589A JP 15358984 A JP15358984 A JP 15358984A JP H0456321 B2 JPH0456321 B2 JP H0456321B2
Authority
JP
Japan
Prior art keywords
control
time
data
segment
control pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59153589A
Other languages
Japanese (ja)
Other versions
JPS6132105A (en
Inventor
Hisao Sudo
Yukio Mizoguchi
Kazuo Toyotake
Hiroyuki Sekine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RKC Instrument Inc
Original Assignee
Rika Kogyo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rika Kogyo Inc filed Critical Rika Kogyo Inc
Priority to JP15358984A priority Critical patent/JPS6132105A/en
Publication of JPS6132105A publication Critical patent/JPS6132105A/en
Publication of JPH0456321B2 publication Critical patent/JPH0456321B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、熱処理炉の温度や、その他各種の制
御対象の制御量の制御パターンをプログラム設定
するためのプログラム設定装置に関し、さらに詳
細には、そのようなプログラム設定装置におい
て、制御パターンの進行に合わせてリレー等をオ
ンオフ制御するためのオンオフ制御信号の発生に
係わる改良に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a program setting device for program setting control patterns for the temperature of a heat treatment furnace and control variables of various other controlled objects. In such a program setting device, the present invention relates to an improvement related to the generation of an on/off control signal for controlling on/off of a relay or the like in accordance with the progress of a control pattern.

<従来の技術> プログラム設定装置においては、たとえば熱処
理炉に目標値として与えるための制御パターンに
従つた電圧または電流を発生すると同時に、補助
ヒータ、冷却機、表示灯等の制御用リレー等をオ
ンオフさせるための複数のオンオフ制御信号を発
生する。このようなオンオフ制御信号を発生する
ためには、指定された各オンオフ制御信号のオン
時刻およびオフ時刻を記憶しておき、その指定時
刻の到来を検知して各オンオフ制御信号の状態
(オン状態またはオフ状態)を制御する必要があ
る。
<Prior art> In a program setting device, for example, a voltage or current is generated according to a control pattern to be given as a target value to a heat treatment furnace, and at the same time, control relays such as an auxiliary heater, a cooler, and an indicator light are turned on and off. generates multiple on/off control signals to In order to generate such on-off control signals, the on-time and off-time of each specified on-off control signal are memorized, and the arrival of the specified time is detected to determine the state of each on-off control signal (on state). or off state).

従来のプログラム設定装置においては、オンオ
フ制御信号のオン時刻およびオフ時刻を制御パタ
ーンの始点からの経過時間として指定させ、記憶
しておく。そして、制御パターンの始点からの経
過時間と、記憶している指定時間とを遂次比較
し、一致がとれた時に該当のオンオフ制御信号を
オンまたはオフする。
In the conventional program setting device, the on time and the off time of the on/off control signal are specified as the elapsed time from the start point of the control pattern and are stored. Then, the elapsed time from the start point of the control pattern is successively compared with the stored specified time, and when a match is found, the corresponding on/off control signal is turned on or off.

第2図に具体例を示し説明する。この図におい
て、Pは5つのセグメント〜から成る制御パ
ターン(ここでは電圧のパターン)であり、S
1,S2,S3はオンオフ制御信号である。この
場合、オンオフ制御信号S1については、オン時
刻として0分、オフ時刻として30分がそれぞれを
指定され、記憶される。他のオンオフ制御信号S
2,S3についても同様である。そしてプログラ
ム設定装置は、制御パターンPの実行開始からの
経過時間と各オンオフ制御信号について記憶して
いる指定時間とを遂次比較することにより、各オ
ンオフ制御信号をオンまたはオフする。
A specific example will be shown and explained in FIG. In this figure, P is a control pattern (here, a voltage pattern) consisting of five segments, and S
1, S2, and S3 are on/off control signals. In this case, for the on/off control signal S1, 0 minutes as the on time and 30 minutes as the off time are respectively designated and stored. Other on/off control signals S
The same applies to 2 and S3. Then, the program setting device turns each on/off control signal on or off by successively comparing the elapsed time from the start of execution of the control pattern P with the specified time stored for each on/off control signal.

<発明の解決しようとする問題点> さて、第2図のオンオフ制御信号S3の場合、
オン時刻として90分、オフ時刻として245分を指
定することになるが、その指定時間を求めるため
に、制御パターンPの始点からの時間の累積加算
(30+60=90、30+60+25+90+50=255)を行わ
なければならず、指定作業が煩雑であり、また問
違いが起りやすい。これは、オンオフ制御信号の
数が多く、それぞれのオンオフ制御信号を複数回
オン、オフさせる場合はさらに顕著である。
<Problems to be solved by the invention> Now, in the case of the on/off control signal S3 in FIG.
We will specify 90 minutes as the on time and 245 minutes as the off time, but in order to find the specified time, we must perform cumulative addition of the time from the start point of control pattern P (30 + 60 = 90, 30 + 60 + 25 + 90 + 50 = 255). However, the specification process is complicated and mistakes are likely to occur. This is even more noticeable when there are a large number of on/off control signals and each on/off control signal is turned on and off multiple times.

また、指定時間はかなり長くなるため、指定時
間データの記憶にかなり大きなメモリ領域が必要
であり、また、それを表示するために表示桁数の
多い大型の表示器が必要となる。これは、装置の
コスト上昇の要因となる。
Furthermore, since the designated time is quite long, a fairly large memory area is required to store the designated time data, and a large display with a large number of display digits is required to display it. This causes an increase in the cost of the device.

さらに、そのような長い指定時間データと、制
御パターンの始点からの経過時間データ(これは
担当に長くなる可能性がある)とを比較すること
になるから、そのための演算が複雑になる。その
比較演算をハードウエアで実行しようとすると、
ハードウエアの複雑化を招き、またソフトウエア
で実行しようとすると、演算時間の増大を招く。
Furthermore, since such long specified time data must be compared with elapsed time data from the start point of the control pattern (which may be quite long), calculations for this purpose become complicated. If you try to perform that comparison operation in hardware,
This results in increased complexity of hardware, and if it is attempted to be executed using software, calculation time will increase.

このようなオンオフ制御信号の発生に関する問
題点を解決することが、本発明の目的である。
It is an object of the present invention to solve the problems related to the generation of such on/off control signals.

<問題点を解決するための手段> 上述の従来技術の問題点を解決するために、本
発明によるプログラム設定装置には、第1図の概
念図に示されるように、各オンオフ制御信号のオ
ン時刻の情報を、オンオフ制御信号がスタートす
る時刻に対応する該制御パターンのセグメントの
番号と同セグメントの始点からの経過時間との組
み合せから成る制御データとして入力するととも
に、オフ時刻の情報を、オンオフ制御信号がスト
ツプする時刻に対応する該制御パターンのセグメ
ントの番号と同セグメントの始点からの経過時間
との組み合せから成る制御データとして入力する
ための入力手段aと、該入力手段により入力され
た制御データを記憶するためのデータ記憶手段b
は、制御パターンの進行中に、データ記憶手段b
に記憶されている制御データと制御パターンの実
行中セグメントの番号および同セグメントの始点
からの経過時間とを繰り返し比較するデータ比較
手段cと、その比較の結果にしたがつて各オンオ
フ制御信号の状態を制御する信号状態制御手段d
とが設けられる。
<Means for Solving the Problems> In order to solve the above-mentioned problems of the prior art, the program setting device according to the present invention has a method for controlling each on/off control signal, as shown in the conceptual diagram of FIG. Time information is input as control data consisting of a combination of the segment number of the control pattern corresponding to the start time of the on/off control signal and the elapsed time from the start point of the segment, and the off time information is input as control data for the on/off control signal. an input means a for inputting control data consisting of a combination of the number of a segment of the control pattern corresponding to the time at which the control signal stops and the elapsed time from the start point of the segment; and the control input by the input means. Data storage means b for storing data
During the progress of the control pattern, the data storage means b
a data comparison means (c) that repeatedly compares the control data stored in the control pattern with the number of the currently executing segment of the control pattern and the elapsed time from the start point of the same segment, and the state of each on/off control signal according to the result of the comparison; signal state control means d for controlling
and is provided.

<作用> このような構成であるから、たとえば第2図の
オンオフ制御信号S3の場合、従来のような面倒
な計算を行うことなく、オン時刻のセグメント番
号3と同セグメントの始点からの経過時間0分、
オフ時刻のセグメント番号5と同セグメントの始
点からの経過時間50分を、制御データとして直ち
に入力手段aより入力できる。制御データに含ま
れる時間はセグメントの始点からの経過時間であ
り、それは制御パターンの始点からの経過時間よ
り一般に相当に短いから、制御データ長も短縮さ
れる。従つて、データ記憶手段bの制御データの
ためのメモリ領域は削減され、また、データ比較
手段cの比較演算は単純化、高速化される。
<Function> With such a configuration, for example, in the case of the on/off control signal S3 in FIG. 0 minutes,
Segment number 5 of the off time and the elapsed time of 50 minutes from the start point of the same segment can be immediately input as control data from the input means a. Since the time included in the control data is the elapsed time from the start point of the segment, which is generally much shorter than the elapsed time from the start point of the control pattern, the length of the control data is also reduced. Therefore, the memory area for control data of the data storage means b is reduced, and the comparison operation of the data comparison means c is simplified and speeded up.

<実施例> 以下、本発明の一実施例について説明する。<Example> An embodiment of the present invention will be described below.

第3図は、本発明によるプログラム設定装置の
概略ブロツク図である。この図において、1はマ
イクロコンピユータである。これは、CPU(中央
処理部)2、処理プログラムがが格納された
ROM(読出専用メモリ)3、制御パターンの決
定パラメータやオンオフ制御信号に関する制御デ
ータ、演算の中間データ等を格納するための
RAM(随時読出書込メモリ)4、それに外部と
のインターフエイスをとるための入力ポート5と
出力ポート6から成る一般的な構成のものであ
る。後述の制御パターンの生成、データ比較判定
等の処理は、ROM3内の処理プログラムおよび
RAM4内のデータに従つてCPU2で実行され
る。
FIG. 3 is a schematic block diagram of a program setting device according to the present invention. In this figure, 1 is a microcomputer. This stores CPU (central processing unit) 2 and processing programs.
ROM (read-only memory) 3, for storing control pattern determination parameters, control data related to on/off control signals, intermediate data of calculations, etc.
It has a general configuration consisting of a RAM (random read/write memory) 4, an input port 5 and an output port 6 for interfacing with the outside. Processing such as control pattern generation and data comparison/judgment, which will be described later, is performed by the processing program in ROM3 and
It is executed by the CPU 2 according to the data in the RAM 4.

7はマイクロコンピユータ1にデータ等を入力
するためのキー入力装置であり、入力ポート5を
介してCPU2と接続されている。
7 is a key input device for inputting data etc. to the microcomputer 1, and is connected to the CPU 2 via the input port 5.

8は文字や数字等を表示するための表示器であ
り、出力ポート6を介してCPU2と接続されて
いる。この表示器8は、マイクロコンピユータ1
から与えられる表示データを一時的に保持するた
めのラツチを内蔵している。
8 is a display device for displaying characters, numbers, etc., and is connected to the CPU 2 via an output port 6. This display 8 is connected to the microcomputer 1
It has a built-in latch to temporarily hold the display data given by the controller.

3はデジタル/アナログ変換器であり、出力ポ
ート6を介してCPU2と接続されている。この
デジタル/アナログ変換器9は、マイクロコンピ
ユータ1から与えられる制御パターンデータを一
時的に内部のラツチに保持し、その制御パターン
データに対応するアナログ電圧(制御パターン電
圧)Vを出力する。
3 is a digital/analog converter, which is connected to the CPU 2 via an output port 6. This digital/analog converter 9 temporarily holds control pattern data given from the microcomputer 1 in an internal latch, and outputs an analog voltage (control pattern voltage) V corresponding to the control pattern data.

10は信号状態制御回路であり、出力ポート6
を介して与えられる指示に従つてオンオフ制御信
号S1,S2,……,Snをオンまたはオフする。
この信号状態制御回路10には、マイクロコンピ
ユータ1からの指示を一時的に保持するためのラ
ツチが内蔵されている。
10 is a signal state control circuit, and output port 6
The on/off control signals S1, S2, . . . , Sn are turned on or off according to instructions given via
This signal state control circuit 10 has a built-in latch for temporarily holding instructions from the microcomputer 1.

このプログラム設定装置の動作を以下に説明す
る。
The operation of this program setting device will be explained below.

まず、制御パターンのプログラミングを行うた
めに、キー入力装置7の特定キーを押すことによ
り、その旨をCPU2を指示する。そして、キー
入力装置7から制御パターンの決定パラメータと
して、従来と同様に制御パターンの各セグメント
の時間、勾配、レベルを入力する。入力されたパ
ラメータは、CPU2によつてRAM4の特定の領
域に格納される。この時、入力されたパラメータ
は表示器8へも送られ、表示される。
First, in order to program a control pattern, a specific key on the key input device 7 is pressed to instruct the CPU 2 to that effect. Then, the time, slope, and level of each segment of the control pattern are input as the control pattern determining parameters from the key input device 7, as in the conventional case. The input parameters are stored in a specific area of RAM 4 by CPU 2. At this time, the input parameters are also sent to the display 8 and displayed.

次に、キー入力装置7の特定キーを押すことに
より、制御データの入力をCPU2へ指示した後、
オンオフ制御信号S1,S2,……,Snの制御
データをキー入力装置7から順次入力する。この
制御データは、第4図に示すように、オンオフ制
御信号の設定通し番号P、オンオフ制御信号の番
号i(i=1,……,n)、それをオンする時刻の
セグメントの番号SGonと、同セグメントの始点
からの経過時間Ton、同オンオフ制御信号をオフ
する時刻のセグメントの番号SGoffと、同セグメ
ントの始点からの経過時間TOffから構成される。
この制御データは、第4図に示すように、CPU
2によりRAM4内の特定領域に入力順に格納さ
れ、同時に表示器8へ送られ表示される。なお、
制御データの入力順は任意である。
Next, after instructing the CPU 2 to input control data by pressing a specific key on the key input device 7,
Control data for on/off control signals S1, S2, . . . , Sn are input sequentially from the key input device 7. As shown in FIG. 4, this control data includes the setting serial number P of the on/off control signal, the number i (i=1,...,n) of the on/off control signal, the segment number SGon of the time when it is turned on, It consists of the elapsed time Ton from the starting point of the segment, the segment number SGoff at the time when the on/off control signal is turned off, and the elapsed time TOff from the starting point of the segment.
This control data is processed by the CPU as shown in Figure 4.
2, the data are stored in a specific area in the RAM 4 in the order of input, and simultaneously sent to the display 8 for display. In addition,
The input order of control data is arbitrary.

このような制御データは従来よりもかなり短縮
されるため、その記憶と表示に必要とされる
RAM4のメモリ領域および表示器8の表示桁数
を減らすことができる。
Such control data is much shorter than previously required for its storage and display.
The memory area of RAM 4 and the number of display digits of display 8 can be reduced.

以上のパラメータおよび制御データのRAM4
への格納と表示器8への転送は、そのための
ROM3内のプログラムをCPU2で実行すること
により為される。なお、RAM4はバツテリでバ
ツクアツプされており、装置電源が切断された後
も記憶内容は保存される。従つて、制御パターン
およびオンオフ制御信号を上述のようにして一度
プログラミングすれば、変更しない限り、再プロ
グラミンは不必要である。
RAM4 for the above parameters and control data
For storage and transfer to display unit 8,
This is done by executing the program in ROM3 with CPU2. Note that the RAM 4 is backed up by a battery, and its memory contents are preserved even after the device power is turned off. Therefore, once the control pattern and on/off control signals are programmed as described above, no reprogramming is necessary unless changed.

このようなプログラミングが済んでいるものと
して、キー入力装置7のスタートキーが押され、
スタート指示が入力ポート5を介してCPU2に
入力されると、CPU2はROM3内の制御御パタ
ーン生成プログラムの実行を開始し、RAM4内
のパラメータに従つて制御パターンの各時点の値
(制御パターンデータ)を遂次計算し、それを出
力ポート6を介して表示器8とデジタル/アナロ
グ変換9へ出力する。この処理は従来と同様でよ
いので、これ以上の詳細は説明しない。デジタ
ル/アナログ変換器9は入力された制御パターン
データに対応した制御パターン電圧Vを出力し、
また表示器8は制御パターンの値を表示する。
Assuming that such programming has been completed, the start key of the key input device 7 is pressed,
When a start instruction is input to the CPU 2 via the input port 5, the CPU 2 starts executing the control pattern generation program in the ROM 3, and generates the values at each point in time of the control pattern (control pattern data) according to the parameters in the RAM 4. ) is sequentially calculated and outputted to the display 8 and digital/analog converter 9 via the output port 6. Since this process may be the same as the conventional process, further details will not be described. The digital/analog converter 9 outputs a control pattern voltage V corresponding to the input control pattern data,
Further, the display 8 displays the value of the control pattern.

このような制御パターン生成処理の実行中に、
CPU2内において一定時間間隔でオンオフ制御
信号発生のための割り込みが起こる。この割り込
みが起こると、CPU2は制御パターン生成処理
を中断し、ROM3内のオンオフ制御信号発生処
理のプログラムを実行する。
During execution of such control pattern generation processing,
Interrupts occur within the CPU 2 at regular time intervals to generate on/off control signals. When this interrupt occurs, the CPU 2 interrupts the control pattern generation process and executes the program in the ROM 3 for the on/off control signal generation process.

第5図は、そのプログラムの簡略化したフロー
チヤートである。その処理内容を説明すれば、
CPU2は、RAM4から制御データを格納順に一
つずつ読み出し、そのセグメント番号SGonと現
在実行中のセグメントの番号SGrとの比較判定を
行う(ステツプ20)。SGr<SGonならば、ステツ
プ26へ飛び、CPU2は該当オンオフ制御信号の
オフ指示を信号状態制御回路10へ出し、同信号
をオフせしめる。なお、装置電源投入時に、オン
オフ制御信号S1,S2,……,Snはオフ状態
にリセツトされている。
FIG. 5 is a simplified flowchart of the program. If you explain the process,
The CPU 2 reads the control data one by one from the RAM 4 in the order in which they are stored, and compares and determines the segment number SGon with the segment number SGr currently being executed (step 20). If SGr<SGon, the process jumps to step 26, and the CPU 2 issues an instruction to turn off the corresponding on/off control signal to the signal state control circuit 10 to turn off the signal. Incidentally, when the device is powered on, the on/off control signals S1, S2, . . . , Sn are reset to the off state.

SGr<SGonでなければ、SGr=SGonの判定を
行う(ステツプ21)。判定結果がNOならばステ
ツプ23へ飛ぶ。判定結果がYESならば、現セグ
メントの始点からの経過時間Trと制御データの
Tonとの比較判定を行う(ステツプ22)。Tr≧
Tonでなければ、ステツプ26へ飛び、CPU2
は該当オンオフ制御信号のオフを信号状態制御回
路10に指示する。
If SGr<SGon, it is determined that SGr=SGon (step 21). If the determination result is NO, jump to step 23. If the judgment result is YES, the elapsed time Tr from the start point of the current segment and the control data
A comparison with Ton is made (Step 22). Tr≧
If it is not Ton, jump to step 26 and CPU2
instructs the signal state control circuit 10 to turn off the corresponding on/off control signal.

ステツプ22においてTr≧Tonであるならば、
またはステツプ21の判定結果がNOならば、SGr
とSGoffとの比較判定を行う(ステツプ23)。
SGr>SGoffならば、ステツプ26へ飛ぶ。SGr<
SGoffでないならば、SGr=SGoffの判定を行う
(ステツプ24)。判定結果がNOならばステツプ27
へ飛び、CPU2は該当オンオフ制御信号のオン
を信号状態制御回路19に指示する。
If Tr≧Ton in step 22, then
Or, if the judgment result in step 21 is NO, SGr
and SGoff (Step 23).
If SGr>SGoff, jump to step 26. SGr<
If it is not SGoff, it is determined that SGr=SGoff (step 24). If the judgment result is NO, step 27
Then, the CPU 2 instructs the signal state control circuit 19 to turn on the corresponding on/off control signal.

ステツプ24の判定結果がYESならば、Tr≧
Toffの判定を行い(ステツプ25)、判定結果が
NOならば該当オンオフ制御信号のオン指示を、
またYESならば、そのオフ指示を信号状態制御
回路10へ与える。
If the judgment result in step 24 is YES, Tr≧
Perform Toff judgment (step 25) and check the judgment result.
If NO, turn on the corresponding on/off control signal,
If YES, the off instruction is given to the signal state control circuit 10.

以上の処理を、RAM4に格納されている最後
の制御データまで終了すると、中断していた制御
パターン生成処理を再開する。
When the above processing is completed up to the last control data stored in the RAM 4, the interrupted control pattern generation processing is resumed.

このように、オンオフ制御信号に関する処理
は、制御パターン生成処理を中断して頻繁に行わ
れるため、その処理時間をできる限り短くする必
要がある。本発明によれば、制御データ、およ
び、それと比較すべきデータ(時間)は従来より
短縮されるから、本実施例のようにソフトウエア
によつて比較判定演算を実行しても、その処理時
間を十分短縮できる。また、ハードウエアで実行
する場合は、そのためのハードウエアが簡単にな
る。
In this way, processing related to on/off control signals is frequently performed by interrupting control pattern generation processing, so it is necessary to shorten the processing time as much as possible. According to the present invention, since the control data and the data (time) to be compared with it are shorter than in the past, even if the comparison judgment operation is executed by software as in this embodiment, the processing time is can be sufficiently shortened. Moreover, if it is executed by hardware, the hardware for that purpose becomes simple.

ここで、以上の説明から明らかなように、本実
施例においては、オンオフ制御信号のオフ期間に
繰り返しオフ指示が、オン期間に繰り返しオン指
示が出される。このようにすると、ノイズ等によ
り信号状態制御回路10が誤動作しても、直ちに
オンオフ制御信号を正常な状態に回復できる。
Here, as is clear from the above description, in this embodiment, an OFF instruction is repeatedly issued during the OFF period of the ON/OFF control signal, and an ON instruction is repeatedly issued during the ON period of the ON/OFF control signal. In this way, even if the signal state control circuit 10 malfunctions due to noise or the like, the on/off control signal can be immediately restored to its normal state.

また、第5図に示した処理は、一つのオンオフ
制御信号を1回だけオンオフするようになつてい
るが、その内容を一部変更することにより、オン
オフ制御信号を複数回オンオフできることは以上
の説明から明らかである。
Additionally, the process shown in Figure 5 is designed to turn one on/off control signal on and off only once, but by partially changing the contents, the on/off control signal can be turned on and off multiple times. It is clear from the description.

さらに、本実施例におけるマイクロコンピユー
タ1の機能を、ハードウエアに置き換えることも
可能である。
Furthermore, it is also possible to replace the functions of the microcomputer 1 in this embodiment with hardware.

<発明の効果> 本発明は以上説明した通りであるから、次のよ
うな効果を得られる。
<Effects of the Invention> Since the present invention is as explained above, the following effects can be obtained.

(i) 従来のような時間の累積計算を行うことな
く、オンオフ制御信号のオン時刻とオフ時刻を
設定でき、その設定作業が容易化、迅速化され
る。また、計算間違いによる設定エラーを防止
できる。
(i) The on-time and off-time of the on-off control signal can be set without performing cumulative time calculations as in the conventional method, making the setting work easier and faster. Additionally, setting errors due to calculation errors can be prevented.

(ii) オンオフ制御信号の制御データは従来より短
縮されるから、制御データを記憶するためのメ
モリ領域を削減し、また制御データを表示する
ための表示器の表示桁数を減らし、装置のコス
トダウンを図ることができる。
(ii) Since the control data of the on/off control signal is shorter than before, the memory area for storing the control data can be reduced, and the number of digits displayed on the display for displaying the control data can be reduced, reducing the cost of the device. You can try to bring it down.

(iii) 制御データと、それと比較するデータ(時
間)の何れも短縮されるから、その比較演算を
ソフトウエアあるいは簡易なハードウエアによ
つて容易かつ高速に実行できる。このことも、
装置のコストダウンに寄与する。
(iii) Since both the control data and the data (time) to be compared with it are shortened, the comparison operation can be easily and quickly executed by software or simple hardware. This also
Contributes to reducing equipment costs.

(iv) かくして、操作性に優れた安価なプログラム
設定装置を実現できる。
(iv) In this way, an inexpensive program setting device with excellent operability can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の概念図、第2図は制御パター
ンとオンオフ制御信号の例を示す波形図、第3図
は本発明によるプログラム設定装置を示す概略ブ
ロツク図、第4図は同プログラム設定装置におけ
る制御データとその記憶様態の説明図、第5図は
同プログラム設定装置におけるオンオフ制御信号
に関する処理の概略フローチヤートである。 1……マイクロコンピユータ、2……CPU、
3……ROM、4……RAM、5……入力ポート、
6……出力ポート、7……キー入力装置、8……
表示器、9……デジタル/アナログ変換器、10
……信号状態制御回路。
Fig. 1 is a conceptual diagram of the present invention, Fig. 2 is a waveform diagram showing examples of control patterns and on/off control signals, Fig. 3 is a schematic block diagram showing a program setting device according to the invention, and Fig. 4 is a program setting device. FIG. 5 is an explanatory diagram of control data and its storage format in the device, and is a schematic flowchart of processing related to on/off control signals in the program setting device. 1...Microcomputer, 2...CPU,
3...ROM, 4...RAM, 5...input port,
6... Output port, 7... Key input device, 8...
Display device, 9...Digital/analog converter, 10
...Signal state control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 予めプログラムされた制御パターンPの電圧
または電流を発生するとともに、該制御パターン
Pの進行に合わせてリレーなどのオンオフさせる
ための複数のオンオフ制御信号S1〜oを発生するプ
ログラム設定装置において、該各オンオフ制御信
号S1〜oのオン時刻の情報を、オンオフ制御信号
S1〜oがスタートする時刻に対応する該制御パター
ンPのセグメントの番号SGonと同セグメントの
始点からの経過時間Tonとの組み合せから成る制
御データとして入力するとともに、オフ時刻の情
報を、オンオフ制御信号S1〜oがストツプする時刻
に対応する該制御パターンPのセグメントの番号
SGoffと同セグメントの始点からの経過時間Toff
との組み合せから成る制御データとして入力する
ための入力手段aと、該入力手段aにより入力さ
れた制御データを記憶するためのデータ記憶手段
bと、該制御パターンPの進行中に、該データ記
憶手段bに記憶されている制御データ該制御パタ
ーンPの実行中セグメントの番号SGrおよび同セ
グメントの経過時間Trとを繰り返し比較するデ
ータ比較手段cと、その比較の結果にしたがつて
該各オンオフ制御信号S1〜oの状態を制御する信号
状態制御手段dとを備えることを特徴とするプロ
グラム設定装置。
1. A program setting device that generates a voltage or current according to a preprogrammed control pattern P, and also generates a plurality of on/off control signals S1 to O for turning on and off relays, etc. in accordance with the progress of the control pattern P, Information on the on-time of each of the on-off control signals S1 to o is added to the on-off control signal
Input the control data consisting of a combination of the segment number SGon of the control pattern P corresponding to the start time of S 1 to The number of the segment of the control pattern P that corresponds to the time when the signals S 1 to o stop
SGoff and elapsed time Toff from the start point of the same segment
an input means a for inputting control data consisting of a combination of; a data storage means b for storing the control data inputted by the input means a; and a data storage means b for storing the control data inputted by the input means a; Data comparison means c repeatedly compares the control data stored in means b with the number SGr of the currently executing segment of the control pattern P and the elapsed time Tr of the same segment, and the respective on/off control according to the result of the comparison. 1. A program setting device comprising: signal state control means d for controlling states of signals S1 to S0.
JP15358984A 1984-07-24 1984-07-24 Program setting device Granted JPS6132105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15358984A JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15358984A JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Publications (2)

Publication Number Publication Date
JPS6132105A JPS6132105A (en) 1986-02-14
JPH0456321B2 true JPH0456321B2 (en) 1992-09-08

Family

ID=15565791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15358984A Granted JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Country Status (1)

Country Link
JP (1) JPS6132105A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638809A (en) * 1986-06-27 1988-01-14 Dainippon Screen Mfg Co Ltd Controlling method for rotation processor
JPH0258803U (en) * 1988-10-24 1990-04-27
JPH0277705U (en) * 1988-12-02 1990-06-14

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611503A (en) * 1979-07-11 1981-02-04 Japan Atom Energy Res Inst Control method of timing
JPS59108903U (en) * 1983-01-13 1984-07-23 オムロン株式会社 program control device

Also Published As

Publication number Publication date
JPS6132105A (en) 1986-02-14

Similar Documents

Publication Publication Date Title
US4740884A (en) Bank-linked programmable controller
JPH0456321B2 (en)
JPS6134605A (en) Controlling system of programmable controller
JP2752514B2 (en) Program execution method of CNC device
JP2511172B2 (en) Supervisory control method
JPS635402A (en) Programmable controller
JP2731166B2 (en) Programmable controller
JP3310481B2 (en) Test mode execution device
JP2533072Y2 (en) Program controller
JPS6112284B2 (en)
JP2524259Y2 (en) Positioning device
JPS62233087A (en) Rewriting of speed control data for induction motor
JPH0619518A (en) Program calling system
JPS5998212A (en) Confirming system of execution speed of sequence controller
JPH0610401Y2 (en) Program timer
JPS62154102A (en) Program writer
JPS6130282B2 (en)
JP2739500B2 (en) Rule group selection device, control device, fuzzy rule setting device, fuzzy rule setting method, rule group selection method, control method
JPH0535637A (en) Microprocessor control circuit
JPH0696064B2 (en) Washing machine controller
JPH0751610Y2 (en) Programmable controller with override function
JPH05341817A (en) Control process display system for programmable controller
JPS63170703A (en) Loader command processing device
JPS616704A (en) Programmable controller
JPH08328793A (en) Machine control device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term