[go: up one dir, main page]

JPH0449649A - 半導体装置用のリードフレーム - Google Patents

半導体装置用のリードフレーム

Info

Publication number
JPH0449649A
JPH0449649A JP2159493A JP15949390A JPH0449649A JP H0449649 A JPH0449649 A JP H0449649A JP 2159493 A JP2159493 A JP 2159493A JP 15949390 A JP15949390 A JP 15949390A JP H0449649 A JPH0449649 A JP H0449649A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
semiconductor element
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2159493A
Other languages
English (en)
Inventor
Takashi Suzumura
隆志 鈴村
Toshio Kawamura
川村 敏雄
Satoshi Sasaki
敏 佐々木
Hiroyuki Kosaka
高坂 博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2159493A priority Critical patent/JPH0449649A/ja
Publication of JPH0449649A publication Critical patent/JPH0449649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W72/865
    • H10W90/736
    • H10W90/756

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、樹脂封止される半導体装置に用いられるリー
ドフレームに関するものである。
〈従来の技術〉 従来、樹脂封止型の半導体装置に用いられるリードフレ
ーム1としては、第5図に示すように、外枠2と、リー
ド部3と、素子支持部4とを具え、素子支持部4は吊リ
ード5を介して外枠2に支持される。 かかるリードフ
レーム1の素子支持部4に接着剤を介して半導体素子6
を搭載したのち、半導体素子6とリードフレーム1のり
−ド3のインナリード7の間をボンディングワイヤ8で
接続し、さら、に封止材9で封止されている。 このよ
うにして得られた半導体装置の従来断面構造図を第6図
に示す。
近年、半導体素子が高集積化し、これと共に大型化して
いる。 しかしメモリ系などでは、高密度実装のために
、パッケージをできる限り小型化したいという要求があ
る。
このために例えば、素子支持部4を、ポリイミドのよう
な、樹脂フィルムとし、このフィルムに接着剤を予め被
覆するか、組立工程中に塗布して、半導体素子を接着固
定する方式が提唱されている。
例えば特開昭第61−241959号には、リードを半
導体素子上に這わせることにより、収納効率を高めたも
のが開示されている。 このパッケージ構造において、
半導体素子の主表面にリードフレームを接着しているが
、実際には半導体素子とリードとの電気的な絶縁をとる
ために、ポリイミドフィルムに接着剤を被覆して接着し
ている。 また、例えば特開昭第60−167454号
には、同様の目的のもとに樹脂フィルムにあらかじめ接
着剤を被覆してお(か、あるいは組み立て工程中で接着
剤を塗布して、これによりリードフレームおよび半導体
素子の両方を接着固定するものが開示されている。
また、例えば、特開昭第63−21365号には、半導
体素子とリード先端との接着性を良好とし、これらの間
に水分が入り込むのを防止するため、リードの先端部に
樹脂フィルムと接着層とを介して半導体素子を固定する
構造が開示されている。
〈発明が解決しようとする課題〉 しかし、リードフレームに絶縁剤として用いられる樹脂
フィルムには吸湿性および保湿性があり、この性質が半
導体装置に多大な影響を与えることがある。 例えば通
常使用されるポリイミドフィルムは、重量比で最大約2
%程度の水分を取り込む。 この水分を保有する樹脂フ
ィルムが、樹脂封止された半導体装置内に存在する場合
に、この半導体装置を例えばプリント配線基板に半田付
けする際に、この装置の中の樹脂フィルムが約200℃
以上の高温にさらされ、このとき樹脂フィルム中の水分
が気化して半導体装置内で急激に膨張し、封止樹脂にク
ラックを発生させることがあるという問題点がある。
また、上記半田付は工程時に半導体装置が高温にさらさ
れた場合、半導体素子と樹脂フィルム製の素子支持部と
の間、または半導体素子と封止材との間の熱膨張差に起
因する熱応力が加わり、封止材および/または半導体素
子にクラックが発生するという問題点がある。
本発明の目的は、上述した従来のリードフレームの問題
点を解消し、かかる半導体装置の実装時に半導体装置の
パッケージにクラックが発生するのを防止することがで
きる半導体装置用のリードフレームを提供することにあ
る。
く課題を解決するための手段〉 上記目的を達成するため本発明によれば、半導体素子を
坦持する素子支持部を有する、樹脂封止される半導体装
置用のリードフレームにおいて、 前記素子支持部は、前記半導体素子を安定に支持しえる
複数の支持部分を有し、前記リードフレームは、前記半
導体素子をリードフレームの占める平面から離間する側
にオフセットするための腕部を有することを特徴とする
半導体装置用のリードフレームが提供される。
上記のように素子支持部をリードフレームからオフセッ
ト配置することにより、リードフレームの占める平面と
半導体素子との間に隙間が生じ、この隙間に、樹脂封止
の際に、樹脂が満たされて、半導体素子とリードフレー
ムとの間の絶縁が保たれる。 したがって、絶縁のため
の樹脂フィルムを使用する必要がなくなり、樹脂フィル
ムに起因する半田付は時の水分の蒸発、膨張が無くなり
、半導体パッケージのクラックの発生を防止できる。
ここで、前記素子支持部のオフセット量が0.1〜0.
7mmであるのが好ましい。 このように数値限定した
のは、1.7mmより大きい部分は、オフセット加工そ
のものが難しくなると共にパッケージの厚みがそれだけ
厚くなり、最近の薄肉化の要求に逆行することになる。
また0、1mmより小さくなると、リードフレームのわ
ずか(0,1mm程度)の変形によりリードと半導体素
子とが接触することになり、電気的な短絡及び半導体素
子の破損の問題を生じる。 また、モールドでレジンが
十分溝たされるためには0.1mm程度の隙間が必要で
あるという理由からである。
以下に本発明をさらに詳細に説明する。
第1図は、本発明のリードフレームの1実施例を示す平
面図である。
リードフレーム11は、外枠13、リード部15および
素子支持部17を有する。
リード部15は、樹脂封止時に封止材に封止されるイン
ナーリード19と、外側に出るアウターリード21とを
有する。 インナーリード19の先端部は、できだけ内
部に伸延するほど好ましく、樹脂封止される際に、ワイ
ヤボンディング部分が封止樹脂の中心に位置することに
なるので、作製された半導体装置に耐湿性の大幅な向上
をもたらすことができる。
素子支持部17は、外枠13の2個の短辺中央から支持
部吊リード23を介してそれぞれ連続的に延設されてい
る。 支持部吊リード23は、素子支持部17に半導体
素子を載置しても充分な保持強度を有するものである。
 素子支持部17は、第2図の側面図に示すように、半
導体素子を支持する平坦部35a、35bを有し、支持
部吊リード23には、リードフレーム11が占める平面
から平坦部35a、35bを離間させる腕部33a、3
3bを有する。
この発明において、素子支持部17平坦部35 a、 
 35 bおよび支持吊リード23の腕部33a、33
bは第1図および第2図に示すような形状、寸法に限定
されず、実際に半導体素子が安定に載置され、熱応力に
強いような形状、寸法であればよい。
例えば、第4図に示すような他の実施例では、図の上下
方向の頬部が残るように、各々の平坦部35a、35b
の内側に切り欠きを設けて、平坦部の支持に関与する部
分が全体で4個形成されて、平坦部35c〜35fが形
成されるようにしたものである。
ただし、平坦部35a〜35b、35c〜35fの長手
方向の長さは、短ければ短いほど、リードフレーム11
と載置される半導体素子との間の熱膨張差に起因する熱
応力の影響を小さ(することができる。 この素子支持
部17の長手方向の長さは、素子固着強度との兼ね合い
から、経験的に5mm以内であれば固着強度およびクラ
ック防止性の双方に対して良好な結果が得られている。
 この理由としては、加熱時に生じる熱応力がもっばら
長手方向の長さに依存して決まるため、この長さを減少
させると、リードフレームと半導体素子(シリコン)と
の間並びにリードフレームと封止部材との間の熱応力を
減少させる作用がある。 ちなみに、これら材料の熱膨
張係数は、リードフレーム材において鉄系で5〜15X
10−’1/ ’C、シリコンでは4〜5X10−’1
/”C1封止樹脂でIO〜30xlO−@1/”Cであ
る。
このため、これらの部材間の熱膨張差に起因する半導体
装置のパッケージにクラックが発生するのを防止する一
要素となる。
素子支持部17の長手方向の長さの下限は特に設けない
が、リードフレームの加工上の制約からインナーリード
19の幅寸法(はぼ0. 1〜0.3mm)とほぼ同等
の長さと考えてよい。
このようなリードフレーム11の素子支持部17に、第
3図の断面図にて示すように、素子支持部17のインナ
ーリード側とは反対側に半導体素子25が載置され、さ
らにそれらが接着され、ボンディングワイヤ27がイン
ナーリード19の先端部および半導体素子25の電極端
子の間で設けられ、最後に封止材29で樹脂封止されて
半導体装置31が形成される。 この場合にインナーリ
ード19が半導体素子25の上に延在するため、半導体
素子25の電極端子へ接続されるボンディングワイヤ2
7の長さが短くなり、すなわちワイヤの取り回し長さが
短くなるため、配線の集積密度を高めることができる。
この第3図から分かるように、半導体素子25は、素子
支持部17のリードフレーム11から離間する側に載置
されている。 こ の ため、リードフレーム11およ
び半導体素子25の間に封止材29が満たされる。
リードフレーム11と半導体素子25との接着について
は、リードフレーム作製段階でリードフレーム側すなわ
ち素子支持部17に接着剤を塗布している。 この方が
製品の精度、歩留り等の観点で良好な結果が得られるた
めである。 ひいては、素子接着工程が簡単になり、半
導体パッケージの組立コストを間接的に低減できる。 
接着剤を塗布する部分については、少なくとも半導体素
子25と接触する部分に塗布すればよく、もしも充分な
接着強度が得られるのならば、さらに少ない面積に塗布
してもよい。
接着剤としては、アクリル系、エポキシ系、ポリイミド
系の熱硬化型のものを、半硬化状態で用いるか、または
ポリエーテルアミドイミド等の熱可塑型のものを用いる
こともできる。
本発明に用いられるリードフレーム11の材料としては
、Cu、Cu合金およびFe合金等の通常のリードフレ
ーム材として用いられるものであれば何でもよい。 例
えば42%Ni−Fe合金は低熱膨張化がある程度なさ
れているので、本発明のリードフレーム材料として有効
である。
〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。
(実施例1) リードフレーム材として板厚0.25mmの42%Ni
−Fe合金を用い、第1図に示すような形状の素子支持
部17を有する、ビン数20のDIP用のリードフレー
ム11を作製した。 各素子支持部17の長手方向の長
さは搭載する素子の短辺の長さにほぼ等しい5mmとし
、幅方向の長さは2mmとした。 素子支持部17は、
その平坦部がリードフレーム11から0.2mm離間さ
れるようにして、リードフレーム平面と半導体素子25
との間に0.2mmの隙間が形成されるようにした。
このリードフレーム11を用い、素子支持部17に半導
体素子を搭載したのち、直径25マイクロメートルの金
製のボンディングワイヤでインナーリード4との間をボ
ンディングし、樹脂封止して1メガビツトのDRAM相
当の半導体装置を作製した。
この半導体装置について一55℃〜150℃の温度差で
300サイクルのヒートサイクル試験および一65℃〜
150℃の温度差で15サイクルの熱衝撃試験を行った
が半導体素子および封止材にクラックが生じなかった。
比較のため、第5図に平面図で示すような形状および寸
法、即ち長さ13mmX幅5mmの矩形の素子支持部を
有する他は、上述した実施例と同様のリードフレームを
使用した半導体装置を作製して同様な試験を行ったとこ
ろ、供試サンプルの約10%に封止材の外部にまで達す
るクラックが観察され、さらに供試サンプルの約70%
に内部クラックが観察された。
(実施例2) 実施例1と同じリードフレーム材を用い、第4図に示す
ような素子支持部17を有し、半導体素子と接触する面
にデイスペンサを用いてポリエーテルアミドイミド接着
剤(日立化成工業社製)を塗布した、ビン数20のDI
P用のリードフレーム17を作製した。 素子支持部1
78〜17dはそれぞれ1.5X1.5mmとした。 
上記接着剤の塗布は極めて容易にできた。
このリードフレーム11を用い、素子支持部17に半導
体素子を搭載したのち、実施例1と同様にして1メガビ
ットDRAM相当の半導体装置を作製した。
この半導体装置について、実施例1と同じ試験を行った
が、半導体素子および封止部材にクラックが観察されな
かった。
〈発明の効果〉 以上の説明から理解できるように、本発明のリードフレ
ームでは、素子支持部をリードフレームからオフセット
配置することにより、リードフレームの占める平面と半
導体素子との間に隙間が生じ、この隙間に、樹脂封止の
際に、樹脂が満たされて、半導体素子とリードフレーム
との間の絶縁が保たれる。 したがって、絶縁のための
樹脂フィルムを使用する必要がなくなり、実装時の半田
付けの際に、樹脂フィルムに起因する水分の蒸発、膨張
が無(なり、したがって半導体パッケージのクラックを
防止することができる。
さらに、リードが半導体素子の上を延在することにより
、リードの引き回しが容易になり、リードフレームの設
計上の余裕が生じ有利になるとともにボンディングワイ
ヤの長さを短くできることにより、実装密度を高めるこ
とができる。 素子支持部にあらかじめ接着剤を塗布し
ておくことにより、素子接着工程が簡単になるため、半
導体パッケージ組み立てのコストの低減につながる。
【図面の簡単な説明】 第1図は、本発明のリードフレームの一実施例を示す平
面図である。 第2図は、−第1図に示すリードフレームを示す側面図
である。 第3図は、本発明のリードフレームを用いて作製した半
導体装置を示す断面図である。 第4図は、本発明のリードフレームの他の実施例を示す
平面図である。 第5図は、リードフレームの比較例を示す平面図である
。 第6図は、従来のリードフレームを用いて作製した半導
体装置を示す断面図である。 符号の説明 11・・・リードフレーム、 13・・・外枠、 15・・・リード部、 17・・・素子支持部、 19・・・インナーリード、 21・・・アウターリード、 23・・・素子吊リード、 25・・・半導体素子、 27・・・ボンディングワイヤ、 29・・・封止材、 33a、33b・・・腕部、 35a〜35f・・・平坦部 FIG、1 FIG、2 FIG、3 F I G、 4 FIG、6

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を坦持する素子支持部を有する、樹脂
    封止される半導体装置用のリードフレームにおいて、 前記素子支持部が、前記半導体素子を安定に支持しえる
    複数の支持部分を有し、前記リードフレームは、前記半
    導体素子をリードフレームの占める平面から離間する側
    にオフセットするための腕部を有することを特徴とする
    半導体装置用のリードフレーム。
  2. (2)前記素子支持部のオフセット量が0.1〜0.7
    mmである請求項1記載の半導体装置用のリードフレー
    ム。
JP2159493A 1990-06-18 1990-06-18 半導体装置用のリードフレーム Pending JPH0449649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2159493A JPH0449649A (ja) 1990-06-18 1990-06-18 半導体装置用のリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2159493A JPH0449649A (ja) 1990-06-18 1990-06-18 半導体装置用のリードフレーム

Publications (1)

Publication Number Publication Date
JPH0449649A true JPH0449649A (ja) 1992-02-19

Family

ID=15694972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2159493A Pending JPH0449649A (ja) 1990-06-18 1990-06-18 半導体装置用のリードフレーム

Country Status (1)

Country Link
JP (1) JPH0449649A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
CN112874430A (zh) * 2015-02-05 2021-06-01 法雷奥照明公司 用于将光源连接到电源装置的装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
DE4318727C2 (de) * 1992-06-05 1998-03-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
US5900582A (en) * 1992-06-05 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
US6258621B1 (en) 1996-05-09 2001-07-10 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support
CN112874430A (zh) * 2015-02-05 2021-06-01 法雷奥照明公司 用于将光源连接到电源装置的装置

Similar Documents

Publication Publication Date Title
TW473946B (en) Semiconductor device and its manufacture method
EP0502710B1 (en) Flexible film semiconductor package
US5585600A (en) Encapsulated semiconductor chip module and method of forming the same
JP2702219B2 (ja) 半導体装置及びその製造方法
JPH0613502A (ja) 半導体集積回路チップ
KR950005450B1 (ko) 수지봉지형 반도체장치와 그 제조방법
JPH03268351A (ja) 半導体装置
JPS60167454A (ja) 半導体装置
US6297544B1 (en) Semiconductor device and method for manufacturing the same
JPH0449649A (ja) 半導体装置用のリードフレーム
JPH04158556A (ja) 樹脂封止型半導体装置
JPS59207646A (ja) 半導体装置およびリ−ドフレ−ム
JPH0475355A (ja) リードフレームへの半導体素子の接合方法
JPH0415947A (ja) 半導体装置用リードフレームおよび半導体装置
JPH03195052A (ja) リードフレーム及びその製造方法
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
JPH0437050A (ja) 樹脂封止型半導体装置
JPS61242051A (ja) 半導体装置
JP2737332B2 (ja) 集積回路装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH03109757A (ja) 樹脂封止型半導体装置
JPH02143449A (ja) 半導体封止容器
JPH02178953A (ja) 樹脂封止型半導体装置
JPH03236249A (ja) 半導体チップモジュール
JPS6118157A (ja) 半導体装置